CN116232558B - 一种iq时延补偿方法、装置、电子设备和存储介质 - Google Patents
一种iq时延补偿方法、装置、电子设备和存储介质 Download PDFInfo
- Publication number
- CN116232558B CN116232558B CN202310519786.7A CN202310519786A CN116232558B CN 116232558 B CN116232558 B CN 116232558B CN 202310519786 A CN202310519786 A CN 202310519786A CN 116232558 B CN116232558 B CN 116232558B
- Authority
- CN
- China
- Prior art keywords
- signal
- path
- interpolation
- delay
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000005070 sampling Methods 0.000 claims description 82
- 238000012545 processing Methods 0.000 claims description 46
- 238000004422 calculation algorithm Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 7
- 238000012937 correction Methods 0.000 claims description 6
- 230000009466 transformation Effects 0.000 claims description 5
- 230000021615 conjugation Effects 0.000 claims description 4
- 238000001914 filtration Methods 0.000 abstract description 11
- 238000004891 communication Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 238000004364 calculation method Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000012952 Resampling Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种IQ时延补偿方法、装置、电子设备和存储介质，该方法包括：将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号，并基于频域信号进行定时同步误差估计和IQ时延误差估计，并对IQ两路分别按照独立的插值相位进行多相插值滤波，实现了IQ时延自适应跟踪，从而更加高效的对IQ时延进行补偿。
Description
技术领域
本申请涉及通信技术领域，更具体地，涉及一种IQ时延补偿方法、装置、电子设备和存储介质。
背景技术
在高速（符号速率甚至可以超过10Gsps）激光通信中，信号接收机通常采用零中频接收机。零中频接收机方案的优点包括：（1）无镜频干扰问题，节省了相应的处理单元，因此功耗低、集成度高；（2）混频器输出的信号为基带信号，只需要使用低通滤波器，易于设计实现；（3）对相同的符号速率，所需ADC（Analog-to-Digital Converter，模数转换器）采样率较低，大大降低了ADC器件的成本和采购难度。然而，零中频接收机在具体应用中存在若干问题，如IQ幅度不平衡、IQ相位不平衡以及IQ时延不平衡等。目前，业界针对IQ幅度不平衡和IQ相位不平衡的补偿算法进行了大量研究，对于IQ时延不平衡的补偿算法研究却很少。
IQ时延不平衡指的是，接收机ADC采样得到IQ两路信号之间存在时延，该现象产生的原因包括：（1）IQ两路同轴电缆长度的差异；（2）IQ两路ADC采样时刻的差异；（3）IQ两路低通滤波器群延时的差异。在理想情况下，不存在IQ时延不平衡，IQ两路的最佳采样时刻一致，定时同步后的星座点聚集在标准点附近；而受到IQ时延不平衡影响后，IQ两路最佳采样时刻差的大小等于IQ时延，这导致定时同步后的星座点发散，最终损失信噪比。因此，如何补偿IQ时延的影响，是实际应用中十分重要的一环。
现有技术中，虽然也涉及一些对IQ时延的补偿算法，但计算过程过于复杂，如涉及求导、求相位、矩阵运算等，造成计算量大，效率低，工程实现有一定难度。
因此，如何更加高效的对IQ时延进行补偿，是目前有待解决的技术问题。
发明内容
本申请实施例提供一种IQ时延补偿方法、装置、电子设备和存储介质，用以更加高效的对IQ时延进行补偿。
第一方面，提供一种IQ时延补偿方法，所述方法包括：将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号；按预设定时同步误差算法对所述频域信号进行定时同步误差估计，得到定时同步误差，并将所述定时同步误差依次经第一环路滤波器和第一数字振荡器处理，得到I路插值相位和插值使能信号；按预设IQ时延误差估计算法对所述频域信号进行IQ时延误差估计，得到IQ时延误差，并将所述IQ时延误差依次经第二环路滤波器和第二数字振荡器处理，得到IQ插值相位差；基于所述第一多相插值滤波器对I路输入信号按所述I路插值相位和所述插值使能信号进行处理，得到新的I路输出信号；将所述IQ插值相位差和所述I路插值相位相加，得到Q路插值相位，并基于所述第二多相插值滤波器对Q路输入信号按所述Q路插值相位和所述插值使能信号进行处理，得到新的Q路输出信号。
第二方面，提供一种IQ时延补偿装置，所述装置包括：变换模块，用于将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号；第一确定模块，用于按预设定时同步误差算法对所述频域信号进行定时同步误差估计，得到定时同步误差，并将所述定时同步误差依次经第一环路滤波器和第一数字振荡器处理，得到I路插值相位和插值使能信号；第二确定模块，用于按预设IQ时延误差估计算法对所述频域信号进行IQ时延误差估计，得到IQ时延误差，并将所述IQ时延误差依次经第二环路滤波器和第二数字振荡器处理，得到IQ插值相位差；第一插值滤波模块，用于基于所述第一多相插值滤波器对I路输入信号按所述I路插值相位和所述插值使能信号进行处理，得到新的I路输出信号；第二插值滤波模块，用于将所述IQ插值相位差和所述I路插值相位相加，得到Q路插值相位，并基于所述第二多相插值滤波器对Q路输入信号按所述Q路插值相位和所述插值使能信号进行处理，得到新的Q路输出信号。
第三方面，提供一种电子设备，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行第一方面所述的IQ时延补偿方法。
第四方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现第一方面所述的IQ时延补偿方法。
通过应用以上技术方案，将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号，并基于频域信号进行定时同步误差估计和IQ时延误差估计，并对IQ两路分别按照独立的插值相位进行多相插值滤波，实现了IQ时延自适应跟踪，从而更加高效的对IQ时延进行补偿。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本发明实施例提出的一种IQ时延补偿方法的流程示意图；
图2示出了本发明另一实施例提出的一种IQ时延补偿方法的原理示意图；
图3示出了本发明实施例中在高斯白噪声干扰影响下IQ插值相位差估计结果随符号数变化的收敛曲线示意图；
图4示出了本发明实施例在多普勒频移干扰影响下IQ插值相位差估计结果随符号数变化的收敛曲线示意图；
图5示出了本发明实施例在多径干扰影响下IQ插值相位差估计结果随符号数变化的收敛曲线示意图；
图6示出了本发明实施例在相位噪声干扰影响下IQ插值相位差估计结果随符号数变化的收敛曲线示意图；
图7示出了采用本发明实施例中IQ时延补偿方法和不补偿IQ时延的仿真结果示意图；
图8示出了0.25符号周期IQ时延补偿前接收信号的星座示意图；
图9示出了采用本申请实施例中的IQ时延补偿方法对0.25符号周期IQ时延补偿后接收信号的星座示意图；
图10示出了本发明实施例提出的一种IQ时延补偿装置的结构示意图；
图11示出了本发明实施例提出的一种电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求部分指出。
应当理解的是，本申请并不局限于下面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
本申请可用于众多通用或专用的计算装置环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器装置、包括以上任何装置或设备的分布式计算环境等等。
本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
本申请实施例提供一种IQ时延补偿方法，如图1所示，该方法包括以下步骤：
步骤S101，将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号。
插值滤波的实质是对信号在给定时刻下进行重采样的过程。第一多相插值滤波器对I路输入信号进行插值滤波，输出I路输出信号，第二多相插值滤波器对Q路输入信号进行插值滤波，输出Q路输出信号。本申请实施例基于频域信号进行IQ时延补偿，因此，将I路输出信号和Q路输出信号进行快速傅里叶变换，得到频域信号。
步骤S102，按预设定时同步误差算法对所述频域信号进行定时同步误差估计，得到定时同步误差，并将所述定时同步误差依次经第一环路滤波器和第一数字振荡器处理，得到I路插值相位和插值使能信号。
由于ADC的非理想特性，且工作特性易受温度等外界因素影响，造成采样率与理想需求值出现一定偏差，即定时误差。定时同步即针对采样过程中的定时误差，恢复出与接收符号同步的时钟信息。在获取频域信号后，先按预设定时同步误差算法对频域信号进行定时同步误差估计，得到定时同步误差，然后定时同步误差输入第一环路滤波器进行平滑处理，以降低计算误差以及高斯白噪声的影响，然后将经平滑处理后的定时同步误差输入第一数字振荡器，由第一数字振荡器计算后输出I路插值相位和插值使能信号。
在本申请一些实施例中，所述预设定时同步误差算法采用公式二，所述公式二为：
；
其中，为所述定时同步误差，/>为第k个频域信号，N为FFT点数，/>为X的共轭。
本实施例中，公式二基于Godard定时同步算法，从而提高了定时同步误差的准确性。
需要说明的是，以上实施例的方案仅为本申请所提出的一种具体实现方案，本领域技术人员可根据实际需要采用其他的预设定时同步误差算法，这并不影响本申请的保护范围。
步骤S103，按预设IQ时延误差估计算法对所述频域信号进行IQ时延误差估计，得到IQ时延误差，并将所述IQ时延误差依次经第二环路滤波器和第二数字振荡器处理，得到IQ插值相位差。
本实施例中，先预设IQ时延误差估计算法对频域信号进行IQ时延误差估计，得到IQ时延误差，然后将IQ时延误差输入第二环路滤波器进行平滑处理，再将平滑处理后的IQ时延误差输入第二数字振荡器，由第二数字振荡器计算出I路插值相位与Q路插值相位的差，即IQ插值相位差。
在本申请一些实施例中，所述第二数字振荡器的处理过程包括限幅处理，所述限幅处理包括：
若所述第二数字振荡器的限幅前输出值不小于预设低门限值且不大于预设高门限值，所述IQ插值相位差为所述限幅前输出值；
若所述限幅前输出值小于所述预设低门限值，所述IQ插值相位差为所述预设低门限值；
若所述限幅前输出值大于所述预设高门限值，所述IQ插值相位差为所述预设高门限值。
本实施例中，为了保证IQ两路使能信号的同步性，采用具有限幅功能的第二数字振荡器，并通过第二数字振荡器进行限幅处理，该限幅处理包括：获取第二数字振荡器的限幅前输出值，然后将限幅前输出值与预设低门限值和预设高门限值进行比较，若限幅前输出值不小于预设低门限值且不大于预设高门限值，IQ插值相位差为限幅前输出值；若限幅前输出值小于预设低门限值，IQ插值相位差为预设低门限值；若限幅前输出值大于预设高门限值，IQ插值相位差为预设高门限值，以此通过限幅处理，避免了Q路相位溢出造成IQ时延提取的结果突变，从而可更加准确的进行IQ时延补偿。
在本申请一些实施例中，所述预设IQ时延误差估计算法采用公式三，所述公式三为：
；
其中，为所述IQ时延误差，/>为第k个频域信号，N为FFT点数。
本实施例中，由于公式三不需要进行求相位、求导、除法、矩阵乘法等相对复杂的运算，与现有技术中IQ时延估计公式相比，在工程实现上有很大优势；并且可以更好地适配目前通信领域、特别是激光通信领域的一些重要频域算法，也更易于并行处理，从而可更加高效的对IQ时延进行补偿。
在本申请一些实施例中，所述第一环路滤波器为二阶环路滤波器，所述第二环路滤波器为一阶环路滤波器。
本实施例中，将二阶环路滤波器作为第一环路滤波器，可以更好的抑制定时同步误差存在多普勒码偏；由于时延通常是固定或缓变的，将一阶环路滤波器作为第二环路滤波器，计算开销小，收敛快，可更加高效的对IQ时延误差进行平滑处理。
本领域技术人员可根据实际需要采用其他阶数的环路滤波器作为第一环路滤波器或第二环路滤波器，这并不影响本申请的保护范围。
步骤S104，基于所述第一多相插值滤波器对I路输入信号按所述I路插值相位和所述插值使能信号进行处理，得到新的I路输出信号。
在获取I路插值相位和插值使能信号后，将I路插值相位和插值使能信号返回第一多相插值滤波器，使第一多相插值滤波器对I路输入信号按I路插值相位和插值使能信号进行多相插值滤波，得到新的I路输出信号。
步骤S105，将所述IQ插值相位差和所述I路插值相位相加，得到Q路插值相位，并基于所述第二多相插值滤波器对Q路输入信号按所述Q路插值相位和所述插值使能信号进行处理，得到新的Q路输出信号。
在获取IQ插值相位差后，将IQ插值相位差和步骤S104得出的I路插值相位相加，得到Q路插值相位，然后将Q路插值相位和步骤S104得出的插值使能信号返回第二多相插值滤波器，基于第二多相插值滤波器对Q路输入信号按Q路插值相位和插值使能信号进行多相插值滤波，得到新的Q路输出信号。
本实施例中，步骤S102和步骤S103是同步进行的，步骤S104和步骤S105是同步进行的。可以理解的是，新的I路输出信号和新的Q路输出信号即完成IQ时延补偿后的I路信号和Q路信号，在得到新的I路输出信号和新的Q路输出信号后，重新执行步骤S101，实现对IQ时延的自适应跟踪补偿。
在本申请一些实施例中，在将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号之前，所述方法还包括：
按输入符号速率的预设倍数进行过采样，获取I路采样信号和Q路采样信号；
若所述I路采样信号和所述Q路采样信号之间的时延估计值中包括整数采样周期大小的时延，对所述I路采样信号和所述Q路采样信号进行标校，以补偿所述整数采样周期大小的时延，得到I路标校信号和Q路标校信号；
使所述I路标校信号延迟第一预设拍数，得到所述I路输入信号，并将所述I路输入信号输入所述第一多相插值滤波器；
使所述Q路标校信号延迟第二预设拍数，得到所述Q路输入信号，并将所述Q路输入信号输入所述第二多相插值滤波器。
本实施例中，IQ时延可以分为两部分：（1）整数采样周期大小的时延，这部分被认为比较稳定；（2）剩余的小数采样周期大小的时延（可以为负，绝对值小于0.5采样周期，即2倍过采样时，绝对值小于0.25个符号周期），受环境温度等影响，这部分会有缓慢抖动变化。若IQ时延中存在整数采样周期大小的时延，先对整数采样周期大小的时延进行补偿，后续基于步骤S101-步骤S105继续对小数采样周期大小的时延进行补偿。
具体的，先基于ADC按输入符号速率的预设倍数进行过采样，预设倍数不小于2，获取I路采样信号和Q路采样信号。I路采样信号和Q路采样信号之间的时延估计值可以是本领域技术人员根据经验获取的。若时延估计值中包括整数采样周期大小的时延，对I路采样信号和所述Q路采样信号进行标校，以补偿整数采样周期大小的时延，得到I路标校信号和Q路标校信号。举例来说，标校的过程可以为：根据时延估计值确定I路比Q路延迟大约5个采样点（实际可能是4.8），然后可将IQ两路各自缓存20个采样数据（编号1~20），之后在I路取1~10个数，在Q路取6~15个数输出到下一个模块，以此将Q路采样数据相对I路采样数据人为地延迟了5个采样周期，完成对整数采样周期大小的时延的补偿，实际剩下的-0.2延时（即小数采样周期大小的时延）通过后续步骤S101-步骤S105进行补偿。
再将I路标校信号和Q路标校信号分别延迟第一预设拍数和第二预设拍数，得到I路输入信号和Q路输入信号，最后将I路输入信号输入第一多相插值滤波器，以及将Q路输入信号输入所述第二多相插值滤波器，以此先对整数采样周期大小的时延进行补偿，提高了补偿精度，并分别对I路标校信号和Q路标校信号进行延迟处理，避免了多相插值滤波器的输出发生畸变。
在本申请一些实施例中，在获取I路采样信号和Q路采样信号之后，所述方法还包括：
若所述时延估计值中不包括所述整数采样周期大小的时延，使所述I路采样信号延迟所述第一预设拍数，得到所述I路输入信号，并将所述I路输入信号输入所述第一多相插值滤波器；
使所述Q路采样信号延迟所述第二预设拍数，得到所述Q路输入信号，并将所述Q路输入信号输入所述第二多相插值滤波器。
本实施例中，若时延估计值中不包括整数采样周期大小的时延，即时延估计值中仅包括小数采样周期大小的时延，可以不再对I路采样信号和Q路采样信号进行标校，直接将I路采样信号和Q路采样信号分别延迟第一预设拍数和第二预设拍数，得到I路输入信号和Q路输入信号，从而提高了效率。
在本申请一些实施例中，在得到Q路插值相位之后，所述方法还包括：
根据公式一对所述Q路插值相位和所述第二预设拍数进行调整，所述公式一为：
；
其中，为所述Q路插值相位，/>为预设下门限，/>为预设上门限，/>为相位周期，n为所述第二预设拍数，m为所述第一预设拍数。
本实施例中，通过将Q路插值相位与预设下门限和预设上门限进行比较，根据比较结果对Q路插值相位和第二预设拍数进行调整，避免了多相插值滤波器的输出发生畸变，进而提高了IQ时延补偿的准确性。
通过应用以上技术方案，将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号；按预设定时同步误差算法对频域信号进行定时同步误差估计，得到定时同步误差，并将定时同步误差依次经第一环路滤波器和第一数字振荡器处理，得到I路插值相位和插值使能信号；按预设IQ时延误差估计算法对频域信号进行IQ时延误差估计，得到IQ时延误差，并将IQ时延误差依次经第二环路滤波器和第二数字振荡器处理，得到IQ插值相位差；基于第一多相插值滤波器对I路输入信号按I路插值相位和插值使能信号进行处理，得到新的I路输出信号；将IQ插值相位差和I路插值相位相加，得到Q路插值相位，并基于第二多相插值滤波器对Q路输入信号按Q路插值相位和插值使能信号进行处理，得到新的Q路输出信号，以此基于频域信号进行定时同步误差估计和IQ时延误差估计，并对IQ两路分别按照独立的插值相位进行多相插值滤波，实现了IQ时延自适应跟踪，从而更加高效的对IQ时延进行补偿。
为了进一步阐述本发明的技术思想，现结合具体的应用场景，对本发明的技术方案进行说明。
本申请实施例提供一种IQ时延补偿方法，如图2所示，包括以下过程：
步骤S1，按照符号速率的2倍进行A/D采样，得到I路采样信号ADC（I）和Q路采样信号ADC（Q）。
步骤S2，对ADC（I）和ADC（Q）进行标校，以补偿ADC（I）和ADC（Q）之间的整数采样周期大小的时延，得到I路标校信号和Q路标校信号。
步骤S3，将I路标校信号延迟m拍，并将得到的I路输入信号输入第一多相插值滤波器，以及将Q路标校信号延迟n拍，并将得到的Q路输入信号输入第二多相插值滤波器。
步骤S4，将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号输入FFT（fast Fourier transform，快速傅里叶变换），进行快速傅里叶变换，得到频域信号。
步骤S5，将频域信号依次经频域定时同步误差估计、二阶环路滤波器（即第一环路滤波器）和第一数字振荡器进行处理，得到I路插值相位和插值使能信号。
具体的，基于公式二进行频域定时同步误差估计，公式二为：
；
其中，为定时同步误差，/>为第k个频域信号，N为FFT点数，/>为X的共轭。
二阶环路滤波器对定时同步误差进行平滑，降低计算误差以及高斯白噪声的影响，从而使结果更稳定。
第一数字振荡器输出定时同步所需的I路插值相位以及相应的插值使能信号。
步骤S6，将频域信号依次经频域IQ时延误差估计、一阶环路滤波器（即第二环路滤波器）和第二数字振荡器进行处理，得到IQ插值相位差，并将I路插值相位/>和IQ插值相位差/>相加，得到Q路插值相位/>。
具体的，基于公式三进行频域IQ时延误差估计，公式三为：
；
其中，为IQ时延误差，/>为第k个频域信号，N为FFT点数。
另外，公式三可与公式二一起计算，仅需要额外使用一个减法器和两个乘法器，占用资源少。
基于一阶环路滤波器对IQ时延误差进行平滑，计算开销小，收敛快，适合IQ时延通常变化较小的特点。
第二数字振荡器具备限幅功能，若第二数字振荡器得到的限幅前输出值为，按以下公式四进行限幅处理：
；
其中，和/>分别表示预设低门限值和预设高门限值。
图3至图6依次示出了高斯白噪声干扰、多普勒频移干扰、多径干扰和相位噪声干扰影响下IQ插值相位差估计结果随符号数变化的收敛曲线示意图，图中仿真采用的IQ时延为±0.4符号周期，而本申请实施例在标校之后只需要估计大约±0.25符号周期的IQ时延。可以看到本申请实施例可以很好地估计IQ时延，且对高斯白噪声、多普勒频移、多径、相位噪声都有很好的抗性。
步骤S7，将插值相位以及延迟m拍后的I路输入信号输入第一多相插值滤波器，得到新的I路输出信号，即输出（I）。并根据公式一对Q路插值相位/>和第二预设拍数n进行调整，并将调整后的Q路插值相位/>和延迟n拍后的Q路输入信号输入第二多相插值滤波器，得到新的Q路输出信号，即输出（Q）。
其中公式一为：
；
其中，为所述Q路插值相位，/>为预设下门限，/>为预设上门限，/>为相位周期，n为所述第二预设拍数，m为所述第一预设拍数，通过步骤S7的处理，避免了多相插值滤波器的输出发生畸变。
如图7所示，为了评估本申请实施例中IQ时延补偿的误码率性能，进行了仿真分析。信号采用QPSK调制，符号速率为5Gsps，IQ时延为0.25符号周期。通过大量符号数据的仿真，得到了采用本发明实施例中IQ时延补偿方法、不补偿IQ时延对信号解调的误码率（BER）与信噪比（EbN0）的关系曲线，并与理论误码率进行比较。可以看到，采用了本发明实施例中IQ时延补偿方法以后，信号的解调误码率明显降低，十分接近理论值，例如在误码率处，有大于1.5dB的增益。仿真结果说明了本发明实施例中IQ时延补偿方法可行。
如图8所示为0.25符号周期IQ时延补偿前接收信号的星座示意图，如图9所示为采用本申请实施例中的IQ时延补偿方法对0.25符号周期IQ时延补偿后接收信号的星座示意图。可以看出，通过应用本申请实施例中的IQ时延补偿方法，可以有效补偿IQ时延的影响，改善接收信号的星座图。
通过应用以上技术方案，与现有技术相比，具有以下有益效果：
高效。本发明实施例创新地推导出一种基于频域的IQ时延误差估计公式（即公式三），该公式可以很好地结合Godard经典定时同步算法，额外需要的运算量小，且频域处理的方式非常适合并行计算，提高了系统效率。
性能好。本发明实施例通过标校的方式补偿（稳定、较大的）整数采样周期的IQ时延，通过锁相环跟踪的方式补偿剩余（缓变、±0.25个符号周期以内的）小数采样周期的IQ时延，覆盖了几乎所有IQ时延存在场景。
适用性广。本发明实施例适用于星地激光通信、星间激光通信、无线微波通信等高速零中频接收的应用场景，且本方法可以适配信号处理中的很多经典频域方法。
实用性强。本发明实施例使用的FFT、锁相环、多相滤波器等模块在工程中均有成熟的应用，且占用资源较少，因此非常实用。
时效性强。本发明实施例对IQ时延的估计是实时的，可以自适应地跟踪时延的变化。
抗干扰强。本发明实施例通过环路滤波，降低了高斯白噪声的影响，仿真证明（参阅图 3-图6）本发明对多普勒频移、相位噪声、多径干扰等也有很好的抗性。
本申请实施例还提出了一种IQ时延补偿装置，如图10所示，所述装置包括：变换模块10，用于将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号；第一确定模块20，用于按预设定时同步误差算法对所述频域信号进行定时同步误差估计，得到定时同步误差，并将所述定时同步误差依次经第一环路滤波器和第一数字振荡器处理，得到I路插值相位和插值使能信号；第二确定模块30，用于按预设IQ时延误差估计算法对所述频域信号进行IQ时延误差估计，得到IQ时延误差，并将所述IQ时延误差依次经第二环路滤波器和第二数字振荡器处理，得到IQ插值相位差；第一插值滤波模块40，用于基于所述第一多相插值滤波器对I路输入信号按所述I路插值相位和所述插值使能信号进行处理，得到新的I路输出信号；第二插值滤波模块50，用于将所述IQ插值相位差和所述I路插值相位相加，得到Q路插值相位，并基于所述第二多相插值滤波器对Q路输入信号按所述Q路插值相位和所述插值使能信号进行处理，得到新的Q路输出信号。
在具体的应用场景中，所述第二数字振荡器的处理过程包括限幅处理，所述限幅处理包括：若所述第二数字振荡器的限幅前输出值不小于预设低门限值且不大于预设高门限值，所述IQ插值相位差为所述限幅前输出值；若所述限幅前输出值小于所述预设低门限值，所述IQ插值相位差为所述预设低门限值；若所述限幅前输出值大于所述预设高门限值，所述IQ插值相位差为所述预设高门限值。
在具体的应用场景中，所述装置还包括输入模块，用于：按输入符号速率的预设倍数进行过采样，获取I路采样信号和Q路采样信号；若所述I路采样信号和所述Q路采样信号之间的时延估计值中包括整数采样周期大小的时延，对所述I路采样信号和所述Q路采样信号进行标校，以补偿所述整数采样周期大小的时延，得到I路标校信号和Q路标校信号；使所述I路标校信号延迟第一预设拍数，得到所述I路输入信号，并将所述I路输入信号输入所述第一多相插值滤波器；使所述Q路标校信号延迟第二预设拍数，得到所述Q路输入信号，并将所述Q路输入信号输入所述第二多相插值滤波器。
在具体的应用场景中，所述输入模块还用于：若所述时延估计值中不包括所述整数采样周期大小的时延，使所述I路采样信号延迟所述第一预设拍数，得到所述I路输入信号，并将所述I路输入信号输入所述第一多相插值滤波器；使所述Q路采样信号延迟所述第二预设拍数，得到所述Q路输入信号，并将所述Q路输入信号输入所述第二多相插值滤波器。
在具体的应用场景中，所述装置还包括调整模块，用于：根据公式一对所述Q路插值相位和所述第二预设拍数进行调整，所述公式一为：
；
其中，为所述Q路插值相位，/>为预设下门限，/>为预设上门限，/>为相位周期，n为所述第二预设拍数，m为所述第一预设拍数。
在具体的应用场景中，所述预设定时同步误差算法采用公式二，所述公式二为：
；
其中，为所述定时同步误差，/>为第k个频域信号，N为FFT点数，/>为X的共轭。
在具体的应用场景中，所述预设IQ时延误差估计算法采用公式三，所述公式三为：
；
其中，为所述IQ时延误差，/>为第k个频域信号，N为FFT点数。
本发明实施例还提供了一种电子设备，如图11所示，包括处理器101、通信接口102、存储器103和通信总线104，其中，处理器101，通信接口102，存储器103通过通信总线104完成相互间的通信，
存储器103，用于存储处理器的可执行指令；
处理器101，被配置为经由执行所述可执行指令来执行：
将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号；按预设定时同步误差算法对所述频域信号进行定时同步误差估计，得到定时同步误差，并将所述定时同步误差依次经第一环路滤波器和第一数字振荡器处理，得到I路插值相位和插值使能信号；按预设IQ时延误差估计算法对所述频域信号进行IQ时延误差估计，得到IQ时延误差，并将所述IQ时延误差依次经第二环路滤波器和第二数字振荡器处理，得到IQ插值相位差；基于所述第一多相插值滤波器对I路输入信号按所述I路插值相位和所述插值使能信号进行处理，得到新的I路输出信号；将所述IQ插值相位差和所述I路插值相位相加，得到Q路插值相位，并基于所述第二多相插值滤波器对Q路输入信号按所述Q路插值相位和所述插值使能信号进行处理，得到新的Q路输出信号。
上述通信总线可以是PCI (Peripheral Component Interconnect，外设部件互连标准)总线或EISA (Extended Industry Standard Architecture，扩展工业标准结构)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述终端与其他设备之间的通信。
存储器可以包括RAM (Random Access Memory，随机存取存储器)，也可以包括非易失性存储器，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括CPU (Central Processing Unit，中央处理器)、NP (Network Processor，网络处理器)等；还可以是DSP (Digital SignalProcessing，数字信号处理器)、ASIC (Application Specific Integrated Circuit，专用集成电路)、FPGA (Field Programmable Gate Array，现场可编程门阵列)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在本发明提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的IQ时延补偿方法。
在本发明提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行如上所述的IQ时延补偿方法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘)等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (6)
1.一种IQ时延补偿方法，其特征在于，所述方法包括：
将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号；
按预设定时同步误差算法对所述频域信号进行定时同步误差估计，得到定时同步误差，并将所述定时同步误差依次经第一环路滤波器和第一数字振荡器处理，得到I路插值相位和插值使能信号；
按预设IQ时延误差估计算法对所述频域信号进行IQ时延误差估计，得到IQ时延误差，并将所述IQ时延误差依次经第二环路滤波器和第二数字振荡器处理，得到IQ插值相位差；
基于所述第一多相插值滤波器对I路输入信号按所述I路插值相位和所述插值使能信号进行处理，得到新的I路输出信号；
将所述IQ插值相位差和所述I路插值相位相加，得到Q路插值相位，并基于所述第二多相插值滤波器对Q路输入信号按所述Q路插值相位和所述插值使能信号进行处理，得到新的Q路输出信号；
在将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号之前，所述方法还包括：
按输入符号速率的预设倍数进行过采样，获取I路采样信号和Q路采样信号；
若所述I路采样信号和所述Q路采样信号之间的时延估计值中包括整数采样周期大小的时延，对所述I路采样信号和所述Q路采样信号进行标校，以补偿所述整数采样周期大小的时延，得到I路标校信号和Q路标校信号；
使所述I路标校信号延迟第一预设拍数，得到所述I路输入信号，并将所述I路输入信号输入所述第一多相插值滤波器；
使所述Q路标校信号延迟第二预设拍数，得到所述Q路输入信号，并将所述Q路输入信号输入所述第二多相插值滤波器；
在获取I路采样信号和Q路采样信号之后，所述方法还包括：
若所述时延估计值中不包括所述整数采样周期大小的时延，使所述I路采样信号延迟所述第一预设拍数，得到所述I路输入信号，并将所述I路输入信号输入所述第一多相插值滤波器；
使所述Q路采样信号延迟所述第二预设拍数，得到所述Q路输入信号，并将所述Q路输入信号输入所述第二多相插值滤波器；
所述预设定时同步误差算法采用公式二，所述公式二为：
；
其中，为所述定时同步误差，/>为第k个频域信号，k是频域信号的序号，N为FFT点数，/>为X的共轭；
所述预设IQ时延误差估计算法采用公式三，所述公式三为：
；
其中，为所述IQ时延误差，/>为第k个频域信号，k是频域信号的序号，N为FFT点数。
2.如权利要求1所述的方法，其特征在于，所述第二数字振荡器的处理过程包括限幅处理，所述限幅处理包括：
若所述第二数字振荡器的限幅前输出值不小于预设低门限值且不大于预设高门限值，所述IQ插值相位差为所述限幅前输出值；
若所述限幅前输出值小于所述预设低门限值，所述IQ插值相位差为所述预设低门限值；
若所述限幅前输出值大于所述预设高门限值，所述IQ插值相位差为所述预设高门限值。
3.如权利要求1所述的方法，其特征在于，在得到Q路插值相位之后，所述方法还包括：
根据公式一对所述Q路插值相位和所述第二预设拍数进行调整，所述公式一为：
；
其中，为所述Q路插值相位，/>为预设下门限，/>为预设上门限，/>为相位周期，n为所述第二预设拍数，m为所述第一预设拍数。
4.一种IQ时延补偿装置，其特征在于，所述装置包括：
变换模块，用于将从第一多相插值滤波器输出的I路输出信号和从第二多相插值滤波器输出的Q路输出信号进行快速傅里叶变换，得到频域信号；
第一确定模块，用于按预设定时同步误差算法对所述频域信号进行定时同步误差估计，得到定时同步误差，并将所述定时同步误差依次经第一环路滤波器和第一数字振荡器处理，得到I路插值相位和插值使能信号；
第二确定模块，用于按预设IQ时延误差估计算法对所述频域信号进行IQ时延误差估计，得到IQ时延误差，并将所述IQ时延误差依次经第二环路滤波器和第二数字振荡器处理，得到IQ插值相位差；
第一插值滤波模块，用于基于所述第一多相插值滤波器对I路输入信号按所述I路插值相位和所述插值使能信号进行处理，得到新的I路输出信号；
第二插值滤波模块，用于将所述IQ插值相位差和所述I路插值相位相加，得到Q路插值相位，并基于所述第二多相插值滤波器对Q路输入信号按所述Q路插值相位和所述插值使能信号进行处理，得到新的Q路输出信号；
所述装置还包括输入模块，用于：按输入符号速率的预设倍数进行过采样，获取I路采样信号和Q路采样信号；若所述I路采样信号和所述Q路采样信号之间的时延估计值中包括整数采样周期大小的时延，对所述I路采样信号和所述Q路采样信号进行标校，以补偿所述整数采样周期大小的时延，得到I路标校信号和Q路标校信号；使所述I路标校信号延迟第一预设拍数，得到所述I路输入信号，并将所述I路输入信号输入所述第一多相插值滤波器；使所述Q路标校信号延迟第二预设拍数，得到所述Q路输入信号，并将所述Q路输入信号输入所述第二多相插值滤波器；
所述输入模块还用于：若所述时延估计值中不包括所述整数采样周期大小的时延，使所述I路采样信号延迟所述第一预设拍数，得到所述I路输入信号，并将所述I路输入信号输入所述第一多相插值滤波器；使所述Q路采样信号延迟所述第二预设拍数，得到所述Q路输入信号，并将所述Q路输入信号输入所述第二多相插值滤波器；
所述预设定时同步误差算法采用公式二，所述公式二为：
；
其中，为所述定时同步误差，/>为第k个频域信号，k是频域信号的序号，N为FFT点数，/>为X的共轭；
所述预设IQ时延误差估计算法采用公式三，所述公式三为：
；
其中，为所述IQ时延误差，/>为第k个频域信号，k是频域信号的序号，N为FFT点数。
5.一种电子设备，其特征在于，包括：
处理器；以及
存储器，用于存储所述处理器的可执行指令；
其中，所述处理器配置为经由执行所述可执行指令来执行权利要求 1～3中任意一项所述的IQ时延补偿方法。
6.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1～3中任意一项所述的IQ时延补偿方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310519786.7A CN116232558B (zh) | 2023-05-10 | 2023-05-10 | 一种iq时延补偿方法、装置、电子设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310519786.7A CN116232558B (zh) | 2023-05-10 | 2023-05-10 | 一种iq时延补偿方法、装置、电子设备和存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116232558A CN116232558A (zh) | 2023-06-06 |
| CN116232558B true CN116232558B (zh) | 2023-08-18 |
Family
ID=86570050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310519786.7A Active CN116232558B (zh) | 2023-05-10 | 2023-05-10 | 一种iq时延补偿方法、装置、电子设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116232558B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117040996B (zh) * | 2023-10-09 | 2024-02-13 | 之江实验室 | 并行传输下iq延迟对齐与定时同步联合实现方法和系统 |
| CN117675157B (zh) * | 2024-02-02 | 2024-05-28 | 北京融为科技有限公司 | 发送端iq时延自适应补偿方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347927A (zh) * | 2011-10-28 | 2012-02-08 | 重庆邮电大学 | 用于lte系统提高evm测量精度的方法和装置 |
| CN104901917A (zh) * | 2015-05-20 | 2015-09-09 | 北京大学 | Ofdm通信系统中iq延时差的环路调整方法及其实现装置 |
| CN114374593A (zh) * | 2022-01-07 | 2022-04-19 | 上海物骐微电子有限公司 | 用于WiFi宽带收发通路的IQ失衡补偿方法及应用 |
| CN114448455A (zh) * | 2022-02-07 | 2022-05-06 | 北京融为科技有限公司 | 一种基于Gardner算法的高速零中频IQ延时补偿系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102077538A (zh) * | 2008-06-30 | 2011-05-25 | 爱立信电话股份有限公司 | 存在载波偏移情况中的iq不平衡补偿 |
| WO2013145762A1 (ja) * | 2012-03-28 | 2013-10-03 | パナソニック株式会社 | 送信機、信号生成装置、キャリブレーション方法、及び信号生成方法 |
-
2023
- 2023-05-10 CN CN202310519786.7A patent/CN116232558B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347927A (zh) * | 2011-10-28 | 2012-02-08 | 重庆邮电大学 | 用于lte系统提高evm测量精度的方法和装置 |
| CN104901917A (zh) * | 2015-05-20 | 2015-09-09 | 北京大学 | Ofdm通信系统中iq延时差的环路调整方法及其实现装置 |
| CN114374593A (zh) * | 2022-01-07 | 2022-04-19 | 上海物骐微电子有限公司 | 用于WiFi宽带收发通路的IQ失衡补偿方法及应用 |
| CN114448455A (zh) * | 2022-02-07 | 2022-05-06 | 北京融为科技有限公司 | 一种基于Gardner算法的高速零中频IQ延时补偿系统 |
Non-Patent Citations (1)
| Title |
|---|
| B. Senthil."An Enhanced ICI reduction scheme for CDD OFDM systems for IQ imbalance".《IEEE》.2017,全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116232558A (zh) | 2023-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116232558B (zh) | 一种iq时延补偿方法、装置、电子设备和存储介质 | |
| JP3118548B2 (ja) | ディジタル通信受信機用同期検波装置および同期方法 | |
| US8737847B2 (en) | Method and apparatus of using joint timing recovery for a coherent optical system | |
| US9712369B2 (en) | Method and apparatus for low-complexity frequency dependent IQ imbalance compensation | |
| CN102340479B (zh) | Iq不平衡补偿装置和方法 | |
| JP5029355B2 (ja) | 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム | |
| US8363712B2 (en) | Apparatus and method for adaptive I/Q imbalance compensation | |
| US20050152476A1 (en) | Direct conversion receiver and receiving method | |
| KR20180097112A (ko) | Iq 불일치 보상 및 보정을 위한 시스템 및 방법 | |
| CN111698015A (zh) | 一种低轨卫星低信噪比高动态突发信号载波同步方法 | |
| JP5029357B2 (ja) | 適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム | |
| EP1435687B1 (en) | Direct conversion receiver | |
| CN109660481B (zh) | 一种正交幅度调制解调方法及其星座图优化方法 | |
| CN107113159B (zh) | 时钟恢复装置 | |
| JP5029356B2 (ja) | 適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム | |
| CN102369706B (zh) | 相位偏移和抖动补偿器 | |
| US10734950B2 (en) | Phase noise compensation apparatus and method and receiver | |
| JP3306736B2 (ja) | 周波数オフセット補償回路 | |
| WO2012094087A1 (en) | Apparatus and method for adaptive i/q imbalance compensation | |
| Huang et al. | A recursive gram-schmidt orthonormalization procedure and its application to communications | |
| JP4335125B2 (ja) | タイミング同期回路 | |
| CN113395229B (zh) | 一种适用于π/4-DQPSK的相干解调方法、设备及可读存储介质 | |
| JP3604583B2 (ja) | 適応等化器及び復調装置 | |
| Zhong et al. | Symbol timing estimation with multi-h CPM signals | |
| Hu et al. | Robust Clock Timing Recovery for Performance Improvement in Digital Self-Synchronous OFDM Receivers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |