JP5029357B2 - 適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム - Google Patents

適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム Download PDF

Info

Publication number
JP5029357B2
JP5029357B2 JP2007525991A JP2007525991A JP5029357B2 JP 5029357 B2 JP5029357 B2 JP 5029357B2 JP 2007525991 A JP2007525991 A JP 2007525991A JP 2007525991 A JP2007525991 A JP 2007525991A JP 5029357 B2 JP5029357 B2 JP 5029357B2
Authority
JP
Japan
Prior art keywords
signal
filter
output signal
coefficient
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007525991A
Other languages
English (en)
Other versions
JPWO2007010849A1 (ja
Inventor
治 宝珠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007525991A priority Critical patent/JP5029357B2/ja
Publication of JPWO2007010849A1 publication Critical patent/JPWO2007010849A1/ja
Application granted granted Critical
Publication of JP5029357B2 publication Critical patent/JP5029357B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2218/00—Indexing scheme relating to details of digital filters
    • H03H2218/04—In-phase and quadrature [I/Q] signals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Noise Elimination (AREA)

Description

本発明は、適応ディジタルフィルタに関し、特にＦＭ（Frequency Modulation）受信機のマルチパス等化器等に好適な適応ディジタルフィルタに関する。
ＦＭラジオ放送やテレビジョン放送で用いられているＦＭ変調波は、正弦波のキャリア信号を楽音信号により位相変調した信号であり、雑音耐性が高く、１５ｋＨｚという広い帯域の楽音信号を低い歪率で伝送できる。しかしながら、電波が直接到達する経路以外に、建造物等に反射することで遅延して到達する経路であるマルチパス伝搬路が存在すると、直接波とともに受信する強い反射波の影響により復調に必要な位相情報が乱れて復調信号に歪が生じてしまう。
マルチパス伝搬路によって生じたこのような歪はマルチパス歪と呼ばれる。また、マルチパス伝搬路の特性を補償することでマルチパス歪を低減する等化器は、マルチパス等化器あるいはマルチパス歪キャンセラと呼ばれる。
マルチパス等化器は、マルチパス伝搬路の逆特性を持つフィルタ、すなわち逆フィルタに受信信号を通過させることでマルチパスの影響を軽減する。マルチパス伝搬路の特性は通信環境によって変化するため、逆フィルタの特性もその時々の状態に応じて最適化する必要がある。そのため、逆フィルタには、一般に適応ディジタルフィルタが使用される。
適応ディジタルフィルタとは、フィルタ係数を通信環境の変化に応じて自動的に更新する機能を持つフィルタである。フィルタ係数を時点毎に計算するアルゴリズムは適応アルゴリズム（adaptive algorithm）と呼ばれ、代表的なものにＬＭＳ（Least Mean Square）アルゴリズムがある。
ＬＭＳアルゴリズムは、広い意味で２乗平均誤差を最急降下法に基づいて最小にする方法であり、安定性があり、演算量が少ないという利点がある。また、ＬＭＳアルゴリズムの係数修正項をフィルタの状態ベクトルノルムで正規化した正規化ＬＭＳアルゴリズムと呼ばれるアルゴリズムがある。しかし、正規化ＬＭＳアルゴリズムはＬＭＳアルゴリズムよりも計算量が多いという課題がある。
さらに、複素ＬＭＳアルゴリズムと呼ばれる適応アルゴリズムも知られている。これは、入力信号、出力信号、目標信号及びフィルタ係数がそれぞれ複素量である場合にＬＭＳアルゴリズムを拡張したものであり、例えば入力信号が狭帯域高周波信号であるときに、その同相成分と直交成分とを分離して適応する場合に用いられる。
他方、適応ディジタルフィルタを用いる従来の等化器は、その適応化のために参照信号（トレーニング信号）を必要とし、通信の中断やユーザデータの伝送に寄与しない参照信号を送受信することで通信効率の低下を招いていた。これに対して近年開発されたブラインド等化器と呼ばれる等化器は、適応化のための参照信号を必要とせず、受信信号のみから信号の復元等化を行う。このようなブラインド等化に適するアルゴリズムはブラインドアルゴリズムと呼ばれ、その代表的なものとしてＣＭＡ（Constant Modulus Algorithm:コンスタントモジュラスアルゴリズム）がある。
ＣＭＡは、非特許文献１（C. Richard Johson Jr, P. Schniter, T. J. Endres, J. D. Behm, D.R. Brown, Raul A.Casas, “Blind Equalization Using the Constant Modulus Criterion: A Review” Proceedings of IEEE、Vol.86、No.10, Oct. 1998.）に記載されているように、フィルタ出力の包絡線、高次統計量等の出力信号に関する統計量を指標に用い、この指標が目標値に近づくようにフィルタ係数を更新するアルゴリズム一般を指す。ＦＭ変調のように変調波の振幅が一定である定振幅変調波を用いる場合は、非特許文献２（J. R. Treichler, and B. G. Agee, "A New Approach to Multipath Correction of constant Modulus Signals", IEEE Transactions on Acoustics, Speech, and Signal Processing, Vol.31 No.2, pp.459-472, Apr.1983.）に記載されているように、指標としてフィルタ出力の包絡線、すなわち振幅を使用し、フィルタを通した後の信号の包絡線の値と目標値との誤差が最小となるようにフィルタ係数を更新する。これにより、包絡線の歪の補正に伴って位相の歪も補正され、マルチパス伝搬路の反射波による影響が除去される。
なお、ＣＭＡは適応アルゴリズムとは別の概念である。ＣＭＡにおいてフィルタ係数を各時点で計算するための適応アルゴリズムとしては、前述したＬＭＳアルゴリズム等の適応アルゴリズムが使用される。
上述したようにフィルタの出力信号の包絡線の値を一定に制御するためには、包絡線の値を瞬時に抽出する必要がある。その代表的な手法に複素信号化処理がある。複素信号化処理では、ある実信号ｆ１に対して位相が９０度（π／２）遅れた実信号ｆ２をヒルベルト変換器等によって生成し、ｆ１を実部に、ｆ２を虚部に持つ複素信号（一般に解析信号と呼ばれる）を生成する。このような複素信号を生成すると、この実信号の包絡線の値は複素信号の実部と虚部の２乗和を計算することで瞬時に求めることができる。但し、フィルタの出力信号に対して複素信号化処理を施すと、係数の更新ループ中の複素信号化処理による遅延がループの不安定要因となるため、入力信号に対して複素信号化処理を施すことが望ましい。その場合、入力信号が複素信号となるので、適応アルゴリズムとして複素ＬＭＳアルゴリズム等の複素量が扱えるアルゴリズムを使用する。以下、この方法を第１の従来技術と呼ぶ。
第１の従来技術を用いた適応ディジタルフィルタの構成を図１に示す。
図１に示す入力信号Ｘ(ｋ)は図示しないヒルベルト変換器により複素信号に変換されている。この複素信号を入力として複素フィルタ係数Ｗ（ｋ）を畳み込み、複素信号の出力信号ｙ（ｋ）を得る。複素フィルタ係数Ｗ（ｋ）は、出力信号ｙ（ｋ）の包絡線の値が予め規定した目標値に近づくように、複素信号を扱えるように拡張した適応アルゴリズムにより更新される。この適応ディジタルフィルタのアルゴリズムは以下のように表現される。
W(k+1)＝W(k)−μ(｜y(k)｜ｐ−yref0)ｑｙ(k) XH(k) …(1)
y(k)＝WT(k)X(k) …(2)
W(k)＝[w0(k),w1(k),…,wN-1(k)]T …(3)
X(k)＝[x(k),x(k-1),…,x(k-N+1)]T …(4)
ここで、Ｗ（ｋ）はフィルタ係数ベクトル、Ｘ（ｋ）は複素信号ベクトル、ｋはサンプルインデックス、Nはフィルタのタップ数、ｙ（ｋ）は出力信号、yref0は包絡線目標値、μはフィルタ係数の更新量を決定するパラメータである。また、Ｈは複素共役転置、Ｔは転置をそれぞれ表す。ｐ，ｑは包絡線目標値に対する誤差の評価関数を定める定数であり、例えばｐ＝１，ｑ＝１とする。
第１の従来技術では、複素信号化処理を適用することで位相が９０度（π／２）異なる２つの信号を生成したが、特許文献１（特開２００５−６４６１８号公報）及び非特許文献３（伊丹 誠、羽鳥 光俊、塚本 憲男、“FMマルチパスひずみキャンセラの試作”、1986年テレビジョン学会全国大会、355ページから356ページ）に記載されているように、入力信号を標本化する際に搬送周波数の（４／奇数）倍の周波数で標本化すれば、隣り合った標本点の位相が９０度異なる。このようにすれば、実数を扱う適応アルゴリズムをそのまま利用可能であり、出力の包絡線の値を求める際に隣り合った標本点の２乗和を計算すればよい。以下、この方法を第２の従来技術と呼ぶ。
第２の従来技術を用いた適応ディジタルフィルタの構成を図２に示す。
図２に示す入力信号Ｘｒ（ｋ）は実信号であり、この実信号を入力として実信号のフィルタ係数Ｗｒ（ｋ）を畳み込み、実信号の出力信号ｙｒ（ｋ）を得る。フィルタ係数Ｗｒ（ｋ）は、出力信号ｙｒ（ｋ）の包絡線が予め規定された目標値に近づくように実係数を扱う適応アルゴリズムによって更新される。この適応ディジタルフィルタのアルゴリズムは以下のように表現される。
Wr(k+1)＝Wr(k)−μ(Env[yr(k)]−yref0)yr(k)Xr(k) …(5)
yr(k)＝WrT(k)Xr(k) …(6)
Env[yr(k)]＝(yr2(k-1)＋yr2(k))1/2 …(7)
Wr(k)＝Re[W(k)] …(8)
Xr(k)＝Re[X(k)] …(9)
ここで、Ｗｒ（ｋ）は実係数ベクトル、Ｘｒ（ｋ）は実信号ベクトル、Ｅｎｖ［ ］は包絡線の近似値を得る操作、Ｒｅ[ ]は複素数の実部を取り出す操作、ｙｒ（ｋ）は実数出力信号を表している。
包絡線目標値yref0は基本的に定数であるが、特許文献１では受信波に含まれるドップラフェージングの影響を除去して適応処理を安定化させるために、包絡線目標値を適応ディジタルフィルタの入力信号の振幅に応じて設定している。具体的には、入力信号中の隣り合った標本点の２乗和を計算して入力信号の振幅を求め、さらにその信号をＬＰＦ（ローパスフィルタ）に通過させたときの振幅を包絡線目標値としている。
上述した従来の適応ディジタルフィルタの問題点は、演算量が多く大規模なハードウェアが必要になることである。その理由は次の通りである。
第１の理由はフィルタ係数の更新量が入力信号のレベルに比例することである。フィルタ係数の更新量が入力信号のレベルに比例すると、大きな入力信号が入力された場合にフィルタ係数の更新量が大きくなり、フィルタ係数がオーバーフローする。それを防止するためにはフィルタ係数を浮動小数点で表記したり、固定少数点であってもビット数を多くする等、フィルタ係数の演算に高精度な演算が必要になる。しかしながら、高精度な演算には多くの演算量が必要であり、ハードウェア規模も大きくなる。
第２の理由はフィルタ係数の変動幅が非常に大きいことである。例えば、包絡線目標値を１とし、入力信号振幅が１である場合、フィルタ係数は１程度の値になるが、入力信号振幅が０．０１である場合は、フィルタ係数は１００程度の値になる。このように変動幅の大きいフィルタ係数をオーバーフローすることなく正確に表現するためには、フィルタ係数の演算に高精度な演算が必要であり、演算量が増え、ハードウェア規模が大きくなる。
第３の理由は複素信号を処理することである。すなわち、図１に示した適応ディジタルフィルタでは、入力信号X(k)、フィルタ係数W(k)、出力信号y(k)等のほとんど全ての信号処理を複素数で行う。複素数の乗算１回は、実数の乗算４回と加算２回に相当する。ＦＭ受信機用のマルチパス等化器では、多くのタップを有するフィルタの畳み込み演算及び係数更新演算を短いサンプリング周期毎に実行しなければならないため演算量が膨大になる。
なお、図２に示した適応ディジタルフィルタでは、サンプリング周波数が中間周波信号の中心周波数からみて正確に（４／奇数）倍であれば、包絡線の計算精度も高く、図１に示した適応ディジタルフィルタと同等の性能が得られ、しかも演算量を約２５％に削減できる。しかしながら、サンプリング周波数の制限が厳しく、任意のサンプリング周波数で設計できないという別の課題がある。サンプリング周波数が中間周波信号の中心周波数の（４／奇数）倍からずれると、包絡線の計算精度が低下するため、マルチパス等化能力自体が劣化する。
そこで、本発明は演算量を削減することができる適応ディジタルフィルタを提供することを目的とする。
また、本発明の他の目的は、サンプリング周波数に対する制限がない適応ディジタルフィルタを提供することにある。
上記目的を達成するため本発明では、入力信号とフィルタ係数との畳み込み演算によって出力信号を生成して出力するフィルタ部、または一つの実信号から生成された位相が互いに９０度異なる２つの信号の一方を実部に持ち他方を虚部に持つ複素信号を入力信号とし、該入力信号と実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号を生成して出力するフィルタ部を備え、出力信号から導出した指標値と目標信号との誤差に基づいてフィルタ係数を制御し、かつ適応ディジタルフィルタの入力信号及び出力信号の少なくとも一方の振幅推定値に基づいてフィルタ係数の更新量を制御する。
このような構成では、入力信号レベルが極端に大きくなった場合でもフィルタ係数が小さくなるため、フィルタ係数の更新量が大きくならず、フィルタ係数自体も大きな値にならない。したがって、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、複素信号である個々の出力信号から包絡線の値などの指標値を計算できるため、サンプリング周波数を任意に設定可能であり、第２の従来技術のようなサンプリング周波数に対する制限がない。
第１の従来技術の適応ディジタルフィルタの構成を示すブロック図である。 第２の従来技術の適応ディジタルフィルタの構成を示すブロック図である。 本発明の適応ディジタルフィルタの第１の実施の形態の構成を示すブロック図である。 第１の実施の形態の適応ディジタルフィルタで使用する係数更新量制御部の一構成例を示すブロック図である。 第１の実施の形態の適応ディジタルフィルタで使用する包絡線目標値発生回路の一構成例を示すブロック図である。 第１の実施の形態の適応ディジタルフィルタの動作を示すフローチャートである。 本発明の適応ディジタルフィルタの第２の実施の形態の要部の構成を示すブロック図である。 第２の実施の形態の適応ディジタルフィルタで使用する包絡線目標値発生回路の一構成例を示すブロック図である。 本発明の適応ディジタルフィルタの第３の実施の形態の要部の構成を示すブロック図である。 第３の実施の形態の適応ディジタルフィルタで使用する包絡線目標値発生回路の一構成例を示すブロック図である。 本発明の適応ディジタルフィルタの第４の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第５の実施の形態の要部の構成を示すブロック図である。 第５の実施の形態の適応ディジタルフィルタで使用する係数更新量制御部の一構成例を示すブロック図である。 本発明の適応ディジタルフィルタの第６の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第７の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第８の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第９の実施の形態の要部の構成を示すブロック図である。 第９の実施の形態の適応ディジタルフィルタで使用する係数更新量制御部の一構成例を示すブロック図である。 第９の実施の形態の適応ディジタルフィルタで使用する係数更新量制御部の他の構成例を示すブロック図である。 第９の実施の形態の適応ディジタルフィルタで使用する係数更新量制御部の他の構成例を示すブロック図である。 本発明の適応ディジタルフィルタの第１０の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第１１の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第１２の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第１３の実施の形態の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第１４の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第１５の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第１６の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第１７の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第１８の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第１９の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第２０の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第２１の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第２２の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第２３の実施の形態の要部の構成を示すブロック図である。 本発明の適応ディジタルフィルタの第２４の実施の形態の要部の構成を示すブロック図である。 包絡線目標値発生回路で使用する平均化回路の実施例の構成を示すブロック図である。 本発明のＦＭ受信機の一構成例を示すブロック図である。
（第１の実施の形態）
図３に示すように第１の実施の形態の適応ディジタルフィルタは、入力端子３０１から入力される複素信号（複素入力信号）と実信号のフィルタ係数（実フィルタ係数）との畳み込み演算によって複素信号の出力信号（複素出力信号）を生成し、出力端子３０２から出力するフィルタ部と、複素出力信号から導出した指標値（本実施形態では包絡線の値）と目標信号との誤差に基づいてフィルタ係数を制御する係数制御部とを有する構成である。
係数制御部は図３に示すブロック３１８とＮ個のブロック３１９０〜３１９Ｎ−１とによって構成され、フィルタ部はそれ以外のブロックによって構成される。ここで、複素入力信号は一つの実信号から生成された位相が互いに９０度異なる２つの信号の一方を実部に持ち他方を虚部に持つ複素信号である。
フィルタ部は、タップ数がＮ、すなわちフィルタ係数がＮ個のＦＩＲ（Finite Impulse Response）型フィルタであり、信号を１サンプリング周期だけ遅延させるＮ−１個の遅延器３３０１〜３３０Ｎ−１からなるタップつき遅延線と、複素入力信号及び遅延器３３０１〜３３０Ｎ−１の出力信号に対してフィルタ係数を乗ずるためのＮ個の乗算器３３６０〜３３６Ｎ−１と、これらＮ個の乗算器３３６０〜３３６Ｎ−１の乗算結果を順次加算するＮ−１個の加算器３３７１〜３３７Ｎ−１とを有する構成である。
係数制御部は、適応アルゴリズムとしてＬＭＳを使用し、全てのフィルタ係数を制御する共通部３１８と個々のフィルタ係数を制御する個別部３１９０〜３１９Ｎ−１とを備えている。
共通部３１８は、複素入力信号の包絡線の値（すなわち振幅値）を実部と虚部の２乗和により計算して出力する絶対値回路３０４と、絶対値回路３０４から供給される入力信号の振幅値に基づいて包絡線目標値を生成する包絡線目標値発生回路３０５と、フィルタ部の出力である複素出力信号の包絡線の値を実部と虚部の２乗和により計算して出力する絶対値回路３０８と、絶対値回路３０８で求めた包絡線の値から包絡線目標値を減じた値を出力する減算器３０７と、複素出力信号の実部のみを抽出して出力する実部抽出回路３０９と、減算器３０７の出力信号と実部抽出回路３０９の出力信号との乗算結果を出力する乗算器３１０と、乗算器３１０の出力信号と絶対値回路３０４から供給される入力信号の振幅値とに基づいて係数更新量を演算し、その結果を個別部３１９０〜３１９Ｎ−１へ出力する係数更新量制御部３０６とを有する構成である。
個別部３１９０〜３１９Ｎ−１は、複素入力信号あるいはタップつき遅延線上の対応する遅延器３３０１〜３３０Ｎ−１の出力信号から、その実部のみを抽出して出力する実部抽出回路３３５０〜３３５Ｎ−１と、共通部３１８から供給された信号と実部抽出回路３３５０〜３３５Ｎ−１で抽出された実部とを乗じた結果を出力する乗算器３３１０〜３３１Ｎ−１と、乗算器３３６０〜３３６Ｎ−１に供給されているフィルタ係数と乗算器３３１０〜３３１Ｎ−１の出力とを加算して次サンプリング周期で使用するフィルタ係数を出力する加算器３３３０〜３３３Ｎ−１と、加算器３３３０〜３３３Ｎ−１の出力を１サンプリング周期だけ遅延させて乗算器３３６０〜３３６Ｎ−１に出力する遅延器３３４０〜３３４Ｎ−１とを備えている。
係数更新量制御部３０６は、入力端子３０１を介して供給された入力信号の振幅が大きすぎる場合に係数更新量を小さくする機能を持つ。係数更新量制御部３０６の一構成例を図４に示す。
図４に示すように、係数更新量制御部３０６が備える乗算器５１２には入力端子５００を介して図３に示した乗算器３１０の出力信号が供給される。乗算器５１２は、入力端子５００から入力される信号にリミッタ５１４から出力された信号を乗じ、その結果を乗算器３１１へ出力する。乗算器３１１は、乗算器５１２から出力された信号にステップサイズ発生器３０３から供給された値を乗じ、その結果を出力端子５０３へ出力する。出力端子５０３からは図３に示した個別部３１９０〜３１９Ｎ−１へ信号が供給される。
平均化回路５０５には、入力端子５０１を介して図３の絶対値回路３０４の出信号が供給される。平均化回路５０５は、入力端子５０１から入力される信号の時間平均を計算し、その結果を入力信号の振幅の推定値として乗算器５０９へ出力する。乗算器５０９は、平均化回路５０５から供給された信号に重み係数発生器５０８から供給された値を乗じ、その結果を逆数回路５１１へ出力する。逆数回路５１１は、乗算器５０９から供給された信号の逆数を計算し、その計算結果をリミッタ５１４へ出力する。リミッタ５１４は、逆数回路５１１から供給された値が予め設定された上限と下限間に収まるように制限し、その結果を乗算器５１２へ出力する。
包絡線目標値発生回路３０５は、入力信号の振幅が小さい場合は小さな包絡線目標値を生成し、入力信号の振幅が大きい場合は大きな包絡線目標値を生成する。包絡線目標値発生回路３０５の一構成例を図５に示す。
図５に示すように、包絡線目標値発生回路３０５は、入力端子４０１を介して絶対値回路３０４から供給された過去の一定期間の信号の重み付き平均を求める平均化回路４０４と、平均化回路４０４で求めた値が予め設定された上限と下限間に収まるように制限し、出力端子４０３から時変の包絡線目標値として出力するリミッタ４０８とを備えている。
包絡線目標値発生回路３０５は、目標信号を入力信号の振幅に基づいて制御する場合、入力信号の振幅が小さくなっていくときに目標信号を小さくしていき、入力信号の振幅が大きくなっていくときに目標信号を大きくしていき、かつ目標信号を小さくする速度を、目標信号を大きくする速度よりも速くする。
第１の実施の形態の適応ディジタルフィルタのアルゴリズムは以下のように表現される。
Wr(k+1)＝Wr(k)−μγ(｜y(k)｜p−yref(k))qRe[y(k)]Re[X(k)] …(10)
y(k)＝WrT(k)X(k) …(11)
yref(k)＝Av[｜x(k)｜] …(12-1)
Av[｜x(k)｜]＝(1−β)Av[｜x(k−1)｜]＋β｜x(k)｜ …(12-2)
ここで、Ｗｒ(ｋ)は実係数ベクトル、Ｘ(ｋ)は複素信号ベクトル、Ｒｅ[ ]は複素数の実部を取り出す操作、ｙ(ｋ)は複素出力信号、ｋはサンプルインデックス、Ｎはフィルタのタップ数、yrefは時変の包絡線目標値、μはフィルタ係数の更新量を決定するパラメータであるステップサイズ、Ａｖ[ ]は平均化を行う操作、βは重み係数であり０＜β＜１を満たす正定数、γは入力信号の振幅の逆数にほぼ比例するパラメータであり図４に示したリミッタ５１４の出力に相当する。また、ｐ、ｑは、包絡線目標値に対する誤差の評価関数を定める定数であり、例えばｐ＝１、ｑ＝１とする。
第１の実施の形態では、フィルタ係数は複素数ではなく実数であるため、ステップサイズμを、複素フィルタ係数を使用する場合のステップサイズの約４倍に設定する。これにより、複素フィルタ係数を使用する場合と収束速度を同等にできる。
次に第１の実施の形態の適応ディジタルフィルタの動作について説明する。
図６は第１の実施の形態の適応ディジタルフィルタの動作を示すフローチャートである。
図６に示すように、第１の実施の形態の適応ディジタルフィルタでは、入力端子３０１からの新たな複素入力信号の入力処理Ｓ１、適応等化処理Ｓ２、出力端子３０２への複素出力信号の出力処理Ｓ３及びパラメータ更新処理Ｓ４が繰り返し実行される。
適応等化処理Ｓ２は上記式(１１)に基づく処理であり、パラメータ更新処理Ｓ４は上記式(１０)に基づく処理である。以下、各々の動作について説明する。
まず、適応等化処理Ｓ２について説明する。
適応等化処理Ｓ２では、入力端子３０１から入力された複素入力信号を乗算器３３６０及び実部抽出回路３３５０に供給すると共に、１サンプリング周期だけ遅延させる遅延器３３０１〜３３０Ｎ−１からなるタップつき遅延線に供給する。
遅延器３３０１〜３３０Ｎ−１に供給された複素信号は、１クロック毎に隣接する遅延器に転送され、遅延器３３０１〜３３０Ｎ−１の出力信号は対応する乗算器３３６１〜３３６Ｎ−１及び対応する実部抽出回路３３５１〜３３５Ｎ−１に供給される。
乗算器３３６０は、入力端子３０１から入力された複素信号に、遅延器３３４０から供給された実数フィルタ係数を乗じ、その結果を加算器３３７１に出力する。乗算器３３６１〜３３６Ｎ−１は、対応する遅延器３３０１〜３３０Ｎ−１から供給された複素信号に、対応する遅延器３３４１〜３３４Ｎ−１から供給された実数フィルタ係数を乗じ、その結果を加算器３３７１〜３３７Ｎ−１に出力する。
加算器３３７１〜３３７Ｎ−１は、乗算器３３６０〜３３６Ｎ−１から供給された複素信号を全て加算し、その結果を出力端子３０２に出力すると共に、絶対値回路３０８及び実部抽出回路３０９へ出力する。このようにして複素入力信号と実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号が生成される。
次にパラメータ更新処理Ｓ４について説明する。
パラメータ更新処理Ｓ４では、絶対値回路３０４により複素入力信号の振幅値を計算し、包絡線目標値発生回路３０５及び係数更新量制御部３０６へ供給する。包絡線目標値発生回路３０５は、平均化回路４０４により絶対値回路３０４から供給された振幅値に正定数βを乗じて平均化した結果をリミッタ４０８へ出力する。リミッタ４０８は過度の値を超えないように制限し、時変の包絡線目標値として減算器３０７に出力する。
絶対値回路３０８は、入力される複素出力信号の絶対値を計算し、その結果を包絡線の値として減算器３０７へ出力する。減算器３０７は、包絡線目標値発生回路３０５から供給された包絡線目標値を、絶対値回路３０８から供給された信号から減算し、その結果を乗算器３１０へ出力する。
実部抽出回路３０９は、入力された複素出力信号の実部のみを抽出し、その結果を乗算器３１０へ出力する。乗算器３１０は、減算器３０７から供給された信号に、実部抽出回路３０９から供給された信号を乗じ、その結果を係数更新量制御部３０６へ出力する。
係数更新量制御部３０６は、乗算器３１０から供給された信号とリミッタ５１４から供給された信号とを乗算器５１２により乗じ、その結果を乗算器３１１へ出力する。ここで、リミッタ５１４の出力信号は、平均化回路５０５、乗算器５０９及び逆数回路５１１の処理により適応ディジタルフィルタの入力信号の振幅の推定値のほぼ逆数になる。乗算器３１１は、乗算器５１２から供給された信号とステップサイズ発生回路３０３で生成したステップサイズとを乗じ、その結果を個別部３１９０〜３１９Ｎ−１へ出力する。
個別部３１９０〜３１９Ｎ−１は、係数更新量制御部３０６から供給された信号を乗算器３３１０〜３３１Ｎ−１へ出力する。実部抽出回路３３５０〜３３５Ｎ−１は、対応する遅延器３３０１〜３３０Ｎ−１または入力端子３０１から入力された複素信号の実部を抽出し、対応する乗算器３３１０〜３３１Ｎ−１へ出力する。乗算器３３１０〜３３１Ｎ−１は、対応する実部抽出回路３３５０〜３３５Ｎ−１から供給された実数信号と共通部３１８から供給された実数信号とを乗じ、その結果を対応する加算器３３３０〜３３３Ｎ−１へ出力する。加算器３３３０〜３３３Ｎ−１は、対応する乗算器３３１０〜３３１Ｎ−１から供給された実数信号に、対応する遅延器３３４０〜３３４Ｎ−１から供給された実数フィルタ係数を加算し、結果を次サンプルのフィルタ係数として、対応する遅延器３３４０〜３３４Ｎ−１へ出力する。遅延器３３４０〜３３４Ｎ−１は、対応する加算器３３３０〜３３３Ｎ−１から供給された実数フィルタ係数を１サンプリング周期だけ遅延させて対応する乗算器３３６０〜３３６Ｎ−１へ出力すると共に、対応する加算器３３３０〜３３３Ｎ−１へ出力する。
次に第１の実施の形態の適応ディジタルフィルタの効果について説明する。
第１の実施の形態の適応ディジタルフィルタが備える係数更新量制御部３０６から個別部３１９０〜３１９Ｎ−１へ出力される信号は、入力端子３０１を介して供給される入力信号の振幅の推定値の逆数に比例する。すなわち、該入力信号の振幅が大きすぎる場合は信号が小さくなる。個別部３１９０〜３１９Ｎ−１は、乗算器３３１０〜３３１Ｎ−１にて係数更新量制御部３０６から供給される信号と入力信号の実部とをそれぞれ被乗数とする乗算を行い、係数更新量を求めるため、一方の被乗数である入力信号が大きくても、他方の被乗数である係数更新量制御部３０６から供給される信号が小さくなるため、結果として係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。したがって、入力信号が極端に大きくなってもフィルタ係数が大きな値にならないため、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、包絡線目標値発生回路３０５が生成する時変の包絡線目標値は入力端子３０１を介して供給される入力信号の振幅にほぼ比例する。例えば、入力信号振幅が０．０１である場合、包絡線目標値は０．０１程度の値となる。その結果、フィルタ係数は１程度の値になる。つまり入力信号のレベルが小さくてもフィルタ係数が大きな値にならないため、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
さらに、図３に示したように、第１の実施の形態の適応ディジタルフィルタでは、多くの信号が複素数ではなく実数である。信号が複素数ではなく実数であることで、図１に示した第１の従来技術と比較して、演算量が大きく低減する。何故なら、第１の従来技術の適応ディジタルフィルタでは全ての信号が複素数であるために、全ての乗算器にて複素数どうしの乗算を行う。それに対して本実施形態の適応ディジタルフィルタでは乗算器３３６０〜３３６Ｎ−１が複素数と実数の乗算を行い、乗算器３３１０〜３３１Ｎ−１が、実数どうしの乗算を行う。複素数どうしの乗算は、実数どうしの乗算４回と実数どうしの加算２回に相当する。それに対し、複素数と実数の乗算は、実数どうしの乗算２回にしか相当せず、さらに実数どうしの乗算は演算量が１回となる。
したがって、第１の従来技術において複素数どうしの乗算が行われていた箇所が複素数と実数の乗算を行う乗算器３３６０〜３３６Ｎ−１に置き換わったことで、実数どうしの乗算にしてＮ回分に相当する演算量が削減される。また、第１の従来技術において複素数どうしの乗算が行われていた箇所が実数どうしの乗算を行う乗算器３３１０〜３３１Ｎ−１に置き換わったことで、実数どうしの乗算にして３Ｎ回分に相当する演算量が削減され、さらに実数どうしの加算にして２Ｎ回分に相当する演算量が削減される。また、実部抽出部３３５０〜３３５Ｎ−１は第１の従来技術では複素共役器が必要であったため、虚数部の符号を伝達しない分だけ演算量が削減される。
以上のことから第１の実施の形態の適応ディジタルフィルタでは、演算量を第１の従来技術の約４０％に削減できる。
また、第１の実施の形態の適応ディジタルフィルタでは、フィルタ部の出力信号が複素数で得られるため、出力信号の包絡線の値、すなわち振幅は図３に示した絶対値回路３０８の出力信号として瞬時かつ正確に得られる。したがって、第２の従来技術のようなサンプリング周波数の制約がない。つまり第１の実施の形態の適応ディジタルフィルタでは、フィルタ係数は実信号であるが、入力信号が位相が互いに９０度異なる２つの信号の一方を実部に持ち他方を虚部に持つ複素信号であるため、入力信号とフィルタ係数との畳み込み演算により生成される出力信号も位相が互いに９０度異なる２つの信号の一方を実部に持ち他方を虚部に持つ複素信号になる。したがって、第１の従来技術と同様に出力信号の包絡線の値を瞬時かつ正確に求めることができ、かつ第２の従来技術のようなサンプリング周波数の制約はない。また、フィルタ係数を実数にしたことにより、演算量の大幅な削減が可能となる。さらに、入力信号である複素信号の実部と虚部は、位相が互いに９０度異なるだけであり、同一の実信号から生成されたものであり、複素信号化している理由は出力信号の包絡線の値を瞬時に計算できるようにするために他ならない。
このため、適応ディジタルフィルタとしてのフィルタ性能は、入力信号の実部及び虚部を扱う第１の従来技術並びに入力信号の実部（あるいは虚部）のみ扱う第２の従来技術に比べて劣化することはない。
（第２の実施の形態）
図７に示すように、第２の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの出力信号に基づいて包絡線目標値を生成する点で第１の実施の形態の適応ディジタルフィルタと異なっている。
第２の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５２は、絶対値回路３０８で求めた適応ディジタルフィルタの出力信号の包絡線の値（つまり振幅値）に基づいて包絡線目標値を生成し、減算器３０７へ出力する。
包絡線目標値発生回路３５２は、出力信号の振幅が大きい場合は小さな包絡線目標値を生成し、出力信号の振幅が小さい場合は大きな包絡線目標値を生成する。包絡線目標値発生回路３５２の一構成例を図８に示す。
図８に示すように、包絡線目標値発生回路３５２は、入力端子４０２を介して絶対値回路３０８から供給される過去一定期間の信号の重み付き平均を求める平均化回路４０５と、平均化回路４０５で求めた値の逆数を計算する逆数回路４０６と、逆数回路４０６で計算した逆数が予め設定された上限と下限間に収まるように制限し、出力端子４０３を介して時変の包絡線目標値として出力するリミッタ４０８とを有する構成である。ここで、包絡線目標値発生回路３５２は、出力信号の振幅が大きくなっていくときに目標信号を小さくしていき、出力信号の振幅が小さくなっていくときに目標信号を大きくしていき、かつ目標信号を小さくする速度を、目標信号を大きくする速度よりも速くしている。
その他の構成は第１の実施の形態と同じである。また、第２の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５２の動作以外は第１の実施の形態の適応ディジタルフィルタと同じである。
次に第２の実施の形態の適応ディジタルフィルタの効果について説明する。
第２の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生器３５２が生成する包絡線目標値は、適応ディジタルフィルタの出力信号の振幅が大きいときに小さくなる。出力信号が大きくなっている場合、フィルタ部のフィルタ係数や内部信号などの値が大きくなっている可能性が高い。包絡線目標値を小さくすることにより、フィルタ係数や内部信号の値は小さくなる方向に変化する。すなわち、フィルタ係数や内部信号の値が一定範囲内に収まる。一定範囲を逸脱しないということは、フィルタ係数や内部信号のオーバーフローが起きる確率が低くなるということである。したがって、第２の実施の形態の適応ディジタルフィルタは、第１の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、第１の実施の形態と同様に、係数更新量制御部３０６によって入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は、複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第３の実施の形態）
図９に示すように、第３の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの入力信号と出力信号の双方に基づいて包絡線目標値を生成する点で第１の実施の形態の適応ディジタルフィルタと異なっている。
第３の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５４は、絶対値回路３０４で求めた適応ディジタルフィルタの入力信号の包絡線の値（振幅値）と絶対値回路３０８で求めた適応ディジタルフィルタの出力信号の包絡線の値（振幅値）とに基づいて包絡線目標値を生成し、減算器３０７へ出力する。
包絡線目標値発生回路３５４は、入力信号の振幅が小さい場合は小さな包絡線目標値を生成し、入力信号の振幅が大きい場合は大きな包絡線目標値を生成する。また、出力信号の振幅が大きい場合は小さな包絡線目標値を生成し、出力信号の振幅が小さい場合は大きな包絡線目標値を生成する。
包絡線目標値発生回路３５４の一構成例を図１０に示す。
図１０に示すように、包絡線目標値発生回路３５４は、入力端子４０２を介して絶対値回路３０８から供給される過去一定期間の信号の重み付き平均を求める平均化回路４０５と、平均化回路４０５で求めた値の逆数を計算する逆数回路４０６と、入力端子４０１を介して絶対値回路３０４から供給される過去一定期間の信号の重み付き平均を求める平均化回路４０４と、逆数回路４０６から出力された値と平均化回路４０４から出力された値の小さい方の値を選択する最小値回路４０７と、最小値回路４０７で選択した値が予め設定された上限と下限間に納まるように制限し、出力端子４０３を介して時変の包絡線目標値として出力するリミッタ４０８とを有する構成である。
最小値回路４０７にて小さい方の値を選択する理由は、包絡線目標値が小さい方がフィルタ係数のオーバーフローが起きる確率がより低くなるからである。その他の構成は第１の実施の形態と同じである。また、第３の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５４の動作以外は第１の実施の形態の適応ディジタルフィルタと同じである。
次に第３の実施の形態の適応ディジタルフィルタの効果について説明する。
第３の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５４は、第１の実施の形態の包絡線目標値発生回路３０５が生成する包絡線目標値の性質と、第２の実施の形態の包絡線目標値発生回路３５２が生成する包絡線目標値の性質とを兼ね備えた包絡線目標値を生成する。そのため、フィルタ係数がオーバーフローを起こす確率が低くなる。したがって、第３の実施の形態の適応ディジタルフィルタは、第１の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、第１の実施の形態と同様に、入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量制御部３０６によって係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第４の実施の形態）
図１１に示すように第４の実施の形態の適応ディジタルフィルタは、一定の包絡線目標値を生成する点で第１の実施の形態の適応ディジタルフィルタと異なっている。すなわち、第４の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３６４は、適応ディジタルフィルタの入出力信号に関係なく固定の包絡線目標値を生成する。その他の構成は第１の実施の形態と同じである。また、第４の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３６４の動作以外は第１の実施の形態の適応ディジタルフィルタと同じである。
第４の実施の形態の適応ディジタルフィルタによれば、第１の実施の形態と同様に、係数更新量制御部３０６により入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第５の実施の形態）
図１２に示すように第５の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの出力信号に基づいてフィルタ係数の更新量を制御する点で第１の実施の形態の適応ディジタルフィルタと異なっている。
第５の実施の形態の適応ディジタルフィルタが備える係数更新量制御部３１６は、適応ディジタルフィルタの出力信号の振幅が大きすぎる場合に係数更新量を小さくする機能を持つ。係数更新量制御部３１６の一構成例を図１３に示す。
図１３に示すように、乗算器５１２には入力端子５００を介して図１２に示した乗算器３１０の出力信号が入力される。乗算器５１２は入力端子５００から入力された信号にリミッタ５１４から供給された信号を乗じ、その結果を乗算器３１１へ出力する。
乗算器３１１は、乗算器５１２から供給された信号にステップサイズ発生器３０３から供給された値を乗じ、その結果を出力端子５０３を介して図３に示した個別部３１９０〜３１９Ｎ−１へ出力する。
平均化回路５０４には入力端子５０２を介して図１２に示した絶対値回路３０８の出力信号が入力される。平均化回路５０４は、入力端子５０２から入力された信号の時間平均を計算し、その結果を出力信号の振幅の推定値として乗算器５０７へ出力する。
乗算器５０７は、平均化回路５０４から供給された信号に重み係数発生器５０６から供給された値を乗じ、その結果を逆数回路５１１へ出力する。逆数回路５１１は、乗算器５０７から供給された信号の逆数を計算し、その結果をリミッタ５１４へ出力する。リミッタ５１４は、逆数回路５１１から供給された値が予め設定された上限と下限間に収まるように制限し、その結果を乗算器５１２へ出力する。
その他の構成は第１の実施の形態と同じである。また、第５の実施の形態の適応ディジタルフィルタの動作は、係数更新量制御部３１６の動作以外は第１の実施の形態の適応ディジタルフィルタと同じである。
次に本実施の形態の効果について説明する。
図１３に示した構成を有する係数更新量制御部３１６において、出力端子５０３から個別部３１９０〜３１９Ｎ−１へ供給される信号は、入力端子５０２から入力される信号の振幅の推定値の逆数に略比例する。したがって、出力信号の振幅が大きすぎる場合は信号が小さくなる。一般に適応ディジタルフィルタの出力信号が大きい場合は適応ディジタルフィルタの入力信号が大きい場合が多い。このため、第５の実施の形態の適応ディジタルフィルタは、第１の実施の形態と同様に、入力信号が極端に大きくなってもフィルタ係数が大きな値にならないため、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、包絡線目標値発生回路３０５の作用により、第１の実施の形態と同様に入力信号レベルが小さい場合でもフィルタ係数が大きな値にならないため、
オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第６の実施の形態）
図１４に示すように、第６の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの出力信号に基づいて包絡線目標値を生成する点で第５の実施の形態の適応ディジタルフィルタと異なっている。
包絡線目標値発生回路３５２は、絶対値回路３０８で求めた適応ディジタルフィルタの出力信号の包絡線の値（つまり振幅値）に基づいて、包絡線目標値を生成し、減算器３０７へ出力する。包絡線目標値発生回路３５２は、例えば図８に示した構成を備え、出力信号の振幅が大きい場合は小さい包絡線目標値を生成し、出力信号の振幅が小さい場合は大きい包絡線目標値を生成する。
その他の構成は第５の実施の形態と同じである。また、第６の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５２の動作以外は第５の実施の形態の適応ディジタルフィルタと同じである。
次に本実施形態の効果について説明する。
第６の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生器３５２が生成する包絡線目標値は、適応ディジタルフィルタの出力端子から出力される出力信号の振幅が大きいときに小さくなる。出力信号が大きくなっている場合は、フィルタ部の内部におけるフィルタ係数や内部信号などの値が大きくなっている可能性が高い。包絡線目標値を小さくすることにより、フィルタ係数や内部信号の値は小さくなる方向に変化する。すなわち、フィルタ係数や内部信号の値が一定範囲内に収まる。一定範囲を逸脱しないということは、フィルタ係数や内部信号においてオーバーフローが起きる確率が低くなるということである。
したがって、第６の実施の形態の適応ディジタルフィルタは、第５の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、第５の実施の形態と同様に、係数更新量制御部３１６によって入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は、複素量でなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第７の実施の形態）
図１５に示すように、第７の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの入力信号と出力信号の双方に基づいて包絡線目標値を生成する点で第５の実施の形態の適応ディジタルフィルタと異なっている。
第７の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５４は、絶対値回路３０４で求めた適応ディジタルフィルタの入力信号の包絡線の値（振幅値）と絶対値回路３０８で求めた適応ディジタルフィルタの出力信号の包絡線の値（振幅値）とに基づいて包絡線目標値を生成し、減算器３０７へ出力する。包絡線目標値発生回路３５４は、例えば図１０に示すような構成を備え、入力信号の振幅が小さい場合は小さい包絡線目標値を生成し、入力信号の振幅が大きい場合は大きい包絡線目標値を生成する。また、出力信号の振幅が大きい場合は小さい包絡線目標値を生成し、出力信号の振幅が小さい場合は大きい包絡線目標値を生成する。
その他の構成は第５の実施の形態と同じである。また、第７の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５４の動作以外は第５の実施の形態の適応ディジタルフィルタと同じである。
次に本実施の形態の効果について説明する。
第７の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５４は、第５の実施の形態の包絡線目標値発生回路３０５が生成する包絡線目標値の性質と、第６の実施の形態の包絡線目標値発生回路３５２が生成する包絡線目標値の性質とを兼ね備えた包絡線目標値を生成する。そのため、フィルタ係数がオーバーフローを起こす確率が低くなる。したがって、第７の実施の形態の適応ディジタルフィルタは、第５の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、第５の実施の形態と同様に、入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量制御部３１６によって係数更新量を小さくするため、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第８の実施の形態）
図１６に示すように、第８の実施の形態の適応ディジタルフィルタは、一定の包絡線目標値を生成する点で第５の実施の形態の適応ディジタルフィルタと異なっている。つまり、包絡線目標値発生回路３６４は、適応ディジタルフィルタの入出力信号に関係なく固定の包絡線目標値を生成する。その他の構成は第５の実施の形態と同じである。また、第８の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３６４の動作以外は第５の実施の形態の適応ディジタルフィルタと同じである。
第８の実施の形態の適応ディジタルフィルタによれば、第５の実施の形態と同様に、入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量制御部３１６によって係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第９の実施の形態）
図１７に示すように、第９の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの入力信号及び出力信号の双方に基づいてフィルタ係数の更新量を制御する点で第１の実施の形態の適応ディジタルフィルタと異なっている。
第９の実施の形態の適応ディジタルフィルタが備える係数更新量制御部３１７は、適応ディジタルフィルタの入力信号の振幅が大きすぎる場合及び適応ディジタルフィルタの出力信号の振幅が大きすぎる場合に、係数更新量を小さくする機能を持つ。
係数更新量制御部３１７の一構成例を図１８に示す。
図１８に示すように、乗算器５１２には、入力端子５００を介して図１７に示した乗算器３１０の出力信号が入力される。乗算器５１２は、入力端子５００から入力された信号にリミッタ５１４から供給された信号を乗じ、その結果を乗算器３１１へ出力する。乗算器３１１は、乗算器５１２から供給された信号にステップサイズ発生器３０３から供給される値を乗じ、その結果を出力端子５０３へ出力する。出力端子５０３からは図３に示した個別部３１９０〜３１９Ｎ−１へ信号が出力される。
平均化回路５０５には、入力端子５０１を介して図１７に示す絶対値回路３０４から出力された信号が入力される。平均化回路５０５は、入力端子５０１から入力された信号の時間平均を計算し、その結果を入力信号の振幅の推定値として乗算器５０９へ出力する。乗算器５０９は、平均化回路５０５から供給された信号に重み係数発生器５０８から供給された値を乗じ、その結果を加算器５１３へ出力する。また、平均化回路５０４には、入力端子５０２を介して図１７に示した絶対値回路３０８から出力された信号が入力される。平均化回路５０４は、入力端子５０２から入力された信号の時間平均を計算し、その結果を出力信号の振幅の推定値として乗算器５０７へ出力する。
乗算器５０７は、平均化回路５０４から出力された信号に重み係数発生器５０６から供給された値を乗じ、その結果を加算器５１３へ出力する。加算器５１３は、乗算器５０９及び乗算器５０７から出力された信号を加算し、その結果を逆数回路５１１へ出力する。逆数回路５１１は、加算器５１３から供給された信号の逆数を計算し、結果をリミッタ５１４へ出力する。リミッタ５１４は、逆数回路５１１から出力された値を予め設定された上限と下限間に収まるように制限し、その結果を乗算器５１２へ出力する。
第９の実施の形態の適応ディジタルフィルタが備える係数更新量制御部３１７の他の構成例を図１９に示す。
図１９に示すように、乗算器３１１には入力端子５００を介して図１７に示した乗算器３１０の出力信号が入力される。乗算器３１１は、入力端子５００から入力された信号にステップサイズ選択器５３１から供給された信号を乗じ、その結果を出力端子５０３へ出力する。出力端子５０３からは図３に示した各個別部３１９０〜３１９Ｎ−１へ信号が供給される。
平均化回路５０５には入力端子５０１を介して図１７に示した絶対値回路３０４から出力された信号が入力される。平均化回路５０５は、入力端子５０１から入力された信号の時間平均を計算し、その結果を入力信号の振幅の推定値として比較器５３５へ出力する。比較器５３５は、平均化回路５０５から供給された信号と閾値発生器５３３から供給された閾値とを比較し、平均化回路５０５から供給された信号が閾値より大きい場合は「１」を出力し、そうでない場合は「０」を出力する。また、平均化回路５０４には入力端子５０２を介して図１７に示した絶対値回路３０８から出力された信号が入力される。平均化回路５０４は、入力端子５０２から入力された信号の時間平均を計算し、結果を出力信号の振幅の推定値として比較器５３４へ出力する。比較器５３４は、平均化回路５０４から供給された信号と閾値発生器５３２から供給された閾値とを比較し、平均化回路５０４から出力された信号が閾値より大きい場合は「１」を出力し、そうでない場合には「０」を出力する。ステップサイズ発生器３０３とステップサイズ発生器５３６は、それぞれ異なるステップサイズを生成し、ステップサイズ選択器５３１へ供給する。ここで、ステップサイズ発生器５３６が生成するステップサイズは、ステップサイズ発生器３０３が生成するステップサイズよりも小さい。ステップサイズ選択器５３１は、ステップサイズ発生器３０３とステップサイズ発生器５３６から出力された異なるステップサイズのいずれか一方を比較器５３４及び比較器５３５から出力された値に基づいて選択し、選択したステップサイズを乗算器３１１へ出力する。
ステップサイズ選択器５３１は、比較器５３４から供給された値が「１」である場合または比較器５３５から供給された値が「１」である場合に、ステップサイズ発生器５３６から供給された小さいステップサイズを乗算器３１１へ出力し、それ以外の場合はステップサイズ発生器３０３から供給されたステップサイズを乗算器３１１へ出力する。
第９の実施の形態の適応ディジタルフィルタが備える係数更新量制御部３１７のさらに他の構成例を図２０に示す。
図２０に示す係数更新量制御部３１７は、図１８に示した係数更新量制御部３１７の加算器５１３を最大値回路５１０に置き換えた構成である。
最大値回路５１０は、乗算器５０７から供給される信号と乗算器５０９から供給される信号のうち、値の大きい方を選択して逆数回路５１１へ出力する。これにより、適応ディジタルフィルタの入力信号または出力信号のいずれか一方が大きすぎる場合に係数更新量を小さくできる。
なお、係数更新量制御部３１７は、図１８〜図２０に例示した構成に限定されるものではなく、適応ディジタルフィルタの入力信号及び出力信号の少なくとも一方の振幅推定値に対して係数更新量が広い意味で単調減少となるものであればその構成は任意である。
その他の構成は第１の実施の形態と同じである。また、第９の実施の形態の適応ディジタルフィルタの動作は、係数更新量制御部３１７の動作以外は第１の実施の形態の適応ディジタルフィルタと同じである。
次に第９の実施の形態の効果について説明する。
図１８、図１９または図２０に示した構成を有する係数更新量制御部３１７において、出力端子５０３から個別部３１９０〜３１９Ｎ−１へ供給される信号は、入力端子５０１を介して供給される入力信号の振幅の推定値が大きすぎる場合、または入力端子５０２を介して供給された出力信号の振幅の推定値が大きすぎる場合に小さくなる。また、一般に適応ディジタルフィルタの出力信号が大きい場合は適応ディジタルフィルタの入力信号が大きい場合が多い。このため、第９の実施の形態の適応ディジタルフィルタは、第１の実施の形態と同様に、入力信号が極端に大きくなってもフィルタ係数が大きな値にならないため、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、包絡線目標値発生回路３０５の作用により、第１の実施の形態と同様に入力信号レベルが小さい場合でもフィルタ係数が大きな値にならないため、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第１０の実施の形態）
図２１に示すように、第１０の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの出力信号に基づいて包絡線目標値を生成する点で第９の実施の形態の適応ディジタルフィルタと異なっている。
第１０の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５２は、絶対値回路３０８で求めた適応ディジタルフィルタの出力信号の包絡線の値（つまり振幅値）に基づいて、包絡線目標値を生成し、減算器３０７へ出力する。包絡線目標値発生回路３５２は、例えば図８に示した構成を備え、出力信号の振幅が大きい場合は小さい包絡線目標値を生成し、出力信号の振幅が小さい場合は大きい包絡線目標値を生成する。
その他の構成は第９の実施の形態と同じである。また、第１０の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５２の動作以外は第９の実施の形態の適応ディジタルフィルタと同じである。
次に本実施の形態の効果について説明する。
第１０の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生器３５２が生成する包絡線目標値は、適応ディジタルフィルタの出力信号の振幅が大きいときに小さくなる。出力信号が大きくなっている場合は、フィルタ部の内部におけるフィルタ係数や内部信号などの値が大きくなっている可能性が高い。包絡線目標値を小さくすることにより、フィルタ係数や内部信号の値は小さくなる方向に変化する。すなわちフィルタ係数や内部信号の値が一定範囲内に収まる。一定範囲を逸脱しないということは、フィルタ係数や内部信号において、オーバーフローが起きる確率が低くなるということである。したがって、第１０の実施の形態の適応ディジタルフィルタは、第９の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、第９の実施の形態と同様に、係数更新量制御部３１７により入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第１１の実施の形態）
図２２に示すように、第１１の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの入力信号と出力信号との双方に基づいて包絡線目標値を生成する点で第９の実施の形態の適応ディジタルフィルタと異なっている。
第１１の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５４は、絶対値回路３０４で求めた適応ディジタルフィルタの入力信号の包絡線の値（振幅値）と絶対値回路３０８で求めた適応ディジタルフィルタの出力信号の包絡線の値（振幅値）とに基づいて、包絡線目標値を生成し、減算器３０７へ出力する。
包絡線目標値発生回路３５４は、例えば図１０に示した構成を備え、入力信号の振幅が小さい場合は小さい包絡線目標値を生成し、入力信号の振幅が大きい場合は大きい包絡線目標値を生成する。また、出力信号の振幅が大きい場合は小さい包絡線目標値を生成し、出力信号の振幅が小さい場合は大きい包絡線目標値を生成する。
その他の構成は第９の実施の形態と同じである。また、第１１の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５４の動作以外は第９の実施の形態の適応ディジタルフィルタと同じである。
次に本実施形態の効果について説明する。
第１１の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５４は、第９の実施の形態の包絡線目標値発生回路３０５が生成する包絡線目標値の性質と、第１０の実施の形態の包絡線目標値発生回路３５２が生成する包絡線目標値の性質とを兼ね備えた包絡線目標値を生成する。そのため、フィルタ係数がオーバーフローを起こす確率が低くなる。したがって、第１１の実施の形態の適応ディジタルフィルタは、第９の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、第９の実施の形態と同様に、係数更新量制御部３１７によって入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第１２の実施の形態）
図２３に示すように、第１２の実施の形態の適応ディジタルフィルタは、一定の包絡線目標値を生成する点で第９の実施の形態の適応ディジタルフィルタと異なっている。つまり、第１２の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３６４は、適応ディジタルフィルタの入出力信号に関係なく固定の包絡線目標値を生成する。その他の構成は第９の実施の形態と同じである。また、第１２の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３６４の動作以外は第９の実施の形態の適応ディジタルフィルタと同じである。
第１２の実施の形態の適応ディジタルフィルタによれば、第９の実施の形態と同様に、係数更新量制御部３１７によって入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第１３の実施の形態）
図２４に示すように、第１３の実施の形態の適応ディジタルフィルタは、入力端子３０１から入力される複素信号（複素入力信号）と複素信号のフィルタ係数（複素フィルタ係数）との畳み込み演算によって複素信号の出力信号（複素出力信号）を生成し出力端子３０２から出力するフィルタ部と、複素出力信号から導出した指標値（本実施形態の場合は包絡線の値）と目標信号との誤差に基づいてフィルタ係数を制御する係数制御部とを備えた構成である。図２５に示すブロック３１８とＮ個のブロック３１９０〜３１９Ｎ−１が係数制御部を構成し、それ以外がフィルタ部を構成する。ここで、複素入力信号は、一つの実信号から生成した位相が互いに９０度異なる２つの信号の一方を実部に持ち他方を虚部に持つ複素信号である。
フィルタ部は、タップ数がＮ、すなわちフィルタ係数がＮ個のＦＩＲ（Finite Impulse Response）型フィルタであり、それぞれ１サンプリング周期だけ遅延させるＮ−１個の遅延器３３０１〜３３０Ｎ−１からなるタップつき遅延線と、複素入力信号及び遅延器３３０１〜３３０Ｎ−１の出力信号にフィルタ係数を乗ずるためのＮ個の乗算器３４６０〜３４６Ｎ−１と、これらＮ個の乗算器３４６０〜３４６Ｎ−１の乗算結果を順次加算するＮ−１個の加算器３３７１〜３３７Ｎ−１とを有する構成である。
係数制御部は、適応アルゴリズムとして複素数を扱えるように拡張した複素ＬＭＳを使用し、全てのフィルタ係数の制御に共通な共通部３１８と個々のフィルタ係数を制御する個別部３１９０〜３１９Ｎ−１とを備えている。
共通部３１８は、複素入力信号の包絡線の値（すなわち振幅値）を実部と虚部の２乗和により計算して出力する絶対値回路３０４と、この絶対値回路３０４から供給される入力信号の振幅値に基づいて包絡線目標値を生成する包絡線目標値発生回路３０５と、フィルタ部の出力である複素出力信号が供給され、複素出力信号の包絡線の値を実部と虚部の２乗和により計算して出力する絶対値回路３０８と、絶対値回路３０８で求めた包絡線の値から包絡線目標値を減じた値を出力する減算器３０７と、減算器３０７の出力と複素出力信号とを乗じた結果を出力する乗算器１８１と、この乗算器１８１の出力と絶対値回路３０４から供給される入力信号の振幅値とに基づいて係数更新量を演算し、結果を個別部３１９０〜３１９Ｎ−１へ出力する係数更新量制御部３０６とを有する構成である。
個別部３１９０〜３１９Ｎ−１は、複素入力信号あるいはタップつき遅延線上の対応する遅延器３３０１〜３３０Ｎ−１の出力信号を受け取り、その複素信号を複素共役変換して出力する複素共役器３４００〜３４０Ｎ−１と、共通部３１８から供給された信号と複素共役器３４００〜３４０Ｎ−１から供給された複素信号とを乗じた結果を出力する乗算器３４１０〜３４１Ｎ−１と、乗算器３４６０〜３４６Ｎ−１に与えられているフィルタ係数と乗算器３４１０〜３４１Ｎ−１の出力とを加算して次サンプリング周期で使用するフィルタ係数を出力する加算器３４３０〜３４３Ｎ−１と、加算器３４３０〜３４３Ｎ−１の出力を１サンプリング周期だけ遅延させて乗算器３４６０〜３４６Ｎ−１へ出力する遅延器３４４０〜３４４Ｎ−１とを備えている。
係数更新量制御部３０６は、第１の実施の形態と同様に図４に示した構成を備えている。但し、本実施形態の場合、入力端子５００から入力される信号は複素信号であるため、乗算器５１２および乗算器３１１は複素信号と実信号とを乗算し、複素信号の乗算結果を出力する。
また、包絡線目標値発生回路３０５は、第１の実施の形態と同様に図５に示した構成を備え、入力信号の振幅が小さい場合は小さい包絡線目標値を生成し、入力信号の振幅が大きい場合は大きい包絡線目標値を生成する。
本実施形態の適応ディジタルフィルタのアルゴリズムは以下のように表現される。
W(k+1)＝W(k)−μγ(｜y(k)｜p−yref(k))qy(k)XH(k) …(13)
y(k)＝WT(k)X(k) …(14)
W(k)＝[w0(k),w1(k),…,wN-1(k)]T …(15)
X(k)＝[x(k),x(k-1),…,x(k-N+1)]T …(16)
yref(k)＝Av[｜x(k)｜] …(17)
Av[｜x(k)｜]＝(1−β)Av[｜x(k−1)｜]＋β｜x(k)｜ …(18)
ここで、W(k)はフィルタ係数ベクトル、X(k)は複素信号ベクトル、kはサンプルインデックス、Nはフィルタのタップ数、y(k)は出力信号、yrefは時変の包絡線目標値、μはフィルタ係数の更新量を決定するパラメータ、Av[ ]は平均化を行う操作、βは重み係数であり０＜β＜１を満たす正定数、γは入力信号の振幅の逆数にほぼ比例するパラメータであり図４のリミッタ５１４の出力に相当する。また、Hは複素共役転置、Tは転置をそれぞれ表す。p,qは、包絡線目標値に対する誤差の評価関数を定める定数であり、例えばp=1,q=1とする。
次に第１３の実施の形態の適応ディジタルフィルタの動作について説明する。
第１３の実施の形態の適応ディジタルフィルタの適応ディジタルフィルタは、入力端子３０１に新たな複素入力信号が入力される毎に、第１の実施の形態と同様に、図６に示した適応等化処理Ｓ２とパラメータ更新処理Ｓ４とを繰り返し実行する。ここで、適応等化処理Ｓ２は、前記式(14)に基づく処理であり、パラメータ更新処理Ｓ４は前記式(13)に基づく処理である。以下、各々の動作を詳しく説明する。
まず、適応等化処理Ｓ２について説明する。
入力端子３０１から入力された複素入力信号は、乗算器３４６０および複素共役器３４００に供給されると共に、１サンプリング周期だけ遅延させる遅延器３３０１〜３３０Ｎ−１からなるタップつき遅延線に供給される。遅延器３３０１〜３３０Ｎ−１に供給された複素信号は、１クロック毎に隣接する遅延器に転送され、遅延器３３０１〜３３０Ｎ−１の出力信号は、対応する乗算器３４６１〜３４６Ｎ−１および対応する複素共役器３４０１〜３４０Ｎ−１に供給される。
乗算器３４６０は、入力端子３０１から入力された複素信号に、遅延器３４４０から供給された複素フィルタ係数を乗じ、結果を加算器３３７１へ出力する。乗算器３４６１〜３４６Ｎ−１は、対応する遅延器３３０１〜３３０Ｎ−１から供給された複素信号に、対応する遅延器３４４１〜３４４Ｎ−１から供給された複素フィルタ係数を乗じ、結果を加算器３３７１〜３３７Ｎ−１に出力する。
加算器３３７１〜３３７Ｎ−１は、乗算器３４６０〜３４６Ｎ−１から供給された複素信号を全て加算し、結果を出力端子３０２に出力すると共に、絶対値回路３０８及び乗算器１８１へ出力する。このようにして、複素入力信号と複素信号のフィルタ係数との畳み込み演算により複素信号の出力信号が生成される。
次にパラメータ更新処理Ｓ４について説明する。
絶対値回路３０４は、複素入力信号の振幅値を計算し、包絡線目標値発生回路３０５及び係数更新量制御部３０６へ出力する。包絡線目標値発生回路３０５は入力信号にほぼ比例する包絡線目標値を生成して減算器３０７に出力する。
絶対値回路３０８は、入力された複素出力信号の絶対値を計算し、結果を包絡線の値として減算器３０７へ出力する。減算器３０７は、包絡線目標値発生器３０５から供給された包絡線目標値を、絶対値回路３０８から供給された信号から減算し、結果を乗算器１８１へ出力する。乗算器１８１は、減算器３０７から供給された信号に、複素出力信号を乗じ、結果を係数更新量制御部３０６へ出力する。
係数更新量制御部３０６の乗算器５１２は、乗算器１８１から供給された信号と図４に示したリミッタ５１４から供給された信号とを乗じ、その結果を乗算器３１１へ出力する。ここで、リミッタ５１４から供給される信号は、平均化回路５０５、乗算器５０９および逆数回路５１１により適応ディジタルフィルタの入力信号の振幅の推定値のほぼ逆数となっている。乗算器３１１は、乗算器５１２から供給された信号とステップサイズ発生回路３０３で生成したステップサイズとを乗じ、その結果を個別部３１９０〜３１９Ｎ−１へ出力する。
個別部３１９０〜３１９Ｎ−１は、係数更新量制御部３０６から供給された信号を乗算器３４１０〜３４１Ｎ−１へ出力する。複素共役器３４００〜３４０Ｎ−１は、対応する遅延器３３０１〜３３０Ｎ−１または入力端子３０１から入力された複素信号を複素共役変換し、対応する乗算器３４１０〜３４１Ｎ−１へ出力する。乗算器３４１０〜３４１Ｎ−１は、対応する複素共役器３４００〜３４０Ｎ−１から供給された実数信号と共通部３１８から供給された複素信号とを乗じ、結果を対応する加算器３４３０〜３４３Ｎ−１へ出力する。
加算器３４３０〜３４３Ｎ−１は、対応する乗算器３４１０〜３４１Ｎ−１から供給された複素信号に、対応する遅延器３４４０〜３４４Ｎ−１から供給された複素フィルタ係数を加算し、結果を次サンプルのフィルタ係数として対応する遅延器３４４０〜３４４Ｎ−１へ出力する。遅延器３４４０〜３４４Ｎ−１は、対応する加算器３４３０〜３４３Ｎ−１から供給された複素フィルタ係数を１サンプリング周期だけ遅延させて対応する乗算器３４６０〜３４６Ｎ−１へ出力するとともに、対応する加算器３４３０〜３４３Ｎ−１へ出力する。
次に本実施形態の効果について説明する。
係数更新量制御部３０６から個別部３１９０〜３１９Ｎ−１へ供給される信号は、入力端子３０１を介して供給される入力信号の振幅の推定値の逆数に比例する。すなわち、入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は信号が小さくなる。個別部３１９０〜３１９Ｎ−１は乗算器３４１０〜３４１Ｎ−１にて、係数更新量制御部３０６から供給される信号と入力信号の複素共役変換値とをそれぞれ被乗数とする乗算を行って係数更新量を求めるため、一方の被乗数である入力信号が大きくても、他方の被乗数である係数更新量制御部３０６から供給される信号が小さくなる。そのため、結果として係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。したがって、入力信号が極端に大きくなっても、フィルタ係数が大きな値にならないため、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、包絡線目標値発生回路３０５で生成する時変の包絡線目標値は、入力端子３０１を介して供給される入力信号の振幅にほぼ比例するため、第１の実施の形態と同様に、入力信号レベルが小さい場合でもフィルタ係数が大きな値にはならない。そのため、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
（第１４の実施の形態）
図２５に示すように、第１４の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの出力信号に基づいて包絡線目標値を生成する点で第１３の実施の形態の適応ディジタルフィルタと異なっている。
第１４の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５２は、第２の実施の形態と同様に図８に示した構成を備え、出力信号の振幅が大きい場合は小さい包絡線目標値を生成し、出力信号の振幅が小さい場合は大きい包絡線目標値を生成する。
その他の構成は第１３の実施の形態と同じである。また、第１４の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５２の動作以外は第１３の実施の形態の適応ディジタルフィルタと同じである。
次に本実施形態の効果について説明する。
包絡線目標値発生器３５２が生成する包絡線目標値は、適応ディジタルフィルタの出力端子から出力される出力信号の振幅が大きいときに小さくなる。出力信号が大きい場合、フィルタ部の内部におけるフィルタ係数や内部信号などの値が大きい可能性が高い。本発明のように包絡線目標値を小さくすることにより、フィルタ係数や内部信号の値は小さくなる方向へ変化する。すなわち、フィルタ係数や内部信号の値が一定範囲内に収まる。一定範囲を逸脱しないということは、フィルタ係数や内部信号のオーバーフローが起きる確率が低くなるということである。したがって、第１３の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
（第１５の実施の形態）
図２６に示すように、第１５の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの入力信号と出力信号の双方に基づいて包絡線目標値を生成する点で第１３の実施の形態の適応ディジタルフィルタと異なっている。
第１５の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５４は、絶対値回路３０４で求めた適応ディジタルフィルタの入力信号の包絡線の値（振幅値）と絶対値回路３０８で求めた適応ディジタルフィルタの出力信号の包絡線の値（振幅値）とに基づいて、包絡線目標値を生成し、減算器３０７へ出力する。包絡線目標値発生回路３５４は、第３の実施の形態と同様に図１０に示した構成を備え、入力信号の振幅が小さい場合は小さい包絡線目標値を生成し、入力信号の振幅が大きい場合は大きい包絡線目標値を生成する。また、出力信号の振幅が大きい場合は小さい包絡線目標値を生成し、出力信号の振幅が小さい場合は大きい包絡線目標値を生成する。
その他の構成は第１３の実施の形態と同じである。また、第１５の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５４の動作以外は第１３の実施の形態の適応ディジタルフィルタと同じである。
次に本実施の形態の効果について説明する。
第１５の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５４は、第１３の実施の形態の包絡線目標値発生回路３０５で生成する包絡線目標値の性質と、第１４の実施の形態の包絡線目標値発生回路３５２で生成する包絡線目標値の性質とを兼ね備えた包絡線目標値を生成する。そのため、フィルタ係数がオーバーフローを起こす確率が低くなる。したがって、第１３の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
（第１６の実施の形態）
図２７に示すように、第１６の実施の形態の適応ディジタルフィルタは、一定の包絡線目標値を生成する点で第１３の実施の形態の適応ディジタルフィルタと異なっている。つまり、第１６の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３６４は、適応ディジタルフィルタの入出力信号に関係なく固定の包絡線目標値を生成する。その他の構成は第１３の実施の形態と同じである。また、第１６の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３６４の動作以外は第１３の実施の形態の適応ディジタルフィルタと同じである。
本実施形態によれば、第１３の実施の形態と同様に、係数更新量制御部３０６により入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第１７の実施の形態）
図２８に示すように、第１７の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの出力信号に基づいてフィルタ係数の更新量を制御する点で第１３の実施の形態の適応ディジタルフィルタと異なっている。
第１７の実施の形態の適応ディジタルフィルタが備える係数更新量制御部３１６は、図１３に示した構成を備え、適応ディジタルフィルタの出力信号の振幅が大きすぎる場合に係数更新量を小さくする機能を備えている。その他の構成は第１３の実施の形態と同じである。また、第１７の実施の形態の適応ディジタルフィルタの動作は、係数更新量制御部３１６の動作以外は第１３の実施の形態の適応ディジタルフィルタと同じである。
次に本実施の形態の効果について説明する。
図１３に示した構成を備えた係数更新量制御部３１６において、出力端子５０３から個別部３１９０〜３１９Ｎ−１へ供給された信号は、入力端子５０２から入力された信号の振幅の推定値の逆数に略比例する。したがって、入力端子５０２を介して供給された出力信号の振幅が大きすぎる場合は信号が小さくなる。一般に適応ディジタルフィルタの出力信号が大きい場合は適応ディジタルフィルタの入力信号が大きい場合が多い。このため、第１７の実施の形態の適応ディジタルフィルタは、第１３の実施の形態と同様に、入力信号が極端に大きくなってもフィルタ係数が大きな値にならないため、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、包絡線目標値発生回路３０５の作用により、第１３の実施の形態と同様に入力信号レベルが小さい場合でもフィルタ係数が大きな値にならないため、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第１８の実施の形態）
図２９に示すように、第１８の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの出力信号に基づいて包絡線目標値を生成する点で第１７の実施の形態の適応ディジタルフィルタと異なっている。
第１８の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５２は、絶対値回路３０８で求めた適応ディジタルフィルタの出力信号の包絡線の値（つまり振幅値）に基づいて包絡線目標値を生成し、減算器３０７へ出力する。包絡線目標値発生回路３５２は、例えば図８に示した構成を備え、出力信号の振幅が大きい場合は小さい包絡線目標値を生成し、出力信号の振幅が小さい場合は大きい包絡線目標値を生成する。
その他の構成は第１７の実施の形態と同じである。また、第１８の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５２の動作以外は第１７の実施の形態の適応ディジタルフィルタと同じである。
次に本実施の形態の効果について説明する。
第１８の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生器３５２が生成する包絡線目標値は、適応ディジタルフィルタの出力信号の振幅が大きいときに小さくなる。出力信号が大きくなっている場合はフィルタ部の内部におけるフィルタ係数や内部信号などの値が大きくなっている可能性が高い。包絡線目標値を小さくすることにより、フィルタ係数や内部信号の値は小さくなる方向に変化する。すなわちフィルタ係数や内部信号の値が一定範囲内に収まる。一定範囲を逸脱しないということは、フィルタ係数や内部信号においてオーバーフローが起きる確率が低くなるということである。したがって、第１８の実施の形態の適応ディジタルフィルタは、第１７の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、第１７の実施の形態と同様に、係数更新量制御部３１６によって入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第１９の実施の形態）
図３０に示すように、第１９の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの入力信号と出力信号の双方に基づいて包絡線目標値を生成する点で第１７の実施の形態の適応ディジタルフィルタと異なっている。
第１９の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５４は、絶対値回路３０４で求めた適応ディジタルフィルタの入力信号の包絡線の値（振幅値）と絶対値回路３０８で求めた適応ディジタルフィルタの出力信号の包絡線の値（振幅値）とに基づいて包絡線目標値を生成し、減算器３０７へ出力する。包絡線目標値発生回路３５４は、例えば図１０に示した構成を備え、入力信号の振幅が小さい場合は小さい包絡線目標値を生成し、入力信号の振幅が大きい場合は大きい包絡線目標値を生成する。また、出力信号の振幅が大きい場合は小さい包絡線目標値を生成し、出力信号の振幅が小さい場合は大きい包絡線目標値を生成する。
その他の構成は第１７の実施の形態と同じである。また、第１９の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５４の動作以外は第１７の実施の形態の適応ディジタルフィルタと同じである。
次に本実施の形態の効果について説明する。
第１９の実施の形態の適応ディジタルフィルタが有する包絡線目標値発生回路３５４は、第１７の実施の形態の包絡線目標値発生回路３０５が生成する包絡線目標値の性質と、第１８の実施の形態の包絡線目標値発生回路３５２が生成する包絡線目標値の性質とを兼ね備えた包絡線目標値を生成する。そのため、フィルタ係数がオーバーフローを起こす確率が低くなる。したがって、第１９の実施の形態の適応ディジタルフィルタは、第１７の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、第１７の実施の形態と同様に、係数更新量制御部３１６により入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第２０の実施の形態）
図３１に示すように、第２０の実施の形態の適応ディジタルフィルタは、一定の包絡線目標値を生成する点で第１７の実施の形態の適応ディジタルフィルタと異なっている。つまり、第２０の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３６４は、適応ディジタルフィルタの入出力信号に関係なく固定の包絡線目標値を生成する。その他の構成は第１７の実施の形態と同じである。また、第２０の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３６４の動作以外は第１７の実施の形態の適応ディジタルフィルタと同じである。
第２０の実施の形態の適応ディジタルフィルタによれば、第１７の実施の形態と同様に、係数更新量制御部３１６により入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第２１の実施の形態）
図３２に示すように、第２１の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの入力信号及び出力信号の双方に基づいてフィルタ係数の更新量を制御する点で第１３の実施の形態の適応ディジタルフィルタと異なっている。
第２１の実施の形態の適応ディジタルフィルタが備える係数更新量制御部３１７は、図１８、図１９または図２０に示した構成を備え、適応ディジタルフィルタの入力信号の振幅が大きすぎる場合と、適応ディジタルフィルタの出力信号の振幅が大きすぎる場合に係数更新量を小さくする機能を持つ。つまり、適応ディジタルフィルタの入力信号及び出力信号の少なくとも一方の振幅推定値に対して係数更新量が広い意味で単調減少となる。
その他の構成は第１３の実施の形態と同じである。また、第２１の実施の形態の適応ディジタルフィルタの動作は、係数更新量制御部３１７の動作以外は第１３の実施の形態の適応ディジタルフィルタと同じである。
次に本実施の形態の効果について説明する。
図１８、図１９または図２０の構成を有する係数更新量制御部３１７において、出力端子５０３から個別部３１９０〜３１９Ｎ−１へ供給される信号は、入力端子５０１を介して供給される入力信号の振幅の推定値が大きすぎる場合または入力端子５０２を介して供給された出力信号の振幅の推定値が大きすぎる場合に小さくなる。また、一般に適応ディジタルフィルタの出力信号が大きい場合は適応ディジタルフィルタの入力信号が大きい場合が多い。このため、第２１の実施の形態の適応ディジタルフィルタは、第１３の実施の形態と同様に、入力信号が極端に大きくなってもフィルタ係数が大きな値にならないため、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、包絡線目標値発生回路３０５の作用により、第１３の実施の形態と同様に入力信号レベルが小さい場合でもフィルタ係数が大きな値にならないため、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第２２の実施の形態）
図３３に示すように、第２２の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの出力信号に基づいて包絡線目標値を生成する点で第２１の実施の形態の適応ディジタルフィルタと異なっている。
第２２の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５２は、絶対値回路３０８で求めた適応ディジタルフィルタの出力信号の包絡線の値（つまり振幅値）に基づいて包絡線目標値を生成し、減算器３０７へ出力する。包絡線目標値発生回路３５２は、例えば図８に示した構成を備え、出力信号の振幅が大きい場合は小さい包絡線目標値を生成し、出力信号の振幅が小さい場合は大きい包絡線目標値を生成する。
その他の構成は第２１の実施の形態と同じである。また、第２２の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５２の動作以外は第２１の実施の形態の適応ディジタルフィルタと同じである。
次に本実施の形態の効果について説明する。
第２２の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生器３５２が生成する包絡線目標値は、適応ディジタルフィルタの出力端子から出力される出力信号の振幅が大きいときに小さくなる。出力信号が大きくなっている場合、フィルタ部の内部におけるフィルタ係数や内部信号などの値が大きくなっている可能性が高い。包絡線目標値を小さくすることにより、フィルタ係数や内部信号の値は小さくなる方向に変化する。すなわちフィルタ係数や内部信号の値が一定範囲内に収まる。一定範囲を逸脱しないということは、フィルタ係数や内部信号においてオーバーフローが起きる確率が低くなるということである。したがって、第２２の実施の形態の適応ディジタルフィルタは、第２１の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、第２１の実施の形態と同様に、係数更新量制御部３１７により入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第２３の実施の形態）
図３４に示すように、第２３の実施の形態の適応ディジタルフィルタは、適応ディジタルフィルタの入力信号と出力信号との双方に基づいて包絡線目標値を生成する点で第２１の実施の形態の適応ディジタルフィルタと異なっている。
第２３の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５４は、絶対値回路３０４で求めた適応ディジタルフィルタの入力信号の包絡線の値（振幅値）と絶対値回路３０８で求めた適応ディジタルフィルタの出力信号の包絡線の値（振幅値）とに基づいて包絡線目標値を生成し、減算器３０７へ出力する。包絡線目標値発生回路３５４は、例えば図１０に示した構成を備え、入力信号の振幅が小さい場合は小さい包絡線目標値を生成し、入力信号の振幅が大きい場合は大きい包絡線目標値を生成する。また、出力信号の振幅が大きい場合は小さい包絡線目標値を生成し、出力信号の振幅が小さい場合は大きい包絡線目標値を生成する。
その他の構成は第２１の実施の形態と同じである。また、第２３の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３５４の動作以外は第２１の実施の形態の適応ディジタルフィルタと同じである。
次に本実施の形態の効果について説明する。
第２３の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３５４は、第２１の実施の形態の包絡線目標値発生回路３０５が生成する包絡線目標値の性質と、第２２の実施の形態の包絡線目標値発生回路３５２が生成する包絡線目標値の性質とを兼ね備えた包絡線目標値を生成する。そのため、フィルタ係数がオーバーフローを起こす確率が低くなる。したがって、第２１の実施の形態と同様に、オーバーフローを防止するためにフィルタ係数を広い範囲の値とするような演算の高精度化が不要であり、演算量を削減でき、かつハードウェア規模を小さくできる。
また、第２１の実施の形態と同様に、係数更新量制御部３１７により入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（第２４の実施の形態）
図３５に示すように、第２４の実施の形態の適応ディジタルフィルタは、一定の包絡線目標値を生成する点で第２１の実施の形態の適応ディジタルフィルタと異なっている。つまり、第２４の実施の形態の適応ディジタルフィルタが備える包絡線目標値発生回路３６４は、適応ディジタルフィルタの入出力信号に関係なく固定の包絡線目標値を生成する。その他の構成は第２１の実施の形態と同じである。また、第２４の実施の形態の適応ディジタルフィルタの動作は、包絡線目標値発生回路３６４の動作以外は第２１の実施の形態の適応ディジタルフィルタと同じである。
第２４の実施の形態の適応ディジタルフィルタによれば、第２１の実施の形態と同様に、係数更新量制御部３１７により入力端子３０１を介して供給される入力信号の振幅が大きすぎる場合は係数更新量が小さくなり、フィルタ係数がオーバーフローする確率が低下する。さらに、フィルタ係数は複素量ではなく実信号であるため、入力信号とフィルタ係数との畳み込み演算に要する演算量が低減する。
（実施例）
次に、上述した包絡線目標値発生回路３０５、３５２及び３５４に備える平均化回路４０４及び４０５の実施例について説明する。
図３６は包絡線目標値発生回路で使用する平均化回路の実施例の構成を示すブロック図である。
図３６に示す平均化回路の入力端子６０１へ入力された信号は減算器６０２及び比較器６０７へ出力される。比較器６０７は、入力端子６０１を介して供給された信号と遅延器６０５から供給された信号とを比較し、入力端子６０１を介して供給された信号が遅延器６０５から供給された信号より大きい場合は比較結果「０」を切替器６０８へ出力し、入力端子６０１を介して供給された信号が遅延器６０５から供給された信号より小さい場合は比較結果「１」を切替器６０８へ出力する。なお、入力端子６０１を介して供給された信号と遅延器６０５から供給された信号とが同じ大きさの場合、出力値は任意の値でよい。
切替器６０８は、比較器６０７から出力された比較結果が「１」である場合は立下り係数発生器６１０から供給された立下り係数を乗算器６０３へ出力し、比較結果が「０」である場合は立上り係数発生器６０９から供給された立上り係数を乗算器６０３へ出力する。減算器６０２は、入力端子６０１を介して供給された入力信号から遅延器６０５の出力信号を減算し、その結果を乗算器６０３へ出力する。乗算器６０３は、減算器６０２から供給された信号に切替器６０８から供給された立上り係数または立下り係数を乗じ、その結果を加算器６０４へ出力する。加算器６０４は、乗算器６０３から供給された信号に遅延器６０５から供給された信号を加算し、その結果を遅延器６０５及び出力端子６０６へ出力する。遅延器６０５は加算器６０４から供給された信号を１サンプリング周期だけ遅延させ、その結果を比較器６０７、加算器６０４及び減算器６０２へ出力する。加算器６０４から出力された信号は、入力端子６０１から入力された信号の平均化信号として出力端子６０６から出力される。
図３６に示す平均化回路の特徴は、乗算器６０３に供給される係数が比較器６０７の比較結果によって切り替えられていることである。立上り係数と立下り係数は０から１の間の値となる。立上り係数は、入力端子６０１を介して供給される入力信号が大きくなっていくときに、出力端子６０６から出力される平均化された出力信号が大きくなっていく速度を決定する。また、立下り係数は、入力端子６０１を介して供給される入力信号が小さくなっていくときに、出力端子６０６から出力される平均化された出力信号が小さくなっていく速度を決定する。すなわち、立上り係数及び立下り係数は平均化の時定数を決定する。このため、立下り係数が立上り係数よりも大きい場合は、入力端子６０１を介して供給される入力信号の値が上下した場合に、出力端子６０６から出力される信号が大きくなり易く、小さくなり難くなる。逆に、立下り係数が立上り係数よりも小さい場合は、出力端子６０６から出力される信号が小さくなり易く、大きくなり難くなる。
入力信号の振幅値の平均化を行う平均化回路４０４では、立下り係数を大きく、立上り係数を小さく設定する。このようにすると、入力信号が出力信号よりも小さい場合は平均化の時定数が短くなり、入力信号が出力信号よりも大きい場合は平均化の時定数が長くなる。これにより、平均化回路４０４の出力信号は小さくなり易く、大きくなり難くなる。その結果、包絡線目標値は小さくなり易く、大きくなり難くなる。包絡線目標値が小さい方が、フィルタ係数のオーバーフローが起きる確率がさらに低くなる。
他方、出力信号の振幅値の平均化を行う平均化回路４０５では、立下り係数を小さく、立上り係数を大きく設定する。このようにすると、入力信号が出力信号よりも小さい場合は平均化の時定数が長くなり、入力信号が出力信号よりも大きい場合は平均化の時定数が短くなる。これにより、平均化回路４０５の出力信号は大きくなり易く、小さくなり難くなる。平均化回路４０５の出力は逆数回路４０６によって逆数に変換されるため、包絡線目標値は小さくなり易く、大きくなり難くなる。
なお、図３６に示した構成以外に同じ機能を有する平均化回路を用いた場合も同様の効果が得られる。
次に本発明の適応ディジタルフィルタをＦＭ受信機のマルチパスキャンセラに適用した実施例について説明する。
図３７に示すように、本実施例のＦＭ受信機は、アンテナ１０１、無線周波数中間周波数変換器１０２、アナログディジタル変換器１０３、自動利得制御器１０４、ヒルベルト変換器１０５、マルチパスキャンセラ１０６及び復調器１０７を備え、マルチパスキャンセラ１０６として上記第１の実施の形態〜第２４の実施の形態のいずれかに記載した適応ディジタルフィルタが使用される。
アンテナ１０１で受信したＦＭ変調波は、無線周波数中間周波数変換器１０２にて中間周波数帯域の信号に変換され、アナログディジタル変換器１０３に出力される。
アナログディジタル変換器１０３は、無線周波数中間周波数変換器１０２から出力されたアナログ信号を適切なサンプリング周波数でサンプリングしてディジタル信号へ変換し、自動利得制御器１０４へ出力する。
自動利得制御器１０４は、包絡線の値を指標とするＣＭＡアルゴリズムに悪影響を与えない範囲内で、出力信号の振幅が一定範囲内に収まるような利得で増幅した後、ヒルベルト変換器１０５へ出力する。
ここで、自動利得制御器１０４の利得を高くして追従速度を速くするとＣＭＡアルゴリズムに必要な包絡線の変化が抑圧されてしまうため、自動利得制御器１０４の利得を低くして追従速度を遅くする。このようにすると従来のＦＭ受信機では、入力信号の振幅が大きくなってフィルタ係数の更新量が増大し、フィルタ係数がオーバーフローする原因となったが、本発明ではフィルタ係数の更新量を制御するため問題はない。
ヒルベルト変換器１０５は、自動利得制御器１０４から出力された信号を解析信号、すなわち位相が９０度異なる２つの信号の一方を実部に持ち他方を虚部に持つ複素信号へと変換してマルチパスキャンセラ１０６へ出力する。
マルチパスキャンセラ１０６は、ヒルベルト変換器１０５から出力された複素信号を、多重反射の影響を低減した信号に変換して復調器１０７へ出力する。復調器１０７は、マルチパスキャンセラ１０６から出力された信号をＦＭ復調し、音声周波数帯域の信号を出力する。なお、上述した各実施形態の適応ディジタルフィルタの出力端子３０２からは複素信号が出力されるが、その実部のみを抽出して復調器１０７に出力するか、あるいはその虚部のみを抽出し符号を反転して復調器１０７に出力する。
なお、本発明は第１の実施の形態〜第２４の実施の形態で示した構成に限定されるものではなく、以下に述べるような各種の変更が可能である。
第１の実施の形態〜第２４の実施の形態では、係数更新量制御部３０６、３１６及び３１７は、乗算器３１０または１８１から個別部３１９０〜３１９Ｎ−１に至る経路上に挿入されていたが、出力信号から導出した包絡線と包絡線目標との誤差を求める減算器３０７から個別部３１９０〜３１９Ｎ−１に至る経路上であれば他の場所に挿入することも可能である。例えば、図３に示す構成では、減算器３０７から乗算器３１０に至る経路に挿入することも可能であり、適応ディジタルフィルタの出力端子３０２から乗算器３１０に至る経路に挿入することも可能である。
また、第１〜第１２の実施の形態では、実部抽出回路３３５０〜３３５Ｎ−１および実部抽出回路３０９を使用したが、これらの全部または一部を虚部抽出反転回路で置換してもよい。虚部抽出反転回路とは、入力された複素信号の虚部のみを抽出し、その符号を反転させた値を出力する回路である。
適応ディジタルフィルタの入力端子３０１から入力される複素入力信号は、一つの実信号から生成した互いに位相が９０度異なる２つの信号の一方を実部に持ち他方を虚部に持つ複素信号としたものであるので、虚部抽出反転回路を使用しても第１〜第１２の実施の形態と同様の効果がある。
また、第１〜第１２の実施の形態では、フィルタ係数を全て実数、すなわちスカラー値としたが、演算量の削減効果は低下するものの、一部のフィルタ係数を複素数にすることも可能である。また、実部抽出回路３０９を乗算器３１０の出力側に移動したり、乗算器３１１の出力側に移動して、乗算器３１０、３１１で複素数による演算を行うようにしてもよい。
さらに、上述した各実施の形態では、フィルタ部としてＦＩＲ型のフィルタを用いたが、ＩＩＲ型のフィルタを使用することもできる。
また、第１の実施の形態〜第２４の実施の形態では、適応アルゴリズムとしてＬＭＳアルゴリズムを使用する例を示したが、適応アルゴリズムには、逐次最小二乗法（Recursive Least Squares Algorithm）、最小二乗法（Least Squares Algorithm）、アフィン射影法（Affine Projection Algorithm）、勾配法（Gradient Algorithm）等を使用することも可能である。これらの適応アルゴリズムによるフィルタ係数更新の際の乗算回数がＬＭＳ型アルゴリズムより多い場合は、フィルタ係数を実数化したことによる演算量削減の効果はさらに大きくなる。
また、第１の実施の形態〜第２４の実施の形態では、ＦＭ変調に適用する適応ディジタルフィルタを想定しているが、本発明はＰＳＫ（Phase Shift Keying）などの他の定振幅変調にも適用できる。また、マルチレベルＣＭＡを用いれば、ＱＡＭ（Quadrature Amplitude Modulation）のような変調方式にも適用可能である。また、上記非特許文献１で示されたコンスタントモジュラスアルゴリズムのうち、出力信号が複素数であるものなどにも適用できる。
また、第１の実施の形態〜第２４の実施の形態では、包絡線を指標とするＣＭＡを対象に説明したが、本発明は、非特許文献１に記載された他の統計量を指標とした場合にも適用可能である。
本発明の適応ディジタルフィルタは、その機能を、個別部品、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）等を使用してハードウェアで実現してもよく、プログラムにしたがって処理を行うＣＰＵやＤＳＰ（Digital Signal Processor)等を備えたコンピュータによって実現してもよい。プログラムは、例えば磁気ディスクや半導体メモリ等のコンピュータにより読み取り可能な記録媒体に記録されて提供されてもよく、ネットワークを介して通信装置により提供されてもよい。その場合、コンピュータは、電源投入時にプログラムを読み取り、該プログラムにしたがって処理を実行することで上述した第１の実施の形態〜第２４の実施の形態で示した適応ディジタルフィルタとして動作する。

Claims (25)

  1. 入力信号とフィルタ係数との畳み込み演算によって出力信号を生成して出力するフィルタ部と、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御する係数制御部と、
    を有し、
    前記係数制御部は、
    前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に対して前記フィルタ係数の更新量を単調減少させる適応ディジタルフィルタ。
  2. 一つの実信号から生成された位相が互いに９０度異なる２つの信号の一方を実部に持ち他方を虚部に持つ複素信号を入力信号とし、該入力信号と前記実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号を生成して出力するフィルタ部と、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御する係数制御部と、
    を有し、
    前記係数制御部は、
    前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に対して前記フィルタ係数の更新量を単調減少させる適応ディジタルフィルタ。
  3. 前記係数制御部は、
    前記目標信号を前記入力信号の振幅に比例するように制御する請求項１または２記載の適応ディジタルフィルタ。
  4. 前記係数制御部は、
    前記入力信号及び前記出力信号の少なくとも一方に基づいて前記目標信号を制御する請求項１または２記載の適応ディジタルフィルタ。
  5. 入力信号とフィルタ係数との畳み込み演算によって出力信号を生成して出力するフィルタ部と、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御する係数制御部と、
    を有し、
    前記係数制御部は、
    前記目標信号を前記入力信号の振幅に基づいて制御する場合、前記入力信号の振幅が小さくなっていくときに前記目標信号を小さくしていき、前記入力信号の振幅が大きくなっていくときに前記目標信号を大きくしていき、かつ前記目標信号を小さくする速度を前記目標信号を大きくする速度よりも速くする適応ディジタルフィルタ。
  6. 入力信号とフィルタ係数との畳み込み演算によって出力信号を生成して出力するフィルタ部と、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御する係数制御部と、
    を有し、
    前記係数制御部は、
    前記目標信号を前記出力信号の振幅に基づいて制御する場合、前記出力信号の振幅が大きくなっていくときに前記目標信号を小さくしていき、前記出力信号の振幅が小さくなっていくときに前記目標信号を大きくしていき、かつ前記目標信号を小さくする速度を前記目標信号を大きくする速度よりも速くする適応ディジタルフィルタ。
  7. 前記係数制御部は、
    前記出力信号の包絡線の値を前記指標値とする請求項４記載の適応ディジタルフィルタ。
  8. 前記係数制御部は、
    前記目標信号を制御し、前記出力信号の包絡線の値と前記目標信号との誤差を前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて調整した信号を出力する共通部と、
    前記フィルタ部における前記畳み込み演算用の乗算器毎に設けられ、対応する乗算器に入力される信号と前記共通部から入力される前記信号と現在のフィルタ係数とに基づいて次サンプリング周期で使用するフィルタ係数を算出する複数の個別部と、
    を有する請求項７記載の適応ディジタルフィルタ。
  9. 請求項１乃至８の何れか１項に記載された適応ディジタルフィルタと、
    中間周波数に変換されディジタル化されたＦＭ変調信号をヒルベルト変換して生成した複素信号を前記適応ディジタルフィルタに入力するヒルベルト変換器と、
    を有するＦＭ受信機。
  10. 入力信号とフィルタ係数との畳み込み演算によって出力信号を生成して出力し、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御し、
    前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に対して前記フィルタ係数の更新量を単調減少させる信号処理方法。
  11. 一つの実信号から生成された位相が互いに９０度異なる２つの信号の一方を実部に持ち他方を虚部に持つ複素信号を入力信号とし、該入力信号と前記実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号を生成して出力し、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御し、
    前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に対して前記フィルタ係数の更新量を単調減少させる信号処理方法。
  12. 前記目標信号を前記入力信号の振幅に比例するように制御する請求項１０または１１記載の信号処理方法。
  13. 前記入力信号及び前記出力信号の少なくとも一方に基づいて前記目標信号を制御する請求項１０または１１記載の信号処理方法。
  14. 入力信号とフィルタ係数との畳み込み演算によって出力信号を生成して出力し、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御し、
    前記目標信号を前記入力信号の振幅に基づいて制御する場合、前記入力信号の振幅が小さくなっていくときに前記目標信号を小さくしていき、前記入力信号の振幅が大きくなっていくときに前記目標信号を大きくしていき、かつ前記目標信号を小さくする速度を前記目標信号を大きくする速度よりも速くする信号処理方法。
  15. 入力信号とフィルタ係数との畳み込み演算によって出力信号を生成して出力し、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御し、
    前記目標信号を前記出力信号の振幅に基づいて制御する場合、前記出力信号の振幅が大きくなっていくときに前記目標信号を小さくしていき、前記出力信号の振幅が小さくなっていくときに前記目標信号を大きくしていき、かつ前記目標信号を小さくする速度を前記目標信号を大きくする速度よりも速くする信号処理方法。
  16. 前記出力信号の包絡線の値を前記指標値とする請求項１３記載の信号処理方法。
  17. 前記目標信号を制御し、前記出力信号の包絡線の値と前記目標信号との誤差を前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて調整した信号を出力する共通処理と、
    前記畳み込み演算用の乗算器毎に設けられ、対応する乗算器に入力される信号と前記共通処理で生成される前記信号と現在のフィルタ係数とに基づいて次サンプリング周期で使用するフィルタ係数を算出する複数の個別処理と、
    を含む請求項１６記載の信号処理方法。
  18. コンピュータを、入力信号とフィルタ係数との畳み込み演算によって出力信号を生成して出力するフィルタ部と、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御する係数制御部と、
    として動作させ、
    前記係数制御部は、
    前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に対して前記フィルタ係数の更新量を単調減少させるためのプログラム。
  19. コンピュータを、一つの実信号から生成された位相が互いに９０度異なる２つの信号の一方を実部に持ち他方を虚部に持つ複素信号を入力信号とし、該入力信号と前記実信号のフィルタ係数との畳み込み演算によって複素信号の出力信号を生成して出力するフィルタ部と、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御する係数制御部と、
    として動作させ、
    前記係数制御部は、
    前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に対して前記フィルタ係数の更新量を単調減少させるためのプログラム。
  20. 前記係数制御部は、
    前記目標信号を前記入力信号の振幅に比例するように制御する請求項１８または１９記載のプログラム。
  21. 前記係数制御部は、
    前記入力信号及び前記出力信号の少なくとも一方に基づいて前記目標信号を制御する請求項１８または１９記載のプログラム。
  22. コンピュータを、入力信号とフィルタ係数との畳み込み演算によって出力信号を生成して出力するフィルタ部と、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御する係数制御部と、
    として動作させ、
    前記係数制御部は、
    前記目標信号を前記入力信号の振幅に基づいて制御する場合、前記入力信号の振幅が小さくなっていくときに前記目標信号を小さくしていき、前記入力信号の振幅が大きくなっていくときに前記目標信号を大きくしていき、かつ前記目標信号を小さくする速度を前記目標信号を大きくする速度よりも速くするためのプログラム。
  23. コンピュータを、入力信号とフィルタ係数との畳み込み演算によって出力信号を生成して出力するフィルタ部と、
    前記出力信号から導出した指標値と目標信号との誤差に基づいて前記フィルタ係数を制御し、かつ前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて前記フィルタ係数の更新量を制御する係数制御部と、
    として動作させ、
    前記係数制御部は、
    前記目標信号を前記出力信号の振幅に基づいて制御する場合、前記出力信号の振幅が大きくなっていくときに前記目標信号を小さくしていき、前記出力信号の振幅が小さくなっていくときに前記目標信号を大きくしていき、かつ前記目標信号を小さくする速度を前記目標信号を大きくする速度よりも速くするためのプログラム。
  24. 前記係数制御部は、
    前記出力信号の包絡線の値を前記指標値とする請求項２１記載のプログラム。
  25. 前記係数制御部は、
    前記目標信号を制御し、前記出力信号の包絡線の値と前記目標信号との誤差を前記入力信号及び前記出力信号の少なくとも一方の振幅推定値に基づいて調整した信号を出力する共通部と、
    前記フィルタ部における前記畳み込み演算用の乗算器毎に設けられ、対応する乗算器に入力される信号と前記共通部から入力される前記信号と現在のフィルタ係数とに基づいて次サンプリング周期で使用するフィルタ係数を算出する複数の個別部と、
    を有する請求項２４記載のプログラム。
JP2007525991A 2005-07-15 2006-07-14 適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム Expired - Fee Related JP5029357B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007525991A JP5029357B2 (ja) 2005-07-15 2006-07-14 適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005206721 2005-07-15
JP2005206721 2005-07-15
PCT/JP2006/314051 WO2007010849A1 (ja) 2005-07-15 2006-07-14 適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム
JP2007525991A JP5029357B2 (ja) 2005-07-15 2006-07-14 適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム

Publications (2)

Publication Number Publication Date
JPWO2007010849A1 JPWO2007010849A1 (ja) 2009-01-29
JP5029357B2 true JP5029357B2 (ja) 2012-09-19

Family

ID=37668730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007525991A Expired - Fee Related JP5029357B2 (ja) 2005-07-15 2006-07-14 適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム

Country Status (4)

Country Link
US (1) US8223829B2 (ja)
EP (1) EP1909393A1 (ja)
JP (1) JP5029357B2 (ja)
WO (1) WO2007010849A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7978799B2 (en) * 2005-07-15 2011-07-12 Nec Corporation Adaptive digital filter, FM receiver, signal processing method, and program
JP5096179B2 (ja) * 2008-01-28 2012-12-12 ルネサスエレクトロニクス株式会社 適応等化装置
JP5532966B2 (ja) * 2010-01-29 2014-06-25 ミツミ電機株式会社 平滑電流算出装置、平滑電流算出方法、電池監視モジュール
WO2011141902A1 (en) * 2010-05-13 2011-11-17 Dsp Group Ltd. Adaptive processor
US9985807B1 (en) * 2016-06-28 2018-05-29 Seagate Technology Llc Channel parameter recovery
FR3076361B1 (fr) * 2018-01-04 2019-12-13 Safran Aircraft Engines Procede de filtrage adaptatif

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797950A (en) * 1986-11-10 1989-01-10 Kenneth Rilling Multipath reduction system
JPH04185011A (ja) * 1990-11-20 1992-07-01 Nec Corp 適応フィルタの発散防止方法及び装置
JP3464535B2 (ja) 1994-08-12 2003-11-10 シャープ株式会社 適応型ディジタルフィルタ
JPH09162783A (ja) * 1995-12-01 1997-06-20 Matsushita Electric Ind Co Ltd 自動等化器
JPH1098419A (ja) 1996-09-20 1998-04-14 Fujitsu Ltd エコーキャンセラ
JPH10313260A (ja) * 1997-05-13 1998-11-24 Matsushita Electric Ind Co Ltd 受信装置
JP3859386B2 (ja) 1999-03-31 2006-12-20 三菱電機株式会社 波形等化器、波形等化装置及び受信装置
KR100320213B1 (ko) * 2000-02-12 2002-01-10 구자홍 리얼 및 콤플렉스 겸용 채널 등화기
US6950842B2 (en) * 2002-01-23 2005-09-27 Analog Devices, Inc. Echo canceller having an adaptive filter with a dynamically adjustable step size
JP3977661B2 (ja) 2002-02-26 2007-09-19 株式会社メガチップス フィルタ係数変換方法、フィルタ係数変換装置
US7333605B1 (en) * 2002-04-27 2008-02-19 Fortemedia, Inc. Acoustic echo cancellation with adaptive step size and stability control
JP4205509B2 (ja) 2003-08-19 2009-01-07 パイオニア株式会社 マルチパスひずみ除去フィルタ
JP4263586B2 (ja) 2003-12-03 2009-05-13 パイオニア株式会社 マルチパス除去フィルタ

Also Published As

Publication number Publication date
US20090122931A1 (en) 2009-05-14
WO2007010849A1 (ja) 2007-01-25
US8223829B2 (en) 2012-07-17
JPWO2007010849A1 (ja) 2009-01-29
EP1909393A1 (en) 2008-04-09

Similar Documents

Publication Publication Date Title
JP5029355B2 (ja) 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム
JPWO2007010889A1 (ja) 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム
JP5029357B2 (ja) 適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム
JP4773294B2 (ja) 適応等化装置及び受信装置
JPH0362628A (ja) ディジタル等化器
JP5029356B2 (ja) 適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム
CN116232558A (zh) 一种iq时延补偿方法、装置、电子设备和存储介质
US20020027953A1 (en) Low-complexity blind equalizer
JP7208570B2 (ja) 受信装置
JP5686752B2 (ja) 逆フィルタ回路
RU198305U1 (ru) Адаптивный цифровой фильтр для подавления нефлуктуационных помех
JP3180240B2 (ja) 適応等化器
Bernocchi et al. A hybrid RNS adaptive filter for channel equalization
CN108322410B (zh) 时域均衡器及其信号处理方法
EP0715407B1 (en) Method and apparatus for controlling coefficients of adaptive filter
JP3147864B2 (ja) 適応ステップサイズ制御適応フィルタ、及び適応ステップサイズ制御方法
Paleologu et al. Recursive least-squares lattice adaptive algorithm suitable for fixed-point implementation
Kim A least squares approach to escalator algorithms for adaptive filtering
JPH01235405A (ja) 自動等化器
JPH06216717A (ja) 適応ディジタルフィルタ
JPH053438A (ja) 適応最尤系列推定器
JP2009060577A (ja) 無線信号復調装置
WO2012059909A1 (en) Adaptively scaled parameter estimator
JP2001267887A (ja) デジタルフィルタ係数演算回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5029357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees