KR100320213B1 - 리얼 및 콤플렉스 겸용 채널 등화기 - Google Patents

리얼 및 콤플렉스 겸용 채널 등화기 Download PDF

Info

Publication number
KR100320213B1
KR100320213B1 KR1020000006664A KR20000006664A KR100320213B1 KR 100320213 B1 KR100320213 B1 KR 100320213B1 KR 1020000006664 A KR1020000006664 A KR 1020000006664A KR 20000006664 A KR20000006664 A KR 20000006664A KR 100320213 B1 KR100320213 B1 KR 100320213B1
Authority
KR
South Korea
Prior art keywords
data
real
output
error
complex
Prior art date
Application number
KR1020000006664A
Other languages
English (en)
Other versions
KR20010083421A (ko
Inventor
김강호
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000006664A priority Critical patent/KR100320213B1/ko
Priority to US09/780,358 priority patent/US6907065B2/en
Publication of KR20010083421A publication Critical patent/KR20010083421A/ko
Application granted granted Critical
Publication of KR100320213B1 publication Critical patent/KR100320213B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0222—Estimation of channel variability, e.g. coherence bandwidth, coherence time, fading frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03382—Single of vestigal sideband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03401—PSK
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/0342—QAM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03535—Variable structures
    • H04L2025/03547—Switching between time domain structures
    • H04L2025/03566—Switching between time domain structures between different tapped delay line structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 리얼 및 컴플렉스 겸용 채널 등화기에 관한 것으로, 일반적으로 채널 등화기는 근접 고스트뿐만 아니라 먼 고스트까지도 상쇄를 해야하기 때문에 많은 필터 탭수를 필요로 하여 수신기의 구성이 복잡해지게 되는데, 종래와 같이 리얼과 컴플렉스 채널 등화기를 독립적으로 설계하게 될 경우 수신기의 구성은 더욱 복잡해지게 되는 문제점이 있었다. 따라서, 본 발명은 I 데이터와 Q 데이터를 선택적으로 입력받아 출력하는 채널 선택부와; 상기 채널 선택부에서 출력된 I 데이터 또는 Q 데이터에 탭 계수를 곱하여 출력하는 계수 연산부와; 상기 계수 연산부를 통해 전송된 주신호에 대한 선행 간섭 잡음을 제거하는 앞먹임 필터 출력부와; 부호 결정부의 출력 신호에 대한 후행 간섭 신호를 생성하는 I 결정 지향 필터부와; 상기 앞먹임 필터 출력부와 I 결정 지향 필터부의 차이값을 연산하는 감산기와; 상기 감산기의 출력에서 리얼 결정 데이터와 에러를 출력하는 리얼 슬라이서부와; 상기 감산기의 출력에서 컴플레스 I 결정 데이터와 에러를 출력하는 콤플렉스 I 슬라이서부와; 상기 계수 연산부의 출력 신호에 대한 콤플렉스 Q 결정 데이터와 에러를 출력하는 콤플렉스 Q 슬라이서부를 포함하여 구성함으로써 리얼과 컴플렉스 채널 등화기의 구성자원을 최대한 공유하여 복잡도를 최소화할 수 있는 효과가 있다.

Description

리얼 및 콤플렉스 겸용 채널 등화기{REAL AND COMPLEX COMPATIBLE CHANNEL EQUALIZER}
본 발명은 채널 등화 기술에 관한 것으로, 특히 리얼 채널 등화기와 콤플렉스 채널 등화기를 겸용으로 사용할 수 있도록 하는 리얼 및 콤플렉스 겸용 채널 등화기에 관한 것이다.
일반적으로 채널 등화기는 고화질 티브이와 같은 디지털 전송 시스템에서 송신 신호가 다중 경로를 통과하면서 발생하는 왜곡을 보상함으로써 비트 검출 오류를 감소시키는 역할을 수행한다.
특히, 왜곡된 신호에 잡음이 더해지면 송신된 신호를 정확히 복원하기가 어려워지고, 신호 레벨이 증가할수록 에러가 발생할 확률은 점점 높아지기 때문에 이러한 신호 왜곡을 보상하여 에러가 발생할 확률을 줄이기 위하여 수신단에서는 채널 등화기를 사용한다.
이러한 채널 등화기는 지상 VSB 전송에서는 원하는 신호를 실수(real) 채널에만 실어서 전송하기 때문에 도1에 도시된 바와 같은 리얼(real) 채널 등화기를 사용하고, 케이블 QAM 전송에서는 원하는 신호를 실수부와 허수부에 각각 실어서 전송하기 때문에 도2와 같은 컴플렉스(complex)채널 등화기를 사용하고 있다.
그런데, 현재의 추세는 지상파나 케이블 전용이 아닌 두 전송 방식에서 모두 동작할 수 있는 수신기를 필요로 하고 있기 때문에 채널 등화기도 두 전송 방식을 모두 지원할 수 있어야 한다.
그럼, 먼저 도1에 도시된 리얼 채널 등화기와 도2에 도시된 컴플렉스 채널 등화기에 대해 각각 그 구성 및 동작에 대해서 설명한다.
도1은 종래 리얼 채널 등화기의 구성을 개략적으로 보인 블록도로서, 이에 도시된 바와 같이 디지털 입력 데이터(Input Data)를 순차적으로 지연시키는 지연부(10)와; 상기 입력 데이터와 지연부(10)의 각 출력에 탭 계수(Coef)를 각기 곱하는 곱셈부(11)와; 상기 곱셈부(1)의 출력을 합산하여 출력하는 덧셈부(12)와; 상기 덧셈부(12)의 출력과 결정 지향 필터부(14)의 출력을 합산하여 등화 데이터를 출력하는 덧셈기(13)와; 상기 덧셈기(13)의 출력에서 결정 데이터를 출력하는 결정부(15)와; 상기 결정부(15)의 출력과 상기 덧셈기(13)의 출력의 차를 구하여 에러값을 출력하는 감산기(16)와; 상기 감산기(16)의 에러값과 결정부(15)의 출력을 입력받아 결정 지향 필터링하여 출력하는 결정 지향 필터부(14)와; 상기 감산기(16)의 에러값에 입력 데이터의 지연값을 곱하여 스텝 크기를 출력하는 곱셈기(17)와; 상기 스텝 크기에 의해 탭 계수를 갱신하는 덧셈기(18)로 구성한다.
도2는 종래 콤플렉스 채널 등화기의 구성을 개략적으로 보인 블록도로서, 도1의 리얼 채널 등화기와의 구성상의 큰 차이점은 허수부에 대한 연산 부분이 더 추가되었다는 것이다.
즉, 각각 실수 및 허수 데이터(Real, Imag Data)를 순차적으로 지연시키는 지연부(21, 28)와; 상기 입력 데이터와 지연부(21, 28)의 각 출력에 실수 탭 계수(Real Coef)와 허수 탭 계수(Imag Coef)를 각기 곱하여 합산 출력하는 연산부((24,30),(23,29))와; 상기 각 연산부((22,29),(23,30))의 출력을 합산하여출력하는 덧셈부(24,31)와; 상기 덧셈부(24,31)의 출력과 실수 및 허수 결정 지향 필터부(27,34)의 출력을 합산하여 등화 데이터를 출력하는 덧셈기(25,32)와; 상기 덧셈기(25,32)의 출력에서 결정 데이터 및 에러값을 출력하는 결정부(26,33)와; 상기 결정부(26,33)에서 출력된 에러값과 결정값을 입력받아 결정 지향 필터링하여 출력하는 결정 지향 필터부(27,34)로 구성된다.
다음, 도3은 상기 콤플렉스 채널 등화기의 탭 계수 갱신부의 구성을 보인 블록도로서, 상기 결정부(26,33)의 에러값에 실수 및 허수 데이터의 입력값을 곱하는 곱셈기(51,52,56,57)와; 상기 각 곱셈기((51,56),(52,57))을 출력을 합산하는 덧셈기(53,54)와; 상기 덧셈기(53,54)에서 출력된 값에 스텝 크기에 의한 각 실수 및 허수 데이터의 탭 계수를 갱신하는 덧셈기(55,60)를 포함하여 구성된 것으로, 상기 콤플렉스 채널 등화기는 리얼 채널 등화기와 그 동작에 있어서 큰 차이가 없으므로 리얼 채널 등화기의 동작에 대해서 설명한다.
일단, 디지털 데이터가 입력됨에 따라 지연부(10)는 탭수 만큼의 지연기를 순차적으로 통해 지연하여 각각의 지연신호를 곱셈부(11)에 출력하게 된다.
이때 곱셈부는 디지털 입력 데이터와 지연부의 각 지연 신호에 탭 계수를 곱하면 덧셈기(12)가 상기 곱셈부(11)의 출력을 합산하여 출력하게 된다.
이에 따라 결정부(15)는 덧셈기의 출력을 입력으로 하여 결정된 데이터를 출력하게 된다.
또한, 감산기가 덧셈기의 출력과 검출기의 출력의 차를 구하여 에러값을 산출하면 곱셈기가 스텝 크기를 곱하여 곱셈부에 출력하게 된다.
그런데, 채널 등화기는 근접 고스트뿐만 아니라 먼 고스트까지도 상쇄를 해야하기 때문에 많은 필터 탭수를 필요로 하여 수신기의 구성이 복잡해지게 된다. 여기에 리얼과 컴플렉스 채널 등화기를 독립적으로 설계할 경우 수신기의 구성은 더욱 복잡해지게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 리얼과 컴플렉스 채널 등화기의 구성자원을 최대한 공유하여 복잡도를 최소화할 수 있도록 하는 리얼 및 컴플렉스 겸용 채널 등화기를 제공함에 그 목적이 있다.
도1은 일반적인 리얼 채널 등화기의 구성을 보인 블록도.
도2는 일반적인 콤플렉스 채널 등화기의 구성을 보인 블록도.
도3은 상기 도3의 콤플렉스 채널 등화기의 탭 계수 갱신부의 구성을 보인 블록도.
도4는 본 발명에 의한 리얼 및 콤플렉스 겸용 채널 등화기의 구성을 보인 블록도.
도5는 상기 도4의 채널 등화기의 탭 계수 갱신부의 구성을 보인 블록도.
***도면의 주요 부분에 대한 부호의 설명***
210 : 채널 선택부 220 : 계수 연산부
230 : 앞먹임 필터 출력부 240 : 리얼 슬라이서부
250 : 콤플렉스 I 슬라이서부 260 : 콤플렉스 Q 슬라이서부
273 : I 결정 지향 필터부 274 : 감산기
310 : 채널 선택부 320∼350 : 제1∼4 탭계수 출력부
이와 같은 목적을 달성하기 위한 본 발명은, I 데이터와 Q 데이터를 선택적으로 입력받아 출력하는 채널 선택부와; 상기 채널 선택부에서 출력된 I 데이터 또는 Q 데이터에 탭 계수를 곱하여 출력하는 계수 연산부와; 상기 계수 연산부를 통해 전송된 주신호에 대한 선행 간섭 잡음을 제거하는 앞먹임 필터 출력부와; 부호 결정부의 출력 신호에 대한 후행 간섭 신호를 생성하는 I 결정 지향 필터부와; 상기 앞먹임 필터 출력부와 I 결정 지향 필터부의 차이값을 연산하는 감산기와; 상기 감산기의 출력에서 리얼 결정 데이터와 에러를 출력하는 리얼 슬라이서부와; 상기 감산기의 출력에서 컴플레스 I 결정 데이터와 에러를 출력하는 콤플렉스 I 슬라이서부와; 상기 계수 연산부의 출력 신호에 대한 콤플렉스 Q 결정 데이터와 에러를 출력하는 콤플렉스 Q 슬라이서부를 포함하여 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과같다.
일반적으로, 리얼 채널 등화기에서는 각 단의 필터 출력을 계산하는데 1탭의 필터가 필요하지만 콤플렉스인 경우에는 4탭의 필터가 필요하다.
따라서, 리얼로 동작하는 경우 각 단에서 3탭의 필터는 사용할 수 없게 되며 리얼 채널 등화기를 지상방송용으로 사용하는 경우 다중채널(Multipath)의 영향에 의해 케이블의 경우에 비해 더 먼 고스트가 발생하게 되는데, 이것을 처리하기 위해서는 더 많은 단의 필터가 필요하게 된다.
따라서, 각각의 필터를 쓰는 경우보다 복잡도가 상당히 증가하게 되기 때문에 본 발명에서는 콤플렉스 채널 등화기의 1단의 4탭 필터를 사용할 수 있도록 하고, 리얼인 경우에는 4단의 1탭 필터로 사용할 수 있도록 도2에 예시된 콤플렉스 필터에 멀티플렉서(mux)를 추가시켜서 복잡도를 최대한 억제시켰다.
도4는 본 발명에 의한 리얼/컴플렉스 겸용 채널 등화기의 구성을 보인 블록도로서, 이에 도시한 바와 같이 모드에 따라 I 데이터와 Q 데이터를 선택적으로 입력받아 출력하는 채널 선택부(210)와; 상기 채널 선택부(210)에서 출력된 I 데이터 또는 Q 데이터에 탭 계수를 곱하여 출력하는 계수 연산부(220)와; 상기 계수 연산부(220)를 통해 전송된 주신호에 대한 선행 간섭 잡음을 제거하는 앞먹임 필터 출력부(230)와; 부호 결정부(203)의 출력 신호에 대한 후행 간섭 신호를 생성하는 I 결정 지향 필터부(273)와; 상기 앞먹임 필터 출력부(230)와 I 결정 지향 필터부(273)의 차이값을 연산하는 감산기(274)와; 상기 감산기(274)의 출력에서 리얼 결정 데이터와 에러를 출력하는 리얼 슬라이서부(240)와; 상기 감산기(274)의 출력에서 컴플레스 I 결정 데이터와 에러를 출력하는 콤플렉스 I 슬라이서부(250)와; 상기 계수 연산부(220)의 출력 신호에 대한 콤플렉스 Q 결정 데이터와 에러를 출력하는 콤플렉스 Q 슬라이서부(260)로 구성한다.
다음, 도5는 본 발명에 의한 탭 계수 갱신부의 구성을 보인 블록도로서, 이에 도시한 바와 같이 I 데이터와 Q 데이터를 입력받아 리얼 또는 콤플렉스 모드로 동작할 경우에 심볼 데이터를 선택적으로 출력하는 채널 선택부(310)와; 리얼로 동작할 경우 실수 에러(I Error)를 입력받아 상기 채널 선택부(310)에서 출력된 실수 데이터(I data)와의 연산에 의해 제1,2 탭 계수를 출력하고, 콤플렉스로 동작할 경우 실수 데이터(I data)와 허수 에러(Q Error)가 연산된 값에서 허수 데이터(Q data)와 실수 에러(I Error)가 연산된 값을 감산하여 탭 계수를 출력하는 제1,2 탭계수 출력부(320,330)와; 리얼로 동작할 경우에 실수 에러(I Error)와 실수 데이터(I data)와의 연산에 의해 제3,4 탭 계수를 출력하고, 콤플렉스로 동작할 경우 실수 데이터(I data)와 실수 에러(I Error)가 연산된 값과 허수 데이터(Q data)와 허수 에러(Q Error)가 연산된 값을 합산하여 탭 계수를 출력하는 제3,4 탭계수 출력부(340,350)로 구성한 것으로, 그 동작을 설명하면 다음과 같다.
일단, 리얼 채널 등화기로 동작할 경우를 설명하면 리얼 채널 등화기의 계수 갱신과 필터 출력식은 다음 수학식 1, 2와 같다.
여기서,는 다음 시간의 등화기의 필터탭의 계수,
는 현재시간의 필터탭의 계수,
는 스탭 사이즈,
는 현재 시간의 등화기의 에러값,
는 현재시간의 필터탭에 저장된 데이터이다.
여기서,은 필터출력,
는 필터탭에 저장된 데이터,
는 필터탭의 계수이다.
리얼 채널 등화기에서는 모든 신호가 I 채널에 실려 오기 때문에 모드선택 신호(ModeSel)에 따라 채널 선택부(210)의 멀티플렉서(211∼213)에는 각각 지연기(D)를 통해 1심볼, 2심볼, 3심볼 지연된 리얼 데이터(I data)가 입력된다.
상기 리얼 데이터들은 탭 계수 갱신부(도5에 도시)에서 출력된 계수(I Coef, Q Coef)와 곱해져서 상호간의 덧셈이나 뺄셈이 이루어지는데, 리얼 데이터(I data)인 경우 덧셈기(226)에서 덧셈이 수행된다.
즉, 계수 연산부(220)의 덧셈기(225,226)의 출력(Q Filter Output, I Filter Output)은 리얼 채널 등화기에서는 실제적으로 모두 리얼 데이터이기 때문에 앞먹임 필터 출력부(230)의 멀티플렉서(232)에서는 덧셈기(231)를 통해 상기 두값을 합한 값이 선택되고, 감산기(274)를 통해 상기 앞먹임 필터부의 출력값에서 I 결정 지향필터부(273)의 출력값을 뺀 값이 최종 필터 출력이 된다.
다음, 상기 필터의 출력값은 리얼 슬라이서부(240)와 콤플렉스 I 슬라이서부(250)로 각각 입력되어 들어가서 리얼 결정 데이터와 에러, 그리고 컴플렉스 I 결정 데이터와 에러를 각각 발생시킨다.
이에 따라, 멀티플렉서(271)에서는 리얼 슬라이서부(240)에서 리얼 에러를 선택해서 이 값을 탭 계수 갱신부(도5에 도시)와 I 결정 지향 필터부(273)로 출력하고, 멀티플렉서(272)에서는 리얼 결정 데이터를 선택하여 I 결정 지향 필터부(273)로 출력한다.
한편, 도5에 도시한 탭 계수 갱신부는 채널 선택부(310)의 멀티플렉서(311∼313)에 지연기(D)를 통해 지연된 1심볼, 2심볼, 3심볼 리얼 데이터를 입력받아 출력하고, 멀티플렉서(361)를 통해 도4의 멀티플렉서(271)에서 출력된 실수 에러(I Error)를 제1 탭계수 출력부(320)에 출력하여 그 탭 계수 출력단(Q Coef1)을 통해 제1 탭 계수를 출력한다.
또한, 상기 멀티플렉서(361)의 출력은 제2 탭계수 출력부(330)에도 입력되어 상기 채널 선택부(310)에서 지연된 실수 데이터(I data)와의 연산에 의해 탭 계수 출력단(Q Coef2)을 통해 제2 탭 계수를 출력한다.
마찬가지 과정에 의해 실수 데이터와 실수 에러를 연산하여 다음 출력단(I Coef1, I Coef2)을 통해 제3,4 탭 계수를 출력하게 된다.
다음, 콤플렉스 채널 등화기로 동작할 경우의 계수 갱신과 필터 출력식은 다음 수학식 3, 4와 같다.
여기서,는 다음 시간의 등화기의 필터탭의 계수,
는 현재 시간의 등화기의 I필터탭의 계수,
는 현재 시간의 등화기의 Q필터탭의 계수,
는 스탭사이즈,
는 현재 시간의 등화기의 I에러값,
는 현재 시간의 등화기의 Q에러값,
는 현재 시간의 등화기의 I필터탭에 저장된 데이터,
는 현재 시간의 등화기의 Q필터탭에 저장된 데이터이다.
여기서,는 필터출력,
는 I필터탭의 데이터,
는 Q필터탭의 데이터,
는 I필터탭의 계수,
는 Q필터탭의 계수이다.
일단, 콤플렉스 채널에서는 각 단이 4탭으로 되어있기 때문에 도4의 채널선택부(210)에서 멀티플렉서(211,212)에는 허수 데이터(Q data)가 입력되고, 멀티플렉서(213)에는 실수 데이터(I data)가 입력된다.
상기 데이터들은 도5에 도시한 탭 계수 갱신부에서 출력된 계수(Q Coef, I Coef)와 곱해져서 상호간의 덧셈이나 뺄셈이 이루어지는데 콤플렉스의 경우 덧셈기(226)에서는 뺄셈이 수행된다.
멀티플렉서(232)에서는 Q Filter Output값이 선택되고, 이 출력이 I 앞먹임 필터 출력부(230)의 출력값이 된다.
이 값에서 I 결정 지향 필터부(273)에서 출력된 값을 뺀 값이 최종 I 필터의 출력이 된다.
이 출력은 다시 리얼 슬라이서부(240)와 콤플렉스 I 슬라이서부(250)로 각각 들어가서 리얼 결정 데이터와 에러, 그리고 콤플렉스 I 결정 데이터와 에러를 각각 발생시킨다.
멀티플렉서(271)에서는 콤플렉스 I 슬라이서부(250)에서 콤플렉스 에러를 선택해서 이 값을 도5의 탭 계수 갱신부와 I 결정 지향 필터부(273)로 보내주고, 멀티플렉서(272)에서는 I 결정 데이터가 선택돼서 I 결정 지향 필터부(273)로 들어간다.
마찬가지 과정으로 Q 결정 데이터와 Q 에러도 발생된다.
한편, 탭 계수 갱신부에서의 멀티플렉서(311,312)에는 허수 데이터(Q data)가 선택되고, 다른 멀티플렉서(313)에는 실수 데이터(I data)가 선택되며 실수 에러(I Error)와 허수 에러(Q Error)를 입력받는 멀티플렉서(361)에서는 허수 에러(QError)가 선택돼서 데이터와 곱해지고, 이 값은 다시 저장되어 있던 계수값과 더해져서 이 값에서 허수 데이터(Q data)와 실수 에러(I Error)를 곱한값을 뺀 값이 멀티플렉서(324)의 출력으로 선택된다.
상기 멀티플렉서(324)에서 선택된 값이 한번 지연되어서 멀티플렉서(333)의 출력으로 선택되고, 실수 에러(I Error)와 멀티플렉서(313)의 실수 데이터(I data)가 곱해지고 이값은 다시 저장되어 있던 계수값과 더해져서 이 값에서 Q 데이터와 Q 에러를 곱한값을 더한 값이 멀티플렉서(354)의 출력으로 선택된다.
다음, 상기 멀티플렉서(354)에서 선택된 값이 한번 지연되어서 멀티플렉서(343)의 제2 탭 계수(I Coef2)를 출력한다.
이상에서 설명한 바와 같이 본 발명 리얼 및 컴플렉스 겸용 채널 등화기는 리얼과 컴플렉스 채널 등화기의 구성자원을 최대한 공유하여 복잡도를 최소화할 수 있는 효과가 있다.

Claims (2)

  1. I 데이터와 Q 데이터를 선택적으로 입력받아 출력하는 채널 선택부와; 상기 채널 선택부에서 출력된 I 데이터 또는 Q 데이터에 탭 계수를 곱하여 출력하는 계수 연산부와; 상기 계수 연산부를 통해 전송된 주신호에 대한 선행 간섭 잡음을 제거하는 앞먹임 필터 출력부와; 부호 결정부의 출력 신호에 대한 후행 간섭 신호를 생성하는 I 결정 지향 필터부와; 상기 앞먹임 필터 출력부와 I 결정 지향 필터부의 차이값을 연산하는 감산기와; 상기 감산기의 출력에서 리얼 결정 데이터와 에러를 출력하는 리얼 슬라이서부와; 상기 감산기의 출력에서 컴플레스 I 결정 데이터와 에러를 출력하는 콤플렉스 I 슬라이서부와; 상기 계수 연산부의 출력 신호에 대한 콤플렉스 Q 결정 데이터와 에러를 출력하는 콤플렉스 Q 슬라이서부를 포함하여 구성한 것을 특징으로 하는 리얼 및 콤플렉스 겸용 채널 등화기.
  2. I 데이터와 Q 데이터를 입력받아 리얼 또는 콤플렉스 모드로 동작할 경우에 심볼 데이터를 선택적으로 출력하는 채널 선택부와; 리얼로 동작할 경우 실수 에러(I Error)를 입력받아 상기 채널 선택부에서 출력된 실수 데이터(I data)와의 연산에 의해 제1,2 탭 계수를 출력하고, 콤플렉스로 동작할 경우 실수 데이터(I data)와 허수 에러(Q Error)가 연산된 값에서 허수 데이터(Q data)와 실수 에러(I Error)가 연산된 값을 감산하여 탭 계수를 출력하는 제1,2 탭계수 출력부와; 리얼로 동작할 경우에 실수 에러(I Error)와 실수 데이터(I data)와의 연산에 의해 제3,4 탭 계수를출력하고, 콤플렉스로 동작할 경우 실수 데이터(I data)와 실수 에러(I Error)가 연산된 값과 허수 데이터(Q data)와 허수 에러(Q Error)가 연산된 값을 합산하여 탭 계수를 출력하는 제3,4 탭계수 출력부를 포함하여 탭 계수를 갱신하도록 구성한 것을 특징으로 하는 리얼 및 콤플렉스 겸용 채널 등화기.
KR1020000006664A 2000-02-12 2000-02-12 리얼 및 콤플렉스 겸용 채널 등화기 KR100320213B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000006664A KR100320213B1 (ko) 2000-02-12 2000-02-12 리얼 및 콤플렉스 겸용 채널 등화기
US09/780,358 US6907065B2 (en) 2000-02-12 2001-02-12 Real/complex dual combination channel equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000006664A KR100320213B1 (ko) 2000-02-12 2000-02-12 리얼 및 콤플렉스 겸용 채널 등화기

Publications (2)

Publication Number Publication Date
KR20010083421A KR20010083421A (ko) 2001-09-01
KR100320213B1 true KR100320213B1 (ko) 2002-01-10

Family

ID=19645965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006664A KR100320213B1 (ko) 2000-02-12 2000-02-12 리얼 및 콤플렉스 겸용 채널 등화기

Country Status (2)

Country Link
US (1) US6907065B2 (ko)
KR (1) KR100320213B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407975B1 (ko) * 2002-02-27 2003-12-01 엘지전자 주식회사 반송파 복구 장치
EP1398927B1 (de) * 2002-09-10 2005-08-03 Siemens Aktiengesellschaft Verfahren zur Entzerrung zweier nach unterschiedlichen Funkübertragungsverfahren übertragener Signale und entsprechende Funkkommunikationssystem und Empfänger
GB2398711B (en) * 2003-02-18 2006-04-12 Samsung Electronics Co Ltd Neural networks
US7333558B2 (en) * 2003-03-31 2008-02-19 Intel Corporation Digitally pre-equalizing signals
US7336749B2 (en) * 2004-05-18 2008-02-26 Rambus Inc. Statistical margin test methods and circuits
US7627029B2 (en) 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7408981B2 (en) * 2003-05-20 2008-08-05 Rambus Inc. Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US7590175B2 (en) * 2003-05-20 2009-09-15 Rambus Inc. DFE margin test methods and circuits that decouple sample and feedback timing
CN101218744B (zh) * 2005-07-15 2010-05-26 日本电气株式会社 自适应数字滤波器、fm接收机及信号处理方法
US8040944B2 (en) * 2005-07-15 2011-10-18 Nec Corporation Adaptive digital filter, signal processing method, FM receiver, and program
EP1909393A1 (en) * 2005-07-15 2008-04-09 NEC Corporation Adaptive digital filter, signal processing method, fm receiver, and program
US7826523B2 (en) * 2006-03-31 2010-11-02 Intel Corporation Effective adaptive filtering techniques
US11736144B2 (en) 2020-11-12 2023-08-22 Texas Instruments Incorporated Decomposed real-imaginary equalizer
US11438197B2 (en) 2020-11-12 2022-09-06 Texas Instruments Incorporated Adaptive equalizer with a real feedforward filter and a single complex feedforward tap

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673293A (en) * 1994-09-08 1997-09-30 Hitachi America, Ltd. Method and apparatus for demodulating QAM and VSB signals
US6426972B1 (en) * 1998-06-19 2002-07-30 Nxtwave Communications Reduced complexity equalizer for multi mode signaling
EP1127424B1 (en) * 1998-11-03 2004-09-29 Broadcom Corporation Dual mode qam/vsb receiver

Also Published As

Publication number Publication date
US6907065B2 (en) 2005-06-14
KR20010083421A (ko) 2001-09-01
US20010016004A1 (en) 2001-08-23

Similar Documents

Publication Publication Date Title
KR100320213B1 (ko) 리얼 및 콤플렉스 겸용 채널 등화기
US6704059B2 (en) Partial fractionally spaced channel equalizer for digital television
IE80616B1 (en) Method and apparatus for updating coefficients in a complex adaptive equalizer
KR20040012162A (ko) 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기
KR20050057637A (ko) 다중경로 신호 강도 표시기
US5623318A (en) Ghost cancelling method and apparatus using canonical signed digit codes
CA2601383A1 (en) Channel estimation enhanced lms equalizer
US20090067483A1 (en) Efficient adaptive equalizer implementation
TWI407735B (zh) 用於通訊接收機中的等化系統與執行等化的方法
JPH0879135A (ja) デジタル信号誤り低減装置
KR970008417B1 (ko) 에이치디티브이(hdtv)용 채널등화기
KR100223757B1 (ko) 고속 디지탈 통신용 시분할 등화기
US7336704B2 (en) Method and circuit for updating a tap coefficient of a channel equalizer
US6870880B2 (en) Waveform equalization apparatus
US10164671B2 (en) Echo cancellation circuit, receiver applied to digital communication system and echo cancellation method
EP1801963B1 (en) Detecting and correcting I/Q crosstalk in complex quadrature-modulated signals
US7552158B2 (en) Digital filter and digital broadcasting receiver having the same
KR20010089746A (ko) 자원을 공유한 디지털 필터의 멀티모드 동작을 위한시스템 및 그 방법
US7408983B2 (en) Digital filter
KR100186532B1 (ko) 에이치디티브이용 고속 채널 등화기
US8645442B2 (en) Method and apparatus for a finite impulse response filter
JPH0738479A (ja) 適応受信機
US6366612B1 (en) Automatic equalizer
KR100739560B1 (ko) Ｖｓｂ/ｑａｍ 겸용 다용도 채널 등화기
KR100710294B1 (ko) 채널 등화 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161114

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee