JPH03195129A - 最尤系列推定装置 - Google Patents
最尤系列推定装置Info
- Publication number
- JPH03195129A JPH03195129A JP1333910A JP33391089A JPH03195129A JP H03195129 A JPH03195129 A JP H03195129A JP 1333910 A JP1333910 A JP 1333910A JP 33391089 A JP33391089 A JP 33391089A JP H03195129 A JPH03195129 A JP H03195129A
- Authority
- JP
- Japan
- Prior art keywords
- maximum likelihood
- circuit
- received signal
- transmission path
- likelihood sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007476 Maximum Likelihood Methods 0.000 title claims abstract description 51
- 230000005540 biological transmission Effects 0.000 claims abstract description 55
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 4
- 230000004083 survival effect Effects 0.000 claims description 4
- 230000002776 aggregation Effects 0.000 claims description 3
- 238000004220 aggregation Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03337—Arrangements involving per-survivor processing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、デジタル・データ伝送に用いる最尤系列推定
装置に関する。
装置に関する。
［従来の技術］
従来の最尤系列推定装置としては、例えば、’Ａｄａｐ
ｔｉｖｅ Ｍａｘ１ｓ＋ｕｍ−Ｌｉｋｅｌｌｈｏｏｄ
Ｒｅｃｅｉｖｅｒ ｆｏｒＣａｒｒｉｅｒ−Ｍｏ
ｄｕｌａｔｅｄ Ｄａｔａ−Ｔｒａｎｓｍｉｓｓｉｏｎ
Ｓｙｓｔｅｍｓ＠（ＩＥＥＥ Ｔｒａｎｓ、 Ｃ
ｏ５５ｕｎ、、ｖｏｌ、Ｃ０Ｍ−２２，ｐｐ、６２４−
６３８゜Ｍａｙ １９７４．Ｇ、Ｕｎｇｅｒｂｏｅｃｋ
）に開示されているものがある。
ｔｉｖｅ Ｍａｘ１ｓ＋ｕｍ−Ｌｉｋｅｌｌｈｏｏｄ
Ｒｅｃｅｉｖｅｒ ｆｏｒＣａｒｒｉｅｒ−Ｍｏ
ｄｕｌａｔｅｄ Ｄａｔａ−Ｔｒａｎｓｍｉｓｓｉｏｎ
Ｓｙｓｔｅｍｓ＠（ＩＥＥＥ Ｔｒａｎｓ、 Ｃ
ｏ５５ｕｎ、、ｖｏｌ、Ｃ０Ｍ−２２，ｐｐ、６２４−
６３８゜Ｍａｙ １９７４．Ｇ、Ｕｎｇｅｒｂｏｅｃｋ
）に開示されているものがある。
第２図は、従来の最尤系列推定装置のブロック図である
。
。
図においては、最尤系列推定回路（１）、伝送路特性推
定回路（４）、受信信号入力端子（５）、判定データ出
力端子（６）、及び固定遅延回路（７）が示されている
。ここで、最尤系列推定回路（１）は、受信信号入力端
子（５）から入力される受信信号と、伝送路特性推定回
路（４）による伝送特性の推定値を入力し、ビタビ・ア
ルゴリズム（Ｖｌｔｅｒｂｉ Ａｌｇｏｒｌｔｈｓ ）
を用いて最も送信された可能性の高い系列を推定し、推
定出力を前もって決定しておいた固定遅延回路（７）の
遅延量に従って判定データを判定データ出力端子（６）
から出力する回路である。又、伝送路特性推定回路（４
）は、最尤系列推定回路（１）の判定データ出力と、固
定遅延回路（７）の出力とから伝送路特性推定を行い、
最尤系列推定回路（１）に伝送路特性推定値を出力する
回路である。
定回路（４）、受信信号入力端子（５）、判定データ出
力端子（６）、及び固定遅延回路（７）が示されている
。ここで、最尤系列推定回路（１）は、受信信号入力端
子（５）から入力される受信信号と、伝送路特性推定回
路（４）による伝送特性の推定値を入力し、ビタビ・ア
ルゴリズム（Ｖｌｔｅｒｂｉ Ａｌｇｏｒｌｔｈｓ ）
を用いて最も送信された可能性の高い系列を推定し、推
定出力を前もって決定しておいた固定遅延回路（７）の
遅延量に従って判定データを判定データ出力端子（６）
から出力する回路である。又、伝送路特性推定回路（４
）は、最尤系列推定回路（１）の判定データ出力と、固
定遅延回路（７）の出力とから伝送路特性推定を行い、
最尤系列推定回路（１）に伝送路特性推定値を出力する
回路である。
次に動作について説明する。最尤系列推定回路（１）に
は受信信号が入力され、最尤系列推定回路（１）は、伝
送路特性推定回路（４）の推定した伝送路特性を基にし
て次の様な動作を行う。すなわち、現時刻の生起する可
能性のあるデータの組み合せである各々の「ステート」
に対する「確からしさ」と、過去の受信系列からすでに
計算され記憶されている「確からしさ」から、現時点の
各々の「ステートＪに対する「確からしさ」を計算する
。さらに、各々の「ステート」に対して最も「確からし
い」系列を「生き残り系列」として判定し、前もって決
定されている「ステート」の「生き残り系列」が過去の
ある時点で１つの系列に集約（「マージ」）するまでの
遅延時間以上の固定の遅延量（「固定遅延」）をもって
判定データ出力端子（６）から判定データを出力する。
は受信信号が入力され、最尤系列推定回路（１）は、伝
送路特性推定回路（４）の推定した伝送路特性を基にし
て次の様な動作を行う。すなわち、現時刻の生起する可
能性のあるデータの組み合せである各々の「ステート」
に対する「確からしさ」と、過去の受信系列からすでに
計算され記憶されている「確からしさ」から、現時点の
各々の「ステートＪに対する「確からしさ」を計算する
。さらに、各々の「ステート」に対して最も「確からし
い」系列を「生き残り系列」として判定し、前もって決
定されている「ステート」の「生き残り系列」が過去の
ある時点で１つの系列に集約（「マージ」）するまでの
遅延時間以上の固定の遅延量（「固定遅延」）をもって
判定データ出力端子（６）から判定データを出力する。
そして、各々の「ステート」毎に「生き残り系列」と「
確からしさ」を記憶する。
確からしさ」を記憶する。
固定遅延回路（７）は、受信信号に対して最尤系列推定
回路（１）と同じ量の「固定遅延」を与えて出力する。
回路（１）と同じ量の「固定遅延」を与えて出力する。
伝送路特性推定回路（４）は、最尤系列推定回路（１）
からの判定データと固定遅延回路（７）からの受信信号
出力とを取込み、伝送路特性を推定する。
からの判定データと固定遅延回路（７）からの受信信号
出力とを取込み、伝送路特性を推定する。
第３図に符号量干渉のある伝送路の一例を示す。
（Ｉ ］は送信信号系列、（ｒ ）は受信信号系Ｉ
ｎ列
であるとする。本例の伝送路では送信信号が過去の１サ
ンプルまで記憶されており、受信信号は現時点の送信信
号Ｉｎにｆ。、１サンプル過去の送信信号Ｉ。−１にｆ
ｌを乗算しこれらを加算したもの（ｒ、−ｆｏＩ、＋ｆ
ＩＩｎ−１）である。
ｎ列
であるとする。本例の伝送路では送信信号が過去の１サ
ンプルまで記憶されており、受信信号は現時点の送信信
号Ｉｎにｆ。、１サンプル過去の送信信号Ｉ。−１にｆ
ｌを乗算しこれらを加算したもの（ｒ、−ｆｏＩ、＋ｆ
ＩＩｎ−１）である。
第４図は第３図の例に対して送信信号系列の取り得る値
を０又は１とした場合のトレリス図である。本例におい
ては、「ステート」として０．１の２つを設けると最尤
系列の推定が可能となるビタビ・アルゴリズムが表現で
きる。図中の太線は最終的な最尤系列の推定値であるが
、他にも細線が「生き残り系列」として残っている。つ
まり、ある時刻において、該時刻と最尤系列が確定して
いる時刻、すなわち「マージ時刻」の差が、「判定遅延
」の量に相当する。本例では時刻（ｎ −１）において
「マージ時刻」が（ｎ−４）であるため、「判定遅延」
の最大値は３となり、「固定遅延」はこれに対応して３
以上にする必要がある。
を０又は１とした場合のトレリス図である。本例におい
ては、「ステート」として０．１の２つを設けると最尤
系列の推定が可能となるビタビ・アルゴリズムが表現で
きる。図中の太線は最終的な最尤系列の推定値であるが
、他にも細線が「生き残り系列」として残っている。つ
まり、ある時刻において、該時刻と最尤系列が確定して
いる時刻、すなわち「マージ時刻」の差が、「判定遅延
」の量に相当する。本例では時刻（ｎ −１）において
「マージ時刻」が（ｎ−４）であるため、「判定遅延」
の最大値は３となり、「固定遅延」はこれに対応して３
以上にする必要がある。
伝送路特性推定を行う場合は、通常受信信号から作成さ
れた送信信号のデータ判定値が必要となる。−例として
ＭＳＥ法を揚げると以下のようになる。ここで、（ｎ）
は時刻ｎ１Δは調整ステップ・サイズ、ｑは「固定遅延
」量を示す。
れた送信信号のデータ判定値が必要となる。−例として
ＭＳＥ法を揚げると以下のようになる。ここで、（ｎ）
は時刻ｎ１Δは調整ステップ・サイズ、ｑは「固定遅延
」量を示す。
ｆ （ｎ ＋ １） −ｆ ｓ （ｎ）＋Δｅ （
ｎ−ｑ） Ｉｏ−、−ｑ （ｉ −０，１） ｅ （ｎ Ｑ）＝ ’ｎ−（１ −ｆｏ （ｎ）Ｉｎ−１ −ｔ１（ｎ） Ｉｎ−１−ｑ ［発明が解決しようとする課題］ 従来の最尤系列推定装置は、以上のようにデータ判定の
ための遅延が固定の構成を有していたため、データを伝
送路特性推定に用いる場合、伝送路特性変動に対する追
随が遅れてしまうという要解決課題があった。
ｎ−ｑ） Ｉｏ−、−ｑ （ｉ −０，１） ｅ （ｎ Ｑ）＝ ’ｎ−（１ −ｆｏ （ｎ）Ｉｎ−１ −ｔ１（ｎ） Ｉｎ−１−ｑ ［発明が解決しようとする課題］ 従来の最尤系列推定装置は、以上のようにデータ判定の
ための遅延が固定の構成を有していたため、データを伝
送路特性推定に用いる場合、伝送路特性変動に対する追
随が遅れてしまうという要解決課題があった。
例えば、前掲の例では、「固定遅延」量ｑのために推定
が３サンプル遅れることになる。また、「固定遅延Ｊｉ
ｌｑがより大きくとる必要がある場合もあり、この場合
、伝送路特性推定は更に遅くなる。
が３サンプル遅れることになる。また、「固定遅延Ｊｉ
ｌｑがより大きくとる必要がある場合もあり、この場合
、伝送路特性推定は更に遅くなる。
この発明は、かかる課題を解決するためになされたもの
で、伝送路特性変動への高速追随が可能な最尤系列推定
装置を得ることを目的とする。
で、伝送路特性変動への高速追随が可能な最尤系列推定
装置を得ることを目的とする。
Ｃ課題を解決するための手段］
この発明に係る最尤系列推定装置は、受信信号を入力保
持する受信信号保持回路と、生き残り系列の集約である
マージを検出して最尤系列推定回路及び受信信号保持回
路にそれぞれ特定データ及び受信信号の出力タイミング
を与えるマージ検出制御回路とを有するものである。
持する受信信号保持回路と、生き残り系列の集約である
マージを検出して最尤系列推定回路及び受信信号保持回
路にそれぞれ特定データ及び受信信号の出力タイミング
を与えるマージ検出制御回路とを有するものである。
［作用］
この発明においては、マージ検出制御回路によりマージ
が検出され、さらに最尤系列推定回路に判定データの出
力タイミングが与えられる。一方、受信信号は受信信号
保持回路により保持されており、この回路からの受信信
号出力タイミングはマージ検出制御回路により与えられ
る。従って、最尤系列推定回路において、最尤系列デー
タが判定されると、直ちにその判定値を利用して伝送路
特性推定が行われる。このため、伝送路特性の推定遅延
は各時刻における判定遅延のみとなり、伝送路特性変動
への高速追随が可能な最尤系列推定装置を実現できる。
が検出され、さらに最尤系列推定回路に判定データの出
力タイミングが与えられる。一方、受信信号は受信信号
保持回路により保持されており、この回路からの受信信
号出力タイミングはマージ検出制御回路により与えられ
る。従って、最尤系列推定回路において、最尤系列デー
タが判定されると、直ちにその判定値を利用して伝送路
特性推定が行われる。このため、伝送路特性の推定遅延
は各時刻における判定遅延のみとなり、伝送路特性変動
への高速追随が可能な最尤系列推定装置を実現できる。
［実施例］
第１図は、この発明の一実施例に係る最尤系列推定装置
のブロック図である。なお、第２図乃至第４図に示され
る従来例と同様の構成には、同一の符号を付し説明を省
略する。
のブロック図である。なお、第２図乃至第４図に示され
る従来例と同様の構成には、同一の符号を付し説明を省
略する。
同図においては、最尤系列推定回路（１）、伝送路特性
推定回路（４）、受信信号入力端子（５）及び判定デー
タ出力端子（６）に加え、本発明の特徴に係る受信信号
保持回路（２）及びマージ検出制御回路（３）が示され
ている。
推定回路（４）、受信信号入力端子（５）及び判定デー
タ出力端子（６）に加え、本発明の特徴に係る受信信号
保持回路（２）及びマージ検出制御回路（３）が示され
ている。
ここで、受信信号保持回路（２）は、受信した信号を一
時保持する回路である。また、マージ検出制御回路（３
）は、最尤系列推定回路（１）における最尤系列のマー
ジを検出し、マージ検出に応じて受信信号保持回路（２
）に保持している受信信号を伝送路特性推定回路（４）
に出力させる回路である。
時保持する回路である。また、マージ検出制御回路（３
）は、最尤系列推定回路（１）における最尤系列のマー
ジを検出し、マージ検出に応じて受信信号保持回路（２
）に保持している受信信号を伝送路特性推定回路（４）
に出力させる回路である。
なお、ここでマージとは、最尤系列推定回路（１）にお
ける「生き残り系列」の１つの「ステート」への集約を
いう。
ける「生き残り系列」の１つの「ステート」への集約を
いう。
次に本実施例において特徴的な動作について説明する。
最尤系列推定回路（１）は、従来例と同様に、とタビ・
アルゴリズムに基づく最尤系列推定を行う。
アルゴリズムに基づく最尤系列推定を行う。
さらに、最尤系列推定回路（１）は、マージ検出制御回
路（３）の指示に従って判定データを出力する。
路（３）の指示に従って判定データを出力する。
受信信号保持回路（２）は受信信号入力端子（５）から
受信信号を取り込んでこれを一旦保持する。保持したデ
ータは、マージ検出制御回路（３）からの受信信号の出
力時刻の指示に従って出力する。
受信信号を取り込んでこれを一旦保持する。保持したデ
ータは、マージ検出制御回路（３）からの受信信号の出
力時刻の指示に従って出力する。
マージ検出制御回路（３）は、最尤系列推定回路（１）
における「マージ」を検出し、最尤系列推定回路（１）
に判定データ出力時刻を、また受信信号保持回路（２）
に受信信号の出力時刻を、それぞれ指示する。
における「マージ」を検出し、最尤系列推定回路（１）
に判定データ出力時刻を、また受信信号保持回路（２）
に受信信号の出力時刻を、それぞれ指示する。
伝送路特性推定回路（４）は、最尤系列推定回路（１）
の出力する判定データと受信信号保持回路（２）の出力
する受信信号とを入力して、伝送路特性を推定する。
の出力する判定データと受信信号保持回路（２）の出力
する受信信号とを入力して、伝送路特性を推定する。
第４図を用いて本実施例における最尤系列推定動作を説
明する。なお、この実施例において用いられる伝送路特
性推定方法としては、ＭＳＥ法を仮定する。
明する。なお、この実施例において用いられる伝送路特
性推定方法としては、ＭＳＥ法を仮定する。
まず、時刻（ｎ−３）では、伝送路特性の推定値として
ｆ、（ｎ−４）が出力される。ここで、ｆ、（ｎ−３）
−ｆ、（ｎ−４） ＋Δｅ （ｎ−４） Ｉｎ、−４ ｅ （ｎ−４）−ｒｎ。
ｆ、（ｎ−４）が出力される。ここで、ｆ、（ｎ−３）
−ｆ、（ｎ−４） ＋Δｅ （ｎ−４） Ｉｎ、−４ ｅ （ｎ−４）−ｒｎ。
−ｆｏ （ｎ−４）Ｉｎ−４
−ｆ ｔ （ｎ ４ ） Ｉ ｎ−ｓという伝送路
特性推定が行なわれる。ただし、Ｌ−０，１ 次に、時刻（ｎ−２）においては、伝送路特性の推定値
としてｆｔ（ｎ ３）が出力される。本時刻では伝送
路特性推定が行われない。
特性推定が行なわれる。ただし、Ｌ−０，１ 次に、時刻（ｎ−２）においては、伝送路特性の推定値
としてｆｔ（ｎ ３）が出力される。本時刻では伝送
路特性推定が行われない。
さらに、時刻（ｎ−１）においては、伝送路特性の推定
値として同様にｆｚ （ｎ ３）が出力される。同
様に本時刻では伝送路特性推定が行われない。
値として同様にｆｚ （ｎ ３）が出力される。同
様に本時刻では伝送路特性推定が行われない。
次に、時刻（ｎ）においては伝送路特性の推定値として
さらに同様にｆｒ （ｎ ３）が出力される。ここ
で、 ｆ （ｎ ２） −ｆ １（ｎ ３）＋Δｅ （
ｎ ３ ） Ｉｎ−１−３ｅ （ｎ−３） ＝ｒｎ−
３ −ｆ （ｎ ３ ） Ｉｎ−３ −ｆ （ｎ ３） Ｉｎ−４ ｆ （ｎ−１）−ｆ、 （ｎ−２）＋Δｅ （ｎ
２） Ｉｎ、、、ｔ−２ｅ （ｎ ２） ’ｎ−
２ −ｆ （ｎ ２ ） Ｉｎ−２ −ｆ （ｎ ２ ） Ｉｎ−３ ｆ （ｎ ） −ｆ ｓ （ｎ １ ）＋Δｅ
（ｎ １ ） Ｉ ｎ−１−１ｅ（ｎ−１）−ｒｎ−
１ ｆｏ （ｎ−１） Ｉｎ−１ −ｆ （ｎ−１）Ｉｎ−２ ｆ Ｉ（ｎ ＋ １） −ｆ （ｎ） ＋Δｅ （ｎ） Ｉｎ−１ ｅ （ｎ ） −ｒ ｎｆ ｏ（ｎ ） Ｉｎ−ｆｌ
（ｎ）Ｉｎ−１ という伝送路特性推定が行われる。
さらに同様にｆｒ （ｎ ３）が出力される。ここ
で、 ｆ （ｎ ２） −ｆ １（ｎ ３）＋Δｅ （
ｎ ３ ） Ｉｎ−１−３ｅ （ｎ−３） ＝ｒｎ−
３ −ｆ （ｎ ３ ） Ｉｎ−３ −ｆ （ｎ ３） Ｉｎ−４ ｆ （ｎ−１）−ｆ、 （ｎ−２）＋Δｅ （ｎ
２） Ｉｎ、、、ｔ−２ｅ （ｎ ２） ’ｎ−
２ −ｆ （ｎ ２ ） Ｉｎ−２ −ｆ （ｎ ２ ） Ｉｎ−３ ｆ （ｎ ） −ｆ ｓ （ｎ １ ）＋Δｅ
（ｎ １ ） Ｉ ｎ−１−１ｅ（ｎ−１）−ｒｎ−
１ ｆｏ （ｎ−１） Ｉｎ−１ −ｆ （ｎ−１）Ｉｎ−２ ｆ Ｉ（ｎ ＋ １） −ｆ （ｎ） ＋Δｅ （ｎ） Ｉｎ−１ ｅ （ｎ ） −ｒ ｎｆ ｏ（ｎ ） Ｉｎ−ｆｌ
（ｎ）Ｉｎ−１ という伝送路特性推定が行われる。
そして、時刻（ｎ＋１）においては、伝送路特性の推定
値としてｆ １（ｎ ）が出力される。
値としてｆ １（ｎ ）が出力される。
以上の動作の結果、「マージ」が検出され、伝送路特性
推定の遅延が「判定遅延」を含む可変量とすることによ
り、常時「固定遅延」分の伝送路特性推定遅延が生じる
ことが防がれている。
推定の遅延が「判定遅延」を含む可変量とすることによ
り、常時「固定遅延」分の伝送路特性推定遅延が生じる
ことが防がれている。
［発明の効果］
以上説明した通り、この発明によれば最尤系列推定のマ
ージを検出することにより、推定データが判定されると
直ちに判定値を利用して伝送路特性推定を行うことがで
き、伝送路特性の推定遅延は各時刻における判定遅延の
みとなる。従って、伝送路特性変動への高速追随が可能
な最尤系列推定装置を実現できる。
ージを検出することにより、推定データが判定されると
直ちに判定値を利用して伝送路特性推定を行うことがで
き、伝送路特性の推定遅延は各時刻における判定遅延の
みとなる。従って、伝送路特性変動への高速追随が可能
な最尤系列推定装置を実現できる。
第１図はこの発明の一実施例による最尤系列推定装置の
ブロック図、第２図は従来の最尤系列推定装置のブロッ
ク図、第３図は符号干渉のある伝送路のモデルの一例を
示す説明図、第４図は送信信号系列のトレリス図である
。 図中、（１）は最尤系列推定回路、（２）は受信信号保
持回路、（３）はマージ検出制御回路、（４）は伝送路
特性推定回路、（５）は受信信号入力端子、（６）は判
定データ出力端子、（７）は固定遅延回路である。 なお、図中、同一符号は同−又は相当部分を示す。
ブロック図、第２図は従来の最尤系列推定装置のブロッ
ク図、第３図は符号干渉のある伝送路のモデルの一例を
示す説明図、第４図は送信信号系列のトレリス図である
。 図中、（１）は最尤系列推定回路、（２）は受信信号保
持回路、（３）はマージ検出制御回路、（４）は伝送路
特性推定回路、（５）は受信信号入力端子、（６）は判
定データ出力端子、（７）は固定遅延回路である。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 受信信号を一旦保持し出力指示に応じて出力する受信信
号保持回路と、受信信号保持回路から受信信号を取込み
、伝送路特性推定値に基づいておのおののステートに対
して最も生起する可能性の高い生き残り系列を記憶し、
最終的に生き残った系列である最尤系列を信号系列と判
定してこの判定データを出力する最尤系列推定回路と、
生き残り系列の集約（マージ）を検出して、前記最尤系
列推定回路に判定データの出力を、また前記受信信号保
持回路に受信信号の出力を、それぞれ指示するマージ検
出制御回路と、前記最尤系列推定回路及び受信信号保持
回路の出力を取り込んで伝送路の特性を推定し、この推
定の結果得られた伝送路特性推定値を前記最尤系列推定
回路に供給する伝送路特性推定回路と、を備たことを特
徴とする最尤系列推定装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333910A JPH03195129A (ja) | 1989-12-22 | 1989-12-22 | 最尤系列推定装置 |
| US07/629,966 US5081651A (en) | 1989-12-22 | 1990-12-19 | Maximum likelihood sequence estimation apparatus |
| EP90124796A EP0434040B1 (en) | 1989-12-22 | 1990-12-19 | Maximum likelihood sequence estimation apparatus and method |
| DE69030487T DE69030487T2 (de) | 1989-12-22 | 1990-12-19 | Vorrichtung und Verfahren zur Bewertung einer Maximalwahrscheinlichkeitssequenz |
| CA002032867A CA2032867C (en) | 1989-12-22 | 1990-12-20 | Maximum likelihood sequence estimation apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333910A JPH03195129A (ja) | 1989-12-22 | 1989-12-22 | 最尤系列推定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03195129A true JPH03195129A (ja) | 1991-08-26 |
Family
ID=18271325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1333910A Pending JPH03195129A (ja) | 1989-12-22 | 1989-12-22 | 最尤系列推定装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5081651A (ja) |
| EP (1) | EP0434040B1 (ja) |
| JP (1) | JPH03195129A (ja) |
| CA (1) | CA2032867C (ja) |
| DE (1) | DE69030487T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183041A (ja) * | 1990-11-16 | 1992-06-30 | Nec Corp | 系列推定装置 |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69124413T2 (de) * | 1990-03-30 | 1997-06-05 | Nec Corp | Adaptives System zur Schätzung der Kanalimpulsantwort durch Maximalwahrscheinlichkeitssequenzschätzung |
| CA2021744C (en) * | 1990-07-23 | 1998-05-12 | The Centre For Research In Earth And Space Technology | Fast maximum likelihood decoder |
| US5272726A (en) * | 1990-07-31 | 1993-12-21 | Nec Corporation | Blind type sequence estimator for use in communications system |
| KR930004862B1 (ko) * | 1990-12-17 | 1993-06-09 | 삼성전자 주식회사 | 상태 평가량 기억장치 |
| US5251233A (en) * | 1990-12-20 | 1993-10-05 | Motorola, Inc. | Apparatus and method for equalizing a corrupted signal in a receiver |
| US5436928A (en) * | 1991-04-08 | 1995-07-25 | Nippon Telegraph And Telephone Corporation | Method and apparatus for equalizing transmission line characteristics which vary at high speed in mobile radio communication |
| US5325402A (en) * | 1991-04-30 | 1994-06-28 | Nec Corporation | Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm |
| US5263026A (en) * | 1991-06-27 | 1993-11-16 | Hughes Aircraft Company | Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver |
| GB2267632B (en) * | 1991-10-21 | 1995-04-19 | Motorola Inc | System and method for calculating a state transition metric in a viterbi equalizer |
| JP2876856B2 (ja) * | 1991-10-31 | 1999-03-31 | 日本電気株式会社 | 系列推定方法および装置 |
| JP3120511B2 (ja) * | 1991-11-21 | 2000-12-25 | ソニー株式会社 | ビタビ復号装置 |
| JP2683665B2 (ja) * | 1991-11-27 | 1997-12-03 | 日本電気株式会社 | 最尤系列推定装置 |
| DE4139567A1 (de) * | 1991-11-30 | 1993-06-03 | Aeg Mobile Communication | Digitales funk-nachrichtenuebertragungsverfahren |
| US5862192A (en) * | 1991-12-31 | 1999-01-19 | Lucent Technologies Inc. | Methods and apparatus for equalization and decoding of digital communications channels using antenna diversity |
| CA2083304C (en) * | 1991-12-31 | 1999-01-26 | Stephen R. Huszar | Equalization and decoding for digital communication channel |
| US5263053A (en) * | 1992-03-24 | 1993-11-16 | Novatel Communications Ltd. | Fractionally spaced maximum likelihood sequence estimation receiver |
| AU668166B2 (en) * | 1992-04-27 | 1996-04-26 | Commonwealth Of Australia, The | Optimum estimation of data and parameters for communication systems |
| WO1993022854A1 (en) * | 1992-04-27 | 1993-11-11 | The Commonwealth Of Australia | Radio communication modem for receiving and estimating a transmitted symbol |
| US5621769A (en) * | 1992-06-08 | 1997-04-15 | Novatel Communications Ltd. | Adaptive-sequence-estimation apparatus employing diversity combining/selection |
| US5331666A (en) * | 1992-06-08 | 1994-07-19 | Ericsson Ge Mobile Communications Inc. | Adaptive maximum likelihood demodulator |
| US5408503A (en) * | 1992-07-03 | 1995-04-18 | U.S. Philips Corporation | Adaptive viterbi detector |
| US5463654A (en) * | 1992-08-03 | 1995-10-31 | U.S. Philips Corporation | Transmission system with increased sampling rate detection |
| EP1182836A3 (en) * | 1992-09-18 | 2002-06-12 | Oki Electric Industry Company, Limited | Adaptive equalising receiver and maximum likelihood sequence estimating receiver |
| US5729661A (en) * | 1992-11-24 | 1998-03-17 | Pavilion Technologies, Inc. | Method and apparatus for preprocessing input data to a neural network |
| JP2605566B2 (ja) * | 1992-12-25 | 1997-04-30 | 日本電気株式会社 | 適応型等化器 |
| US5537443A (en) * | 1993-01-19 | 1996-07-16 | Ntt Mobile Communications Network Inc. | Interference signal cancelling method, receiver and communication system using the same |
| US5457704A (en) * | 1993-05-21 | 1995-10-10 | At&T Ipm Corp. | Post processing method and apparatus for symbol reliability generation |
| JP3560991B2 (ja) * | 1993-09-20 | 2004-09-02 | 株式会社東芝 | 適応型最尤系列推定装置 |
| US5412669A (en) * | 1993-12-09 | 1995-05-02 | Cirrus Logic, Inc. | Add, compare and select circuit |
| US5841796A (en) * | 1995-03-14 | 1998-11-24 | Comsat Corporation | Apparatus and method for calculating viterbi path metric using exponentially-weighted moving average |
| US6282251B1 (en) * | 1995-03-21 | 2001-08-28 | Seagate Technology Llc | Modified viterbi detector which accounts for correlated noise |
| DE69621519T2 (de) * | 1995-06-22 | 2003-07-03 | Matsushita Electric Ind Co Ltd | Verfahren zur Maximalwahrscheinlichkeitsdekodierung und Gerät zur Wiedergabe von Digitalinformationen |
| US6314414B1 (en) | 1998-10-06 | 2001-11-06 | Pavilion Technologies, Inc. | Method for training and/or testing a neural network with missing and/or incomplete data |
| US5892801A (en) * | 1996-03-04 | 1999-04-06 | Adtran, Inc. | Decision path reduction of M-ary tree-search detector |
| US5764646A (en) * | 1996-04-02 | 1998-06-09 | Ericsson Inc. | Packet data transmission with clash subtraction |
| WO1998039848A1 (fr) | 1997-03-04 | 1998-09-11 | Mitsubishi Denki Kabushiki Kaisha | Procede d'estimation serielle |
| JPH1141115A (ja) * | 1997-07-23 | 1999-02-12 | Mitsubishi Electric Corp | ディジタルデータ復調装置 |
| WO1999008376A1 (en) | 1997-08-11 | 1999-02-18 | Seagate Technology, Inc. | Static viterbi detector for channels utilizing a code having time varying constraints |
| KR100572901B1 (ko) | 1997-10-08 | 2006-04-24 | 시게이트 테크놀로지 엘엘씨 | 결정 피드백을 사용하여 자기 레코딩의 데이터를 검출하는 방법 및 장치 |
| US6493162B1 (en) | 1997-12-05 | 2002-12-10 | Seagate Technology Llc | Frame synchronization for viterbi detector |
| US6370397B1 (en) * | 1998-05-01 | 2002-04-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Search window delay tracking in code division multiple access communication systems |
| US6731622B1 (en) | 1998-05-01 | 2004-05-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Multipath propagation delay determining means using periodically inserted pilot symbols |
| EP1073214B1 (en) * | 1999-02-16 | 2008-12-17 | Mitsubishi Denki Kabushiki Kaisha | Radio communication system, transmitter and receiver |
| JP2000315967A (ja) * | 1999-04-28 | 2000-11-14 | Nec Corp | 最尤系列推定装置 |
| AU751551B2 (en) | 1999-07-07 | 2002-08-22 | Mitsubishi Denki Kabushiki Kaisha | Receiver and adaptive equalizing method |
| US6934343B2 (en) * | 2000-11-15 | 2005-08-23 | Texas Instruments Incorporated | Computing the full path metric in viterbi decoding |
| KR100478462B1 (ko) * | 2002-05-10 | 2005-03-23 | 매그나칩 반도체 유한회사 | 격자 코드 데이타의 생존 경로 역추적장치 |
| US7609777B2 (en) * | 2002-08-30 | 2009-10-27 | Alcatel-Lucent Usa Inc. | Maximum likelihood a posteriori probability detector |
| KR100556401B1 (ko) * | 2003-12-04 | 2006-03-03 | 엘지전자 주식회사 | Ｖｓｂ 수신 시스템의 등화 장치 |
| ATE427610T1 (de) * | 2004-02-05 | 2009-04-15 | Zakrytoe Aktsionernoe Obschest | Verfahren und vorrichtung zur durchfuhrung von kanalschatzung fur ein kommunikationssystem |
| US7490284B2 (en) * | 2005-02-03 | 2009-02-10 | Broadcom Corporation | Meta-Viterbi algorithm for use in communication systems |
| US7469373B2 (en) * | 2005-02-17 | 2008-12-23 | Broadcom Corporation | Application of a Meta-Viterbi algorithm for communication systems without intersymbol interference |
| JP4478119B2 (ja) * | 2005-05-25 | 2010-06-09 | パナソニック株式会社 | 受信装置 |
| US7752531B2 (en) * | 2007-09-12 | 2010-07-06 | Seagate Technology Llc | Defect sensing Viterbi based detector |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63212243A (ja) * | 1987-02-27 | 1988-09-05 | Matsushita Electric Ind Co Ltd | 適応ビタビ復号器 |
| JPS6486645A (en) * | 1987-06-01 | 1989-03-31 | Texas Instruments Inc | Digital compatible receiver using prioritized sequence estimation by nerve network |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5668036A (en) * | 1979-11-09 | 1981-06-08 | Kokusai Denshin Denwa Co Ltd <Kdd> | Transmission system for signal |
| US4597090A (en) * | 1983-04-14 | 1986-06-24 | Codex Corporation | Block coded modulation system |
| US4730322A (en) * | 1985-09-27 | 1988-03-08 | California Institute Of Technology | Method and apparatus for implementing a maximum-likelihood decoder in a hypercube network |
| JPS62183226A (ja) * | 1986-02-07 | 1987-08-11 | Fujitsu Ltd | シ−ケンシャル復号器 |
| JPS62233933A (ja) * | 1986-04-03 | 1987-10-14 | Toshiba Corp | ヴイタビ復号法 |
| US4847871A (en) * | 1987-01-28 | 1989-07-11 | Matsushita Electric Industrial Co., Ltd. | Viterbi detector for digital signal |
-
1989
- 1989-12-22 JP JP1333910A patent/JPH03195129A/ja active Pending
-
1990
- 1990-12-19 EP EP90124796A patent/EP0434040B1/en not_active Expired - Lifetime
- 1990-12-19 DE DE69030487T patent/DE69030487T2/de not_active Expired - Fee Related
- 1990-12-19 US US07/629,966 patent/US5081651A/en not_active Expired - Fee Related
- 1990-12-20 CA CA002032867A patent/CA2032867C/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63212243A (ja) * | 1987-02-27 | 1988-09-05 | Matsushita Electric Ind Co Ltd | 適応ビタビ復号器 |
| JPS6486645A (en) * | 1987-06-01 | 1989-03-31 | Texas Instruments Inc | Digital compatible receiver using prioritized sequence estimation by nerve network |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183041A (ja) * | 1990-11-16 | 1992-06-30 | Nec Corp | 系列推定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2032867A1 (en) | 1991-06-23 |
| CA2032867C (en) | 1994-09-20 |
| EP0434040A3 (en) | 1993-06-09 |
| DE69030487D1 (de) | 1997-05-22 |
| DE69030487T2 (de) | 1997-10-23 |
| EP0434040B1 (en) | 1997-04-16 |
| EP0434040A2 (en) | 1991-06-26 |
| US5081651A (en) | 1992-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03195129A (ja) | 最尤系列推定装置 | |
| JP2795935B2 (ja) | 最尤系列推定装置 | |
| US7616717B2 (en) | Coarse timing synchronization | |
| KR102240293B1 (ko) | 고속 통신을 유지하기 위한 시스템 및 방법 | |
| US5684827A (en) | System for controlling the operating mode of an adaptive equalizer | |
| EP0577901A1 (en) | Adaptive equalization system and method | |
| JP2002026780A (ja) | 訓練シーケンスを用いた適応等化器用フィルタタップ長さ調整装置及び方法 | |
| CA2115445A1 (en) | Device for and method of continuing bit errors and device for and method of identifying signals | |
| JP3547401B2 (ja) | 同期トラッキング方法 | |
| US5572547A (en) | System for controlling the operating mode of an adaptive equalizer | |
| KR960007403B1 (ko) | 고속 프레임 및 위상 동기화 장치 | |
| US5200981A (en) | Fine timing recovery for QAM modem receiver | |
| JP2002515674A (ja) | シンボル決定のフィードバックを用いる正確な同期のための方法および装置 | |
| JP2002101026A (ja) | 受信機および適応等化処理方法 | |
| US20040143616A1 (en) | Fast fourier transform processor | |
| US10680666B2 (en) | Timing estimation device and timing estimation method | |
| JP2002076995A (ja) | 適応等化器の動作モードを制御するためのシステム及びその制御方法 | |
| JP2003110523A (ja) | Ｏｆｄｍ受信装置 | |
| US6600793B1 (en) | Minimal overhead early late timing recovery | |
| TWI730378B (zh) | 偵測電路以及運作方法 | |
| JP2590694B2 (ja) | 同期切替装置 | |
| KR970064217A (ko) | 에이치디티브이(hdtv)용 고속 채널 등화기 | |
| JP2002171249A (ja) | データ受信装置及びデータ受信方法 | |
| JP3022822B2 (ja) | 誤り率推定回路 | |
| KR100666126B1 (ko) | 샘플/심볼 공유 상관기 및 이를 이용한 타이밍 복원 회로 |