KR960007403B1 - 고속 프레임 및 위상 동기화 장치 - Google Patents

고속 프레임 및 위상 동기화 장치 Download PDF

Info

Publication number
KR960007403B1
KR960007403B1 KR1019880007063A KR880007063A KR960007403B1 KR 960007403 B1 KR960007403 B1 KR 960007403B1 KR 1019880007063 A KR1019880007063 A KR 1019880007063A KR 880007063 A KR880007063 A KR 880007063A KR 960007403 B1 KR960007403 B1 KR 960007403B1
Authority
KR
South Korea
Prior art keywords
phase
frame
derived
oscillation
character
Prior art date
Application number
KR1019880007063A
Other languages
English (en)
Other versions
KR890001320A (ko
Inventor
쩨헤니 칼만
Original Assignee
알카텔 엔. 브이.
게오로그 그라프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알카텔 엔. 브이., 게오로그 그라프 filed Critical 알카텔 엔. 브이.
Publication of KR890001320A publication Critical patent/KR890001320A/ko
Application granted granted Critical
Publication of KR960007403B1 publication Critical patent/KR960007403B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

내용 없음.

Description

고속 프레임 및 위상 동기화 장치
제 1도는 본 발명에 따른 장치에 대한 블록도.
제 2 도 및 제 3 도는 제 1 도의 장치에 대한 세부 블록도.
제 4 도는 종래의 적응 이퀄라이저에 대한 블록도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제 1 블록 20 : 제 2 블록
21 : 카운터 회로 30 : 제 3 블록
212 : 인버터 221 : 승산기
227 : 리미터
본 발명은 수신단에서의 프레임 및 위상 동기화 장치에 관한 것이다. 이러한 종류의 프레임 및 위상 동기화 장치는 독일 공보 제 OS 32 27 151 호에 개시되어 있다.
종래 기술에서, 수신된 문자 스트림은 샘플링 클럭 속도로 샘플링된다. 그 샘플값은 아날로그/디지탈 변환기에 의해 디지탈화되는데, 본래의 디지탈 문자 스트림의 왜곡은 디지탈화된 샘플값에 포함된다. 디지탈 상관기(correlator)는 일련의 디지탈 샘플값 및 프레임 정렬 워드로서 제공되는 공지된 특정 워드로부터 교차 상관 함수를 형성하는데, 상기 특정 워드는 수신단에서 저장된다. 상기 교차 상관 함수는 특정 워드가 수신된 문자 스트림에서 나타날 때 최대치를 가지며, 이 최대치로부터 프레임 클럭이 유도된다. 시간 불연속 처리(샘플링 클럭)에 의해 교차 상관 함수의 단일 샘플값들이 얻어진다. 그러나, 최대 샘플값에 선행하고 그 샘플값에 후속하는 교차 상관 함수의 두가지 샘플값들로 부터 이들 샘플 값들은 최대치에 대하여 시간적으로 대칭인지의 여부를 결정할 수 있다. 샘플값의 결정으로부터 샘플링 클럭의 위상을 조정하기 위한 제어 정보가 유도되고 이 제어 정보로 위상이 조정된다.
종래의 기술에서는 샘플링 클럭의 위상이 저속으로만 조정될 수 있다. 문자 스트림의 왜곡이 샘플값에 아직도 포함되므로, 제어 정보를 유도하기 위해 사용된 값은 특정 워드에 뒤따르는 문자의 예비 발진 및 특정 워드에 선행하는 문자의 사후 발진으로부터 생성되는 성분들을 포함한다. 따라서, 종래의 장치에 있어서 이들 성분은 다수의 프레임 기간들을 통하여 평균함으로써 필터링 된다.
본 발명의 목적은 샘플링 클럭의 위상을 더욱 고속으로 조정하는데 있다.
본 발명에 따르면, 상기 목적은 특허 청구의 범위 제 1 항 기재에 따른 장치에 의해 달성된다. 본 발명의 추가의 장점은 특허 청구의 범위 제 2 항에 기재되어 있다. 본 발명의 근본적 사상은 다음과 같다. 수신된 특정 워드는 프레임 클럭 및 문자 클럭을 포함한다. 전송 경로상에서 특정 워드는 특정 방식으로 왜곡된다. 이 왜곡된 특정 워드가 위상 에러를 포함하는 샘플링 클럭으로 샘플링 될 경우, 위상 에러는 상기 샘플링 값들로부터 결정될 수 있다. 그러나, 전송 경로상의 왜곡중에, 특정 워드에 선행하고 또한 그 워드에 후속하는 문자들은 특정 워드에 부여되어 그 워드에 대한 평가를 복잡하게 하는 예비 발진 및 사후 발진의 원인이 될 수 있다. 종래기술에서, 그러한 예비 발진 및 사후 발진은 몇개의 프레임을 통하여 평균함으로써 고려된다. 본 발명의 근본적 사상에 의하면, 샘플링 순간에서 예비 발진 사후 발진의 값이 계산되고, 측정된 샘플값들로부터 정정값들로서 감산되어, 단지 왜곡된 특정 워드의 영향만이 남게 된다. 따라서, 샘플링 클럭의 위상을 제조정하기위해 사용 가능한 제어 정보는 먼저 검출된 특정 워드로부터 유도된다. 그런데, 바람직스럽게는 샘플값 자체가 아니라 그 샘플값으로부터 유도되는 양이 유도된 정정값에 의해 정정된다.
예비 발진 및 사후 발진의 값은 전송 경로의 전송 계수에 의해 재생된 문자로부터 유도된다. 전송 계수는 적응 이퀄라이저(adaptive equalizer)의 균등화 계수로 부터 프리셋되거나 유도된다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제 1 도에 도시된 바와 같이, 본 발명에 따른 장치는 3개의 블록으로 분할될 수 있는데, 제 1 블록(10)은 수신된 문자 스트림(e)을 문자 샘플링 클럭(ZT)에 의해 일련의 2진 데이타(Di)로 변환시킨다. 또한 프레임 클럭(RT) 및 에러정보(△K')가 상기 제 1 블록(10)내에 유도된다. 상기 에러 정보(△K')는 실제 문자 클럭으로부터 문자 샘플링 클럭(ZT)의 위상의 순간 편차를 특정한다. 상기 에러 정보(△K')로부터 제 2 블록(20)은 프레임 클럭(RT)에 의해 조정 제어 정보(△P)를 유도한다. 제 2 블록(20)은 제어 기능을 수행하며, 예를 들어 위상 지터 또는 발진을 방지하기 위해 설계된다. 제 3 블록(30)은 위상이 조정 제어 정보(△P)에 의해 정정되는 문자 샘플링 클럭(ZT)을 발생시킨다.
본 실시예에서, 신호 처리는 디지탈식으로 수행된다. 수신된 문자 스트림(e)은 문자 샘플링 클럭(ZT)의 반복 속도로 디지탈화된 일련의 8비트 샘플값으로 이루어진다. 또한 에러 정보(△K')는 8비트 워드로 이루어지지만,. 프레임당 1회만, 즉 프레임 클럭(RT)의 반복 속도로 평가된다. 조정 제어 정보(△P)는 4비트 워드로 이우어진다.
제 2 도는 제 1 도의 제 1 블록(10)을 더욱 상세하게 도시하고 있다. 적응 이퀄라이저(E)에서는 수신된 문자 스트림(e)으로부터 2진 데이타(Di)가 유도된다.
제 4 도에는 종래의 이퀄라이저(E)의 구성예가 도시되어 있는데, 이러한 구성은 본 기술 분야에 숙련된자에게는 잘 알려져 있으므로 본 명세서에서는 설명을 생략하였다. 전송된 문자 스트림의 각 문자는 전송 경로상에서 왜곡되어 다수의 예비 발진 및 사후 발진이 얻어진다. 예비 발진과 사후 발진의 간격은 문자 길이와 동일하여, 상이한 문자들의 예비 발진 및 사후 발진이 서로에 대해 직접적으로 중복될 수 있다. 이퀄라이저(E)에서 각 문자의 M 예비발진 및 N 사후 발진은 계수(C-1∼C-M, C1∼CN)으로 각각 가중됨으로써 고려된다. 계수의 첨자는 계수 및 관련된 문자에 의해 가증될 예비 발진 또는 사후 발진간의 거리를 나타낸다. 문자 자체는 계수(C0)에 의해 고려되는데, 결정 한계값을 C0/2로 정한다. 이차적으로 중요한 점은, 얼마나 많은 예비 발진 및 사후 발진이 고려되는 지와, 사후 발진만이 고려되는지의 여부와 균등화 계수(CK)가 프리셋되거나 또는 적합하게 조정되는지의 여부에 있다.
수신된 문자 스트림(e)을 완전히 균등화시키는데 필요한 이들 균등화계수로부터 전송 경로의 전송 계수는 유도될 수 있다. 실제로 사용된 균등화 계수가 양호한 근사치를 나타내는 것으로 볼 수 있기 때문에, 전송경로의 전송 계수에 대한 양호한 근사값이 실제 사용된 균등화 계수들로부터 유도될 수 있다.
제 1 블록(10)은 평가 유닛(AE)을 포함하는데, 상기 유닛은 전송 경로를 시뮬레이트하는 트랜스버설 필터(TF)를 내장한다. 평가 유닛(AE)내의 매트릭스 컴퓨터(MR)는 균등화 계수(CK)로 부터 상기 트랜스버설 필터(TF)의 필터 계수(CK)를 결정한다. 표 1의 방정식에 따라서 균등화 계수(CK)가 필터 계수(CK)로 변환된다. 그러한 변환을 수행하는데 적합한 컴퓨터는 기술상 공지되어 있다.
따라서, 트랜스버설 필터(TF)의 출력은 이퀄라이저(E)의 입력에서 나타나는 바와 같이 동일한 신호를 기본적으로 공급하지만, 샘플링 위상의 에러에 의해 야기된 편차는 없다. 그러나, 이퀄라이저(E) 및 트랜스버설 필터(TF)에서의 지연으로 인해, 수신된 문자 스트림(e)에 관한 지연이 발생된다. 실제로 수신된 문자 스트림(e)을 트랜스버설 필터(TF)에서 시뮬레이트된 문자 스트림과 비교할 수 있도록, 상기 수신된 문자 스트림(e)은 지연 소자(VG)에서 적당히 지연된다.
따라서, 지연 소자(VG) 및 트랜스버설 필터(TF)의 출력은 비교될 수 있는 두가지 신호를 공급한다. 지연 소자(VG)에 후속해서 상관기(KR)가 수반되며, 상기 상관기는 문자 스트림을 공지된 특정 워드(RK)와 상관시킨다. 후속해서 가산 회로(SR)에서는 각 값이 1/α의 인자로 승산되고, 2개의 샘플링 클럭 주기(T)로 지연된 값이 상기 승산(product) 값으로부터 감산된다. 그 결과값이 정정값(△K)이다. 이 정정값(△K)은 유용 성분과 간설 성분으로 이루어진다. 유용 성분은 문자 샘플링 클럭(ZT)의 위상 에러에 좌우되고, 그 위상 에러를 정정하는데 사용되는 반면, 간섭 성분은 특정 워드에 이어서 문자의 예비 발진 및 특정 워드에 선행하는 문자의 사후 발진으로부터 발생된다.
트랜스버설 필터(TF)에 후속해서 상관기(KD) 및 가산 회로(SD)의 유사한 구성이 수반되며, 상기 가산 회로(SD)에 의해 정정값(△K'')이 형성된다. 이 브랜치에서 신호는 샘플링 위상 에러가 없이 시뮬레이트되기 때문에, 정정값(△K'')에서의 유용 성분은 소멸되고, 단지 간섭 성분만 남는다. 가산기(A2)는 유용 성분 및 간섭 성분으로 이루어진 정정값(△K)으로부터 간섭 성분만을 포함하는 정정값(△K'')을 감산함으로써 에러정보(△K')를 형성한다.
상관기(KR)의 출력에는 프레임 검출 회로(RE)의 입력이 접속되는데, 상기 프레임 검출 회로(RE)는 프레임 클럭(RT)을 발생시키며, 상기 프레임 클럭(RT)는 2진 데이타(Di)를 추가로 처리하고 에러 정보(△K')를 평가하는 것이 요구된다.
제 2 도에 도시된 제 1 블록(10)은 문자 샘플링 클럭(ZT)의 반복 속도로 동작한다. 그러나, 사용 가능한 에러 정보(△K')는 특정 워드로부터, 즉 프레임 클럭(RT)으로만 유도될 수 있다.
상술된 독일 공보 제 OS 32 27 151 호를 참조하여 달성될 수 있는 정정값의 유도에 대해서 더 깊이 이해할 수 있으며, 인자 1/α에 대해서는 독일 공보 제 OS 33 33 714 호를 참조한다.
평가 유닛(AE)에서 결정되는 정정값(△K'')은 2개의 추가의 간섭 성분을 포함한다. 제 1 간섭 성분은 트랜스버설 필터(TF)에 의해 전송 경로의 통상의 시뮬레이션으로부터 발생하며, 제 2 간섭 성분은 예비 발진 및 사후 발진의 간섭 효과가 위상 에러가 없는 △K''이지만 위상 에러를 갖는 △K 내부로 입력되는 점으로부터 발생된다.
한편, 전송 경로의 통상의 시뮬레이션은 트랜스버설 필터(TF)의 유한 길이에 기인하며, 다른 한편으로는 필터 계수(CK)가 에러를 포함하는 점에 기인한다. 만일 상술된 실시예에서와 같이 필터 계수(CK)가 프리셋되지 않고 적응 이퀄라이저(E)의 균등화 계수(CK)로부터 유도된다면, 이퀄라이저의 비적합적 상태 및 샘플링 클럭의 위상 에러는 필터 계수에서의 에러의 원인이 될 수 있다. 이러한 모든 에러는 특정 워드에 선행하고 그 특정 워드에 후속하는 데이타 및 특정 워드 자체에 영향을 미친다. 상기 특정 워드상에서 필터 계수에서의 최소한의 에러의 영향은 보상되어야 한다.
이 보상은 특정 워드의 영향을 자체적으로 걔산함으로써 달성된다. 따라서, 특정 워드가 추가의 평가에 관련된 순간에 트랜스버설 필터(TF), 상관기(KD) 및 가산 회로(SD)를 통하여 발생되는 상관값 △K''에서의 성분을 결정하는 것이 필요하다. 이것을 특정 워드 및 필터 계수(CK)에만 의존하는 단일의 일정한 정정값(KW)이다. 특정 워드가 N비트 바아커 코드인 매우 바람직하는 경우, 이 정정값은 KW=-N(C1/α-C-1)이며, 따라서 11비트 바아커 코드인 경우에 상기 정정값은 KW=-11(C1/α-C-1)이다. 이 경우, 특정 워드는 시퀀스 11100010010 또는 시간 또는 극성이 반전된 그와 동등한 시퀀스로 이루어진다. 바아커 코드는 그것의 자동상관 함수가 일치하는 경우 N과 같으며 일치하지 않을 경우 절대 최대값 1과 같은 특성을 갖는다. 제 2 도의 실시예에서, 상기 정정값(KW)은 매트릭스 컴퓨터(MR)에서 계산되고, 가산기(A1)에 의해 정정값(△K'')에 가산된다.
기타의 간섭량의 영향은 무시된다.
에러 정보(△K')를 조정 제어 정보(△P)로 처리하는 제 2 블록(20)의 내부 회로는 상기 에러 정보(△K')가 유도되는 방식과는 독립적으로 이루어진다. 제 3 도에서는 제 2 블록(20)의 바람직한 실시예를 세부 블록도로 도시하고 있다.
조정 제어 정보(△P)로 되는 과정에서 에러 정보(△K')는 주 브랜치를 통과하고, 시간함수로서 하나 이상의 부 브랜치를 통과한다. 주 브랜치에 있어서, 신호가 인자 D의 역수로 승산하는 승산기(221)를 먼저 통과한 후 2개의 가산기(222,223)를 통과한다. 이어서, 반올림 유닛(225)에서 정수로 반올림되고, 리미터(227)에서 4비트값(예를 들어 -8에서 +7)으로 제한된다. 리미터(227)의 출력값은 조정 제어 정보(△P)이다. 또한, 가산기(223)의 출력은 메모리(224)에 일시적으로 저장하며, 1프레임 주기 Tr이 지연된 후 가산기(223)의 비반전 입력으로 피드백된다. 반올림 유닛(225)의 출력은 메모리(226)에 일시적으로 저장되며, 1프레임 주기 Tr이 지연된 후 가산기(223)의 반전 입력으로 피드백된다.
가산기(223)와 가산기(223)사이에서는 신호가 분기된다. 첫번째 128프레임 주기 동안 스위치(233)를 통하여 메모리(231)로 신호가 공급되며, 1프레임 주기 Tr후 승산기(232)를 통하여 가산기(222)의 하나의 입력으로 피드백 된다. 승산기(232)는 인자 C에 의해 승산한다.
첫번째 32프레임 주기후, 가산기(222)와 가산기(223)사이에서 분기된 신호는 한편으로는 32프레임 주기후 폐쇄하는 스위치(251) 및 가산기(241)를 통하여 승산기(252), 가산기(253), 메모리(254) 및 추가의 승산기(255)를 포함하는 추가의 브랜치로 공급되며, 다른 한편으로는 가산기(241)로 역으로 공급되고, 또 다른 한편으로는 가산기(243)를 통하여 첫번째 128프레임 주기 이후에 신호를 전개하는 스위치(233)로 공급된다. 또한, 이 브랜치는 메모리(254)의 출력으로부터 가산기(253)의 하나의 입력으로의 피드백 접속을 포함한다. 승산기(252)는 인자 E로 승산하고, 승산기(255)는 인자 1/16로 승산한다.
추가의 브랜치는 가산기(241)의 출력으로부터 승산기(242)를 통하여 가산기(243)의 제 2 입력으로 공급한다 .승산기(242)는 인자 1/2로 승산한다.
제 2 블록(20)은 프레임 클럭(RT)의 반복 속도로 동작한다. 상기한 신호 경로의 어느 주어진 지점에서 새로운 디지탈값은 프레임 클럭 주기당 1회 나타난다. 바람직한 방식으로 이 제어의 과도 발진 및 안정 상태에 영향을 주기위해, 상이한 브랜치들은 스위치(233,251)에 의해 스위칭되며, 인자 C,D,E는 표 2에 따라서 변화한다.
각 위상간의 스위칭은 카운터 회로(21)에 의해 제어된다. 카운터 회로는 7단 2진 카운터(211)를 포함하는데, 이 카운터(211)는 제4, 제5 및 제 7 단이 분기되어, 스위치들을 제어하고, 인자들을 변화시키기 위한 신호(N4,N5,N7)를 공급한다. N
Figure kpo00001
16인 카운트의 경우 N4=1이고, N
Figure kpo00002
32인 경우 N5=1이며, N=128인 경우 N7=1이다. 카운터가 충만할 경우(N=128), 인버터(212)를 통하여 AND 게이트(213)의 하나의 입력으로 신호 N7을 인가함으로써 카운터는 정지되며, AND 게이트(213)의 다른 입력은 프레임 클럭(RT)을 수신하고, 그 출력은 카운터(211)의 클럭 입력에 결합된다. 물론, 카운터가 동기화 과정에서 손실이 발생될 경우 리셋되는 것이 보장되어야 한다.
제 1 도의 제 3 블록(30)은 독일 공보 제 OS 32 27 151.4호의 제 2 도에서의 유닛(7,8,9)에 대응하며 도시된 바와 같이 구성될 수 있다.
또한, 제 1 블록(10)은 제 2 도를 참조하여 설명된 실시예와 상이하게 구성될 수 있으며, 특히 트랜스버설 필터(TF)의 기능이 매트릭스 컴퓨터(MR)의 기능을 수행하는 컴퓨터에 의해 수행될 수 있다.
더욱이, 두 브랜치의 기능이 조합될 수 있게 되어, 상관기(KR, KD)중 하나 및 그와 관련된 가산 회로(SR)가 필요없게 되었다. 따라서, 가산기(A2)의 기능이 신호 경로에서 진행되며, 출력에서 수행되는 동작만이 정정값(KW)에 부가된다.
특정 워드와 관련된 데이타(Di)가 트랜스버설 필터(TF)의 입력이나 프레임 클럭에 의해 행해질 수 있는 트랜스버설 필터의 기능을 수행하는 컴퓨터의 입력에서 "0"으로 설정될 경우, 정정값은 KW=0이며, 연속계산 및 가산기(A1)에서의 가산 절차를 줄일 수 있다.
상관기 및 가산 회로의 동작은 알고리즘으로 설명될 수 있다. 따라서, 그 기능은 컴퓨터에 의해 수행될 수 있고, 이것은 적응 이퀄라이저(E)에서도 적용된다.
수신된 문자 스트림(e)의 전송 속도 및 사용 가능한 컴퓨터에 의하여, 컴퓨터의 사용과 각각의 다양한 기능의 실현 사이에는 변화가 가능하다. 이러한 경우, 각 기능의 프레임 클럭 속도(RT) 및 기타 문자 샘플링 클럭 속도(ZT)에서 수행되어야 하는 것을 고려해야 한다.
[표 1]
Figure kpo00003
[표 2]
Figure kpo00004

Claims (2)

  1. 전송 경로를 통하여 수신되고 일정한 시간 간격으로 특정 워드를 포함하는 문자 스트림의 클럭 위상에 대하여 수신단에서 프레임을 동기화함과 동시에 샘플링 클럭의 위상을 동기화하는 장치로서, 샘플링 클럭의 반복 속도로 샘플링되는 수신된 문자 스트림과 수신단에서 저장된 특정 워드로부터 교차상관 함수를 형성하는 디지탈 상관기와, 1프레임 주기의 간격으로 반복되는 교차 상관 함수의 최대값을 설정함으로써 프레임 클럭을 결정하는 프레임 검출 회로와, 검출된 상기 반복되는 최대값 근처의 교차 상관 함수의 값으로부터 샘플링 클럭의 위상을 조정하기 위한 제어 정보를 유도하여 상기 위상을 그 제어 정보로 조정하는 위상 동기화 회로와, 문자를 재생시키는 결정 소자를 구비하는 프레임 및 위상 동기화 장치에 있어서, 상기 재생된 문자 및 상기 전송 경로의 전송 계수로부터 정정값을 결정하고, 제어 정보(△P)를 유도하기 위해 사용되는 값을 상기 정정값으로 정정하는 평가 유닛(AE)을 구비하며, 상기 정정값은 특정 워드(RK)에 선행 및 후속하는 문자의 예비 잘진 및 사후 발진에 의해 생성되는 변화의 영향을 포함하는 것을 특징으로 하는 프레임 및 위상 동기화 장치.
  2. 제 1 항에 있어서, 상기 수신된 문자 스트림을 균등화하기 위한 적응 이퀄라이즈를 추가로 구비하고, 상기 전송 경로의 전송 계수는 상기 이퀄라이저(E)의 적합하게 결정된 균등화 계수로부터 유도되는 것을 특징으로 하는 장치.
KR1019880007063A 1987-06-12 1988-06-11 고속 프레임 및 위상 동기화 장치 KR960007403B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DEP3719659.6 1987-06-12
DE19873719659 DE3719659A1 (de) 1987-06-12 1987-06-12 Einrichtung zur schnellen rahmen- und phasensynchronisation
DE3719659.6 1987-06-12

Publications (2)

Publication Number Publication Date
KR890001320A KR890001320A (ko) 1989-03-20
KR960007403B1 true KR960007403B1 (ko) 1996-05-31

Family

ID=6329580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007063A KR960007403B1 (ko) 1987-06-12 1988-06-11 고속 프레임 및 위상 동기화 장치

Country Status (11)

Country Link
US (1) US4878229A (ko)
EP (1) EP0294713B1 (ko)
JP (1) JPH0691521B2 (ko)
KR (1) KR960007403B1 (ko)
CN (1) CN1009410B (ko)
AT (1) ATE95356T1 (ko)
AU (1) AU592935B2 (ko)
CA (1) CA1299680C (ko)
DE (2) DE3719659A1 (ko)
ES (1) ES2046238T3 (ko)
MX (1) MX169964B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531272B2 (ja) * 1988-08-11 1996-09-04 日本電気株式会社 フレ―ム同期制御方式
DE3832946A1 (de) * 1988-09-28 1990-04-05 Siemens Ag Verfahren zur verschluesselung digitaler zeitmultiplexsignale
DE3851227D1 (de) * 1988-09-29 1994-09-29 Siemens Ag Schaltungsanordnung zum Entzerren von in analoger Form empfangener Digitalsignale.
CA2132635A1 (en) * 1992-03-31 1993-10-14 Lesley Phillip Sabel Demultiplexer synchroniser
AU668149B2 (en) * 1992-03-31 1996-04-26 Commonwealth Of Australia, The Demultiplexer synchroniser
US6324225B1 (en) * 1997-12-22 2001-11-27 Stmicroelectronics, Inc. Timing recovery for data sampling of a detector
US6363129B1 (en) * 1998-11-09 2002-03-26 Broadcom Corporation Timing recovery system for a multi-pair gigabit transceiver
US6804317B2 (en) * 2002-01-04 2004-10-12 Intel Corporation Digital frame determination method and apparatus
US7349507B2 (en) * 2003-06-09 2008-03-25 Intel Corporation Extending PPM tolerance using a tracking data recovery algorithm in a data recovery circuit
US7924952B2 (en) * 2004-05-20 2011-04-12 Panasonic Corporation Signal detection device, signal detection circuit, signal detection method, and program
CN101594180B (zh) * 2009-06-30 2012-12-19 北京华力创通科技股份有限公司 接收机的电文的位同步和帧同步实现方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2478914B1 (fr) * 1980-03-19 1986-01-31 Ibm France Procede et dispositif pour l'ajustement initial de l'horloge d'un recepteur de donnees synchrone
JPS5840386A (ja) * 1981-06-30 1983-03-09 ユニオン・カ−バイド・コ−ポレ−シヨン 高硫黄デカントオイルから低硫黄高品位コ−クスを製造する方法
DE3201934A1 (de) * 1982-01-22 1983-08-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt System zur uebertragung von digitalen informatonssignalen
DE3227151C2 (de) * 1982-07-21 1986-04-17 Standard Elektrik Lorenz Ag, 7000 Stuttgart Einrichtung zur empfangsseitigen Phasensynchronisation des Abtasttaktes auf die Phasenlage der Zeichen eines empfangenen Zeitmultiplex-Zeichenstroms
DE3333714A1 (de) * 1983-09-17 1985-04-04 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zur rahmen- und phasensynchronisation eines empfangsseitigen abtasttaktes
JPH0681167B2 (ja) * 1984-07-28 1994-10-12 富士通株式会社 ディジタル無線通信用の受信装置
US4627080A (en) * 1984-11-23 1986-12-02 At&T Bell Laboratories Adaptive timing circuit

Also Published As

Publication number Publication date
CN1009410B (zh) 1990-08-29
ATE95356T1 (de) 1993-10-15
KR890001320A (ko) 1989-03-20
ES2046238T3 (es) 1994-02-01
US4878229A (en) 1989-10-31
EP0294713A2 (de) 1988-12-14
EP0294713A3 (en) 1990-05-09
EP0294713B1 (de) 1993-09-29
AU592935B2 (en) 1990-01-25
CN88103487A (zh) 1988-12-28
DE3719659A1 (de) 1988-12-29
JPH0691521B2 (ja) 1994-11-14
DE3884465D1 (de) 1993-11-04
CA1299680C (en) 1992-04-28
JPS63318840A (ja) 1988-12-27
MX169964B (es) 1993-08-03
AU1675788A (en) 1988-12-15

Similar Documents

Publication Publication Date Title
KR960007403B1 (ko) 고속 프레임 및 위상 동기화 장치
US4730343A (en) Decision feedback equalizer with a pattern detector
JPH03195129A (ja) 最尤系列推定装置
EP0096048A1 (en) Echo compensator.
JP3027238B2 (ja) パイプライン化された決定フィードバックデコーダ
US5684827A (en) System for controlling the operating mode of an adaptive equalizer
KR950005036A (ko) 디지탈 데이타 수신거
CA2076710C (en) Channel impulse response estimator for a system having a rapidly fluctuating channel characteristic
US4196405A (en) Self-correcting equalization system
KR870001725A (ko) 비데오신호 처리장치
JPS63174419A (ja) デジタル信号補償装置
US5572547A (en) System for controlling the operating mode of an adaptive equalizer
JP2785858B2 (ja) 高速制御適応フィルタを用いた受信方式
CA1289198C (en) Line equalizer
GB2242339A (en) Frame phase estimation method and circuit
JPH06181466A (ja) サンプリング位相抽出回路
EP0307035A2 (en) Adjusting filter coefficients
Bahai et al. A frequency offset estimation technique for nonstationary channels
JP2590694B2 (ja) 同期切替装置
KR0134482B1 (ko) 인터리브된 계수 갱신을 이용한 적응등화기
KR0136370Y1 (ko) 결정귀환 등화기
JPS59218051A (ja) 自動波形等化器
JPH0340515A (ja) 判定帰還形等化器
JPH04119006A (ja) プリカーソル等化用タップ係数付判定帰還型線路等化器
JPS6177435A (ja) 自動等化器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee