CN101594180B - 接收机的电文的位同步和帧同步实现方法及装置 - Google Patents
接收机的电文的位同步和帧同步实现方法及装置 Download PDFInfo
- Publication number
- CN101594180B CN101594180B CN 200910086789 CN200910086789A CN101594180B CN 101594180 B CN101594180 B CN 101594180B CN 200910086789 CN200910086789 CN 200910086789 CN 200910086789 A CN200910086789 A CN 200910086789A CN 101594180 B CN101594180 B CN 101594180B
- Authority
- CN
- China
- Prior art keywords
- text
- bit
- synchronization
- crust
- trellis code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000007792 addition Methods 0.000 claims description 45
- 230000001360 synchronised effect Effects 0.000 claims description 29
- 238000012545 processing Methods 0.000 claims description 25
- 238000011084 recovery Methods 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000000052 comparative effect Effects 0.000 claims description 2
- 238000012795 verification Methods 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- DMBHHRLKUKUOEG-UHFFFAOYSA-N diphenylamine Chemical compound C=1C=CC=CC=1NC1=CC=CC=C1 DMBHHRLKUKUOEG-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000001020 rhythmical effect Effects 0.000 description 1
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明实施例提供了一种接收机的电文的位同步和帧同步实现方法和装置。针对导航数字接收机中的500bps的电文,该方法主要包括:依次把设定时间长度的电文中的相邻的两个1ms累积值相加,根据相加后得到的累加值获取位同步后的电文;在所述位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。利用本发明,可以提高导航数字接收机中的500bps和50bps的导航电文的位同步、帧同步的速度,节省系统资源,提高系统可靠性。并且在FPGA(Field Programmable Gate Array,现场可编程门阵列)中实现位同步和帧同步,可以更快地生成卫星发射时刻,缩短导航数字接收机的首次定位时间。
Description
技术领域
本发明涉及无线通信技术领域,尤其涉及一种接收机的电文的位同步和帧同步实现方法及装置。
背景技术
导航数字接收机在完成信号的捕获和跟踪后,不但要恢复调制在信号载波上的电文,而且要根据恢复电文过程中得到的位同步和帧同步推算卫星发射时刻,得到卫星的伪距信息。上述位同步和帧同步的准确性决定了伪距精度和首次定位时间这两个指标,伪距精度高低又影响了定位精度。所以位同步和帧同步是导航接收机工作过程中的重要一环。
北斗2导航系统电文分为500bps和50bps两种速率的电文。每一bit持续时间分别为2ms和20ms,其中20ms的bit还调制了NH(Neuman-Hof fmancodes纽曼-霍夫曼编码)码(宽度1ms,共20个)。上述两种速率的电文帧格式是相同的,每一帧数据包含300bit,每30bit为一个字,共10个字。
在通常情况下,导航数字接收机在后端处理器中实现电文恢复,并进行位同步和帧同步。
在实现本发明过程中,发明人发现现有技术中至少存在如下问题:当多通道数据并行恢复电文时,后端处理器的负担加重,影响电文恢复中的定位解算的速度,也影响位同步和帧同步的速度,进而造成得到卫星发射时刻和首次定位时间的延迟。
发明内容
本发明的实施例提供了一种接收机的电文的位同步和帧同步实现方法及装置,以提高导航数字接收机的位同步和帧同步的速度。
一种接收机的电文的位同步和帧同步实现方法,包括:
依次把设定时间长度的电文中的相邻的两个1ms累积值相加,根据相加后得到的累加值获取位同步后的电文;
在所述位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。
一种接收机的电文的位同步和帧同步实现方法,包括:
依次将设定长度的电文中的NH码和环路恢复的1ms累加值的符号对准后得到最大的符号统计值,根据各个最大的符号统计值得到恢复的位同步后的电文;
在所述位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。
一种接收机的电文的位同步和帧同步实现装置,包括:
位同步处理模块,用于依次把设定时间长度的电文中的相邻的两个1ms累积值相加,根据相加后得到的累加值获取位同步后的电文;
帧同步处理模块,用于在所述位同步处理模块所获取的位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。
一种接收机的电文的位同步和帧同步实现装置,其特征在于,包括:
位同步处理模块,用于依次将设定长度的电文中的NH码和环路恢复的1ms累加值的符号对准后得到最大的符号统计值,根据各个最大的符号统计值得到恢复的位同步后的电文;
帧同步处理模块,用于在所述位同步处理模块所获取的位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。
由上述本发明的实施例提供的技术方案可以看出,本发明实施例可以提高导航数字接收机中的500bps和50bps的导航电文的位同步、帧同步的速度,节省系统资源,提高系统可靠性。并且在FPGA(Field ProgrammableGate Array,现场可编程门阵列)中实现位同步和帧同步,可以更快地生成卫星发射时刻,缩短导航数字接收机的首次定位时间。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的一种电文的位同步和帧同步的方法的处理流程图;
图2为本发明实施例二提供的一种电文的位同步和帧同步的方法的处理流程图;
图3为本发明实施例提供的一种接收机的电文的位同步和帧同步实现装置的具体实现结构图;
图4为本发明实施例提供的另一种接收机的电文的位同步和帧同步实现装置的具体实现结构图。
具体实施方式
为便于对本发明实施例的理解,下面将结合附图以几个具体实施例为例做进一步的解释说明,且各个实施例并不构成对本发明实施例的限定。
实施例一
该实施例提供的一种接收机的电文的位同步和帧同步的方法的处理流程如图1所示,该方法针对500bit/s的电文,包括如下处理步骤:
步骤11、在进行位同步时,把电文中的相邻的两个1ms累积值相加,将相加后得到的各个累加值的符号位串联起来,得到恢复的位同步后的电文或待确定位同步的电文。
按照协议规定,500bit/s的电文一帧数据300bit,时间长度为600ms。1bit有2ms宽,包含两个相位(即符号位)相同的1ms积累值,上述符号位位于1ms积累值的数据的最高位。所以,在连续的3ms积累值中,肯定有两个是属于同一bit的。
导航数字接收机中的位同步模块在进行位同步时,直接把设定时间长度的电文中的相邻的两个累积值相加,如果上述相邻的两个累积值是同属于一个bit,即上述相邻的两个累积值的符号位是相同的,则相加后的累加值的幅度会比上述两个累积值大,并且符号位保持不变;如果上述相邻的两个累积值不是同属于一个bit,即上述相邻的两个累积值的符号位是相反的,则相加后的累加值的幅度会比上述两个累积值中的最大的幅度小,并且与上述两个累积值中的一个累积值的符号位相反。上述设定时间长度的电文通常为700ms长的电文。
比如,几个相邻的1ms累积值分别为:“1001,1011,0011,0101,1101,1110,0111”其中最高位为符号位,在十进制中分别为“-7,-5,+3,+5,-3,-2,+7”。每两个相邻1ms累加后的值为“-12,+8,-5”,根据符号位,恢复的电文为“101”。如果从第二个数据开始每两个累加得到的结果为“-2,+2,+5”,恢复出的电文为“100”。第二组数据不但绝对值变小而且不能通过后端的帧同步模块校验。于是,可以判断该前两个累积值同属于一个bit,而且抗干扰能力提高。从第二个数据开始的每两个数据不属于同一个bit。
当判断有相邻的两个累积值不是同属于一个bit,则在时间上向前或向后滑动1ms后,即可实现电文的位同步。然后,再把相邻的两个累积值相加,将相加后得到的各个累加值的符号位串联起来,作为恢复的位同步后的电文并传输给导航数字接收机中的帧同步模块。
当判断所有相邻的两个累积值是同属于一个bit,则不需要进行滑动,确定已经实现了电文的位同步。将相加后得到的各个累加值的符号位串联起来,作为恢复的位同步后的电文并传输给导航数字接收机中的帧同步模块。
在实际应用中,还可以在把相邻的两个累积值相加后,不判断相邻的两个累积值是否同属于一个bit,直接将相加后得到的各个累加值的符号位串联起来,作为恢复的待确定位同步的电文并传输给导航数字接收机中的帧同步模块。
步骤12、在上述位同步后的电文或待确定位同步的电文中查找巴格码帧头,根据该巴格码帧头完成了电文的帧同步过程。
在500bps和50bps的电文中,每300bit都会出现一个巴格码帧头,该巴格码帧头是一个固定数值的11位二进制数据。
导航数字接收机中的帧同步模块接收到上述位同步模块传输过来的位同步后的电文或待确定位同步的电文后,按照上述巴格码帧头对应的固定数值的11位二进制数据,在上述位同步后的电文或待确定位同步的电文中查找巴格码帧头。当帧同步模块检测到上述巴格码帧头,就等于是发现了一帧数据的起始,然后,按照每30bit一个字的格式,组十个字,并对每个字进行BCH(Bose、Ray-Chaudhuri、Hocquenghem,多级循环错误校正变长数字编码。)校验,校验通过后,即完成了电文的帧同步过程。
当上述帧同步模块没有在上述位同步模块传输过来的待确定位同步的电文中检测到巴格码帧头,则说明上述待确定位同步的电文没有实现位同步。于是,帧同步模块通知位同步模块将各个1ms累积值在时间上向前或向后滑动1ms后,再把相邻的两个累积值相加,将相加后得到的各个累加值的符号位串联起来,作为恢复的位同步后的电文并传输给帧同步模块。
然后,帧同步模块将实现了位同步、帧同步的电文按字传输给处理器用来定位处理。
该实施例提供的上述处理流程可以在FPGA中实现。
在该实施例中,最多在时间上滑动1ms,即可实现500bps的导航电文的位同步和帧同步,正确解析出导航电文,从而提高导航电文的位同步和帧同步的速度。通过累加相邻的两个累积值的方法还可以克服2ms的符号数过于短小,而不容易同步的缺点,并可以适应低信噪比下500bps的电文恢复。
实施例二
该实施例提供的一种接收机的电文的位同步和帧同步的方法的处理流程如图2所示,该方法针对50bit/s的电文,包括如下处理步骤:
步骤21、在进行位同步时,将一个滑窗中的NH码和环路恢复的1ms累加值的符号对准后得到最大的符号统计值,根据各个最大的符号统计值的符号位得到恢复的位同步后的电文。
在扩频通信中,扩展频谱的伪随机码是有周期的。导航数字接收机实际上是一种扩频系统,它的码周期是1ms。当导航数字接收机正常跟踪到卫星信号,环路里的码环是和卫星信号对齐的。
对设定时间长度的电文中的每一1ms的AD(模数)采样数据和本地伪随机码做相关累加,该相关累加实际上是一个解扩的过程,即在AD采样数据中去掉伪随机码的过程。经过上述相关累加处理后恢复出来的一串1ms累加值,该1ms累加值的符号位就包含了导航电文信息。
对于50bps的导航电文,每1bit的时间长度为20ms,每1bit调制了20个符号位的NH码,它具有自相关性,一个符号位的NH码分别对应1ms。在bit恢复时,将20ms长度的电文作为一个滑窗,将一个滑窗中的上述NH码和环路恢复的1ms累加值的符号对准后做模2加,就能在一个滑窗中得出最大的符号统计值,该最大的符号统计值对应的时刻就是上述20ms长度的电文的bit边界。由于20ms的1ms积累值包含20个符号,由于NH码的自相关性,如果数据对准,每对NH码和环路恢复的1ms具有相同符号,统计出的最大的符号统计值为20;如果没有对准,每对NH码和环路恢复的1ms不全部具有相同符号,统计出的最大的符号统计值小于12。上述20ms长度的电文就是恢复出来的1bit的电文。
根据上述最大的符号统计值的符号位是正或负即可判断恢复出的1bit的电文是‘1’还是‘0’,将上述最大的符号统计值的符号位作为恢复出的1比特的电文的符号位,将各个比特的符号位串联起来,作为恢复的位同步后的电文并传输给导航数字接收机中的帧同步模块。
步骤22、在上述位同步后的电文中查找巴格码帧头,根据该巴格码帧头完成了电文的帧同步过程。
导航数字接收机中的帧同步模块接收到上述位同步模块传输过来的位同步后的电文后,按照巴格码帧头对应的固定数值的11位二进制数据,在上述位同步后的电文中查找巴格码帧头。当帧同步模块检测到上述巴格码帧头,就等于是发现了一帧数据的起始,然后,按照每30bit一个字的格式,组十个字,并对每个字进行BCH校验,校验通过后,即完成了电文的帧同步过程。
当上述帧同步模块没有在上述位同步后的电文中检测到巴格码帧头,则说明上述位同步后的电文没有实现位同步。于是,帧同步模块通知位同步模块重新进行位同步。
然后,帧同步模块将实现了位同步、帧同步的电文按字传输给处理器用来定位处理。
该实施例提供的上述处理流程可以在FPGA中实现。
该实施例中的采用统计符号位实现位同步的方法可以减少FPGA实现时的资源开销,并利用NH码自相关性,提高了在低信噪比下bit恢复能力,减少了误码率。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random Access Memory,RAM)等。
本发明实施例还提供了一种接收机的电文的位同步和帧同步实现装置,其具体实现结构图如图3所示,包括如下模块:
位同步处理模块31,用于依次把设定时间长度的电文中的相邻的两个1ms累积值相加,根据相加后得到的累加值获取位同步后的电文;
帧同步处理模块32,用于在所述位同步处理模块所获取的位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。
所述的位同步处理模块31具体包括:第一处理模块311和第二处理模块312,其中,
第一处理模块311,用于将相加后得到的各个累加值的符号位串联起来,得到恢复的待确定位同步的电文;
所述的帧同步处理模块32,用于在所述待确定位同步的电文中按照预定的格式信息查找巴格码帧头;当查找到了巴格码帧头时,则确定所述待确定位同步的电文实现了位同步,并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步;
当没有查找到巴格码帧头时,则控制所述第一处理模块将各个1ms累积值在时间上向前或向后滑动1ms后,再把相邻的两个1ms累积值相加,将相加后得到的各个累加值的符号位串联起来,作为恢复的位同步后的电文,并继续在所述位同步后的电文中按照预定的格式信息查找巴格码帧头。
第二处理模块312,用于依次把设定时间长度的电文中的相邻的两个1ms累积值相加,根据相加后得到的累积值的幅度、符号位与所述相邻的两个1ms累积值的幅度、符号位的比较结果,确定所述相邻的两个1ms累积值是否属于同一个比特;
当判断所有相邻的两个累积值是属于同一个比特,则将相加后得到的各个累加值的符号位串联起来,得到恢复的位同步后的电文,在所述位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步;
当判断有相邻的两个累积值不是属于同一个比特,则将所述电文中的各个1ms累积值在时间上向前或向后移动1ms后,再把相邻的两个累积值相加,将相加后得到的各个累加值的符号位串联起来,作为恢复的位同步后的电文,并继续在所述位同步后的电文中按照预定的格式信息查找艺格码帧头。
所述的装置可以设置于FPGA中。
本发明实施例还提供了另一种接收机的电文的位同步和帧同步实现装置,其具体实现结构图如图4所示,包括如下模块:
位同步处理模块41,用于依次将设定长度的电文中的NH码和环路恢复的1ms累加值的符号对准后得到最大的符号统计值,根据各个最大的符号统计值得到恢复的位同步后的电文;
帧同步处理模块42,用于在所述位同步处理模块所获取的位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。
所述的位同步处理模块41包括:
相关累加处理模块411,用于对设定时间长度的电文中的每一1ms的模数采样数据和本地伪随机码做相关累加,得到所述环路恢复的1ms累加值;
位同步电文获取模块412,用于将设定长度的电文中所述NH码和环路恢复的1ms累加值的符号对准后,得到所述设定长度的电文中最大的符号统计值,将该最大的符号统计值的符号位作为恢复出的1比特的电文的符号位,将各个比特的符号位串联起来,作为恢复的位同步后的电文。
所述的装置可以设置于FPGA中。
上述本发明实施例所述方法和装置可以适用于北斗2导航系统中的接收机等导航数字接收机中。
综上所述,本发明实施例可以提高500bps和50bps的导航电文的位同步、帧同步的速度,节省系统资源,提高系统可靠性。并且在FPGA中实现位同步和帧同步,可以更快地生成卫星发射时刻,缩短导航数字接收机的首次定位时间。
通过累加相邻的两个累积值的方法还可以克服2ms的符号数过于短小,而不容易同步的缺点,并可以适应低信噪比下500bps的电文恢复。采用统计符号位实现位同步的方法可以减少FPGA实现时的资源开销,并利用NH码自相关性,提高了在低信噪比下bit恢复能力,减少了误码率。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种接收机的电文的位同步和帧同步实现方法,其特征在于,包括:
依次把设定时间长度的电文中的相邻的两个1ms累积值相加;其中,1bit有2ms宽,并包含两个相位相同的1ms积累值;
当相加后得到的累加值的幅度比所述相邻的两个1ms累积值大,并且符号位和所述相邻的两个1ms累积值一致,则确定所述相邻的两个1ms累积值是属于同一个比特;当相加后得到的累加值的幅度比所述相邻的两个1ms累积值中的最大的幅度小,并且与所述相邻的两个1ms累积值中的一个1ms累积值的符号位相反,则确定所述相邻的两个1ms累积值不是属于同一个比特;
当判断所有相邻的两个累积值是属于同一个比特,则将相加后得到的各个累加值的符号位串联起来,得到恢复的位同步后的电文,在所述位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成位同步后的电文的帧同步;
当判断有相邻的两个累积值不是属于同一个比特,则将所述电文中的各个1ms累积值在时间上向前或向后移动1ms后,再把相邻的两个累积值相加,将相加后得到的各个累加值的符号位串联起来,作为恢复的位同步后的电文,并继续在所述位同步后的电文中按照预定的格式信息查找巴格码帧头;
根据查找到的巴格码帧头完成位同步后的电文的帧同步,所述巴格码帧头是一个固定数值的11位二进制数据。
2.根据权利要求1所述的接收机的电文的位同步和帧同步实现方法,其特征在于,所述的方法包括,实现电文的位同步时可替换为以下步骤:
将相加后得到的各个累加值的符号位串联起来,得到恢复的待确定位同步的电文,在所述待确定位同步的电文中按照预定的格式信息查找巴格码帧头;
当查找到了巴格码帧头时,则确定所述待确定位同步的电文实现了位同步,并根据查找到的巴格码帧头完成位同步后的电文的帧同步;
当没有查找到巴格码帧头时,则将各个1ms累积值在时间上向前或向后滑动1ms后,再把相邻的两个1ms累积值相加,将相加后得到的各个累加值的符号位串联起来,作为恢复的位同步后的电文,并继续在所述位同步后的电文中按照预定的格式信息查找巴格码帧头。
3.根据权利要求1或2所述的接收机的电文的位同步和帧同步实现方法,其特征在于,所述的设定时间长度的电文包括:700ms长的电文。
4.根据权利要求1所述的接收机的电文的位同步和帧同步实现方法,其特征在于,所述的方法适用于导航数字接收机中的500bps的电文。
5.一种接收机的电文的位同步和帧同步实现方法,其特征在于,包括:
对设定时间长度的电文中的每一1ms的模数采样数据和本地伪随机码做相关累加,得到环路恢复的1ms累加值;
将设定长度的电文中NH码和所得到的环路恢复的1ms累加值的符号对准后,得到设定长度的电文中最大的符号统计值,将该最大的符号统计值的符号位作为恢复出的1比特的电文的符号位,将各个比特的符号位串联起来,作为恢复的位同步后的电文;
在所述位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成位同步后的电文的帧同步,所述巴格码帧头是一个固定数值的11位二进制数据。
6.根据权利要求5所述的接收机的电文的位同步和帧同步实现方法,其特征在于,所述的方法适用于导航数字接收机中的50bps的电文。
7.一种接收机的电文的位同步和帧同步实现装置,其特征在于,包括:
位同步处理模块,用于依次把设定时间长度的电文中的相邻的两个1ms累积值相加,根据相加后得到的累加值获取位同步后的电文;其中,1bit有2ms宽,并包含两个相位相同的1ms积累值;
其中,所述的位同步处理模块包括:
第一处理模块,用于将相加后得到的各个累加值的符号位串联起来,得到恢复的待确定位同步的电文;
当没有查找到巴格码帧头时,则控制所述第一处理模块将各个1ms累积值在时间上向前或向后滑动1ms后,再把相邻的两个1ms累积值相加,将相加后得到的各个累加值的符号位串联起来,作为恢复的位同步后的电文,并继续在所述位同步后的电文中按照预定的格式信息查找巴格码帧头;
所述的位同步处理模块还包括:
第二处理模块,用于依次把设定时间长度的电文中的相邻的两个1ms累积值相加,根据相加后得到的累积值的幅度、符号位与所述相邻的两个1ms累积值的幅度、符号位的比较结果,确定所述相邻的两个1ms累积值是否属于同一个比特;
当判断所有相邻的两个累积值是属于同一个比特,则将相加后得到的各个累加值的符号位串联起来,得到恢复的位同步后的电文,在所述位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成位同步后的电文的帧同步;
当判断有相邻的两个累积值不是属于同一个比特,则将所述电文中的各个1ms累积值在时间上向前或向后移动1ms后,再把相邻的两个累积值相加,将相加后得到的各个累加值的符号位串联起来,作为恢复的位同步后的电文,并继续在所述位同步后的电文中按照预定的格式信息查找巴格码帧头;
帧同步处理模块,用于在所述位同步处理模块所获取的位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成位同步后的电文的帧同步,所述巴格码帧头是一个固定数值的11位二进制数据;
所述的帧同步处理模块,还用于在所述待确定位同步的电文中按照预定的格式信息查找巴格码帧头;当查找到了巴格码帧头时,则确定所述待确定位同步的电文实现了位同步,并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。
8.根据权利要求7所述的接收机的电文的位同步和帧同步实现装置,其特征在于,所述的装置设置于现场可编程门阵列FPGA中。
9.一种接收机的电文的位同步和帧同步实现装置,其特征在于,包括:
位同步处理模块,用于依次将设定长度的电文中的NH码和环路恢复的1ms累加值的符号对准后得到最大的符号统计值,根据各个最大的符号统计值得到恢复的位同步后的电文;
其中,所述位同步处理模块包括:
相关累加处理模块,用于对设定时间长度的电文中的每一1ms的模数采样数据和本地伪随机码做相关累加,得到所述环路恢复的1ms累加值;
位同步电文获取模块,用于将设定长度的电文中所述NH码和环路恢复的1ms累加值的符号对准后,得到所述设定长度的电文中最大的符号统计值,将该最大的符号统计值的符号位作为恢复出的1比特的电文的符号位,将各个比特的符号位串联起来,作为恢复的位同步后的电文;
帧同步处理模块,用于在所述位同步处理模块所获取的位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成位同步后的电文的帧同步,所述巴格码帧头是一个固定数值的11位二进制数据。
10.根据权利要求9所述的接收机的电文的位同步和帧同步实现装置,其特征在于,所述的装置设置于FPGA中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910086789 CN101594180B (zh) | 2009-06-30 | 2009-06-30 | 接收机的电文的位同步和帧同步实现方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910086789 CN101594180B (zh) | 2009-06-30 | 2009-06-30 | 接收机的电文的位同步和帧同步实现方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101594180A CN101594180A (zh) | 2009-12-02 |
CN101594180B true CN101594180B (zh) | 2012-12-19 |
Family
ID=41408653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910086789 Expired - Fee Related CN101594180B (zh) | 2009-06-30 | 2009-06-30 | 接收机的电文的位同步和帧同步实现方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101594180B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101826912B (zh) * | 2010-04-14 | 2013-11-06 | 东方通信股份有限公司 | 基于tdma技术的数字无线集群通信系统中基站的基带接收机的信号处理方法及基带接收机 |
CN101982940B (zh) * | 2010-11-12 | 2013-07-24 | 北京航天自动控制研究所 | 一种gps接收机帧同步方法 |
CN102156287B (zh) * | 2011-03-17 | 2012-10-31 | 中国科学院计算技术研究所 | 用于gps软件接收机的初始定位方法 |
CN103472466A (zh) * | 2012-06-06 | 2013-12-25 | 东莞市泰斗微电子科技有限公司 | 一种缩短gnss接收装置首次定位时间的方法 |
CN102928853B (zh) * | 2012-10-25 | 2014-04-02 | 西安华迅微电子有限公司 | 一种捕获北斗d1卫星导航系统弱信号的方法 |
CN104280747B (zh) * | 2013-07-09 | 2017-04-05 | 安凯(广州)微电子技术有限公司 | 一种卫星导航电文容错方法及装置 |
CN103901444B (zh) * | 2014-03-20 | 2015-12-09 | 南京航空航天大学 | 一种北斗卫星导航接收机位同步方法 |
CN105527634B (zh) * | 2014-09-29 | 2018-11-13 | 安凯(广州)微电子技术有限公司 | 一种卫星导航电文处理方法及gps接收机 |
CN104410598B (zh) * | 2014-11-25 | 2017-10-31 | 上海交通大学 | 基于cvqkd系统的fpga数据同步采集方法 |
CN105510938B (zh) * | 2015-12-02 | 2018-02-06 | 南京航空航天大学 | 一种兼容gps/bd双系统卫星导航接收机相干积分方法 |
CN107390235B (zh) * | 2017-08-02 | 2020-03-27 | 北京华力创通科技股份有限公司 | 旋转载体的旋转姿态估计方法、装置及电子设备 |
CN107864032B (zh) * | 2017-11-21 | 2020-05-12 | 西安空间无线电技术研究所 | 一种扩频信号位同步与帧同步融合处理方法 |
CN111010225B (zh) * | 2020-03-10 | 2020-07-03 | 湖南跨线桥航天科技有限公司 | 一种基于星历匹配的导航电文快速帧同步方法及系统 |
CN115883024B (zh) * | 2023-02-27 | 2023-05-09 | 成都星联芯通科技有限公司 | 数据映射方法、装置、高轨设备及计算机存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN88103487A (zh) * | 1987-06-12 | 1988-12-28 | 阿尔卡特公司 | 帧和相位快速同步的装置 |
-
2009
- 2009-06-30 CN CN 200910086789 patent/CN101594180B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN88103487A (zh) * | 1987-06-12 | 1988-12-28 | 阿尔卡特公司 | 帧和相位快速同步的装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101594180A (zh) | 2009-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101594180B (zh) | 接收机的电文的位同步和帧同步实现方法及装置 | |
US8831070B2 (en) | Method and apparatus for start of frame delimiter detection | |
US20080062554A1 (en) | Timing recovery for data storage channels with buffered sectors | |
CN110114696A (zh) | 用于卫星导航系统的信号捕获方法及接收机 | |
CN111835381B (zh) | 一种符号速率可变的低信噪比扩频信号捕获方法 | |
TW200730860A (en) | Acquisition method for global positioning system | |
US8442164B2 (en) | Correlation peak location | |
CN102752098A (zh) | 用于通信系统的基于伪随机码序列同步的误码测量方法 | |
US20060159055A1 (en) | Transmission systems | |
CN104536020B (zh) | 一种gnss信号捕获方法 | |
US10175945B2 (en) | Methods and systems for improving correlation | |
CN102565819B (zh) | 一种卫星导航信号的位同步方法 | |
EP4270794A3 (en) | Method and apparatus for binary signal reception, clock data recovery, and soft decoding | |
CN111147085A (zh) | 一种信号翻转码的解码方法及装置 | |
CN103329476A (zh) | 在低信噪比水平下的前同步码检测 | |
CN106059655B (zh) | 一种卫星通信突发定时同步方法 | |
CN112765073A (zh) | 一种数据采样方法、系统、存储介质以及计算机设备 | |
CN115079208A (zh) | 导航系统的辅助定位方法、装置、接收机及存储介质 | |
EP3113399B1 (en) | Frame bit detector in near field communications | |
CN104049263A (zh) | 多模卫星导航信号的基带动态复用接收方法 | |
DK1537690T3 (da) | Systemer og fremgangsmåder til rammesynkronisering | |
CN109782307B (zh) | 一种载波相位的极性判定方法及装置 | |
FR2868635A1 (fr) | Procede de synchronisation rapide d'un dispositif de reception de donnees brouillees au moyen d'un calcul optimise d'une valeur de synchronisation | |
CN114545761A (zh) | 一种本地定时的更新方法、装置、设备及存储介质 | |
CN104849733A (zh) | 一种利用冗余法对导航电文误码进行纠错的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200717 Address after: 610000 Sichuan city of Chengdu province Tianfu Zheng Xing Shun Shing Street No. 172 Patentee after: Huali Zhixin (Chengdu) integrated circuit Co.,Ltd. Address before: 100088 5 Times Building, No. 7, Haidian District, Beijing, Huayuan Road Patentee before: HWA CREATE Corp.,Ltd. |
|
TR01 | Transfer of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121219 |
|
CF01 | Termination of patent right due to non-payment of annual fee |