CN111147085A - 一种信号翻转码的解码方法及装置 - Google Patents
一种信号翻转码的解码方法及装置 Download PDFInfo
- Publication number
- CN111147085A CN111147085A CN201911330277.XA CN201911330277A CN111147085A CN 111147085 A CN111147085 A CN 111147085A CN 201911330277 A CN201911330277 A CN 201911330277A CN 111147085 A CN111147085 A CN 111147085A
- Authority
- CN
- China
- Prior art keywords
- code data
- signal
- clock
- signal flip
- falling edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000001360 synchronised effect Effects 0.000 claims abstract description 43
- 230000009191 jumping Effects 0.000 claims abstract description 7
- 230000007704 transition Effects 0.000 claims description 33
- 238000004364 calculation method Methods 0.000 claims description 24
- 230000003111 delayed effect Effects 0.000 claims description 15
- 230000001788 irregular Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明涉及了一种信号翻转码的解码方法及装置，其中该方法包括：接收信号翻转码数据；根据接收到的信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟；利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位；按照解码单位将信号翻转码数据解码为不归零码数据，并基于同步时钟输出不归零码数据。本发明的实施例利用CMI码数据恢复接收端的同步时钟，并通过检测到的CMI码数据的下降沿简便地界定解码单位以将CMI码解码为NRZ码，解决了现有编解码方式中算法相对繁琐且依赖于FPGA等设备成本较高等问题。
Description
技术领域
本发明涉及编解码技术领域。本发明进一步涉及一种信号翻转码的解码方法及装置。
背景技术
在编解码技术中，CMI(信号翻转码，Coded Mark Inversion)是一种较优的编码格式，其中NRZ(不归零码，Not Return Zero)的“1”码交替地用“00”和“11”表示，而NRZ的“0”码则固定用“01”表示。因此在1个时钟周期内，编码器输入1bit(位)的NRZ码输出变为2bit(位)的CMI码，如图1和图2所示。解码过程正好与之相反。
这种编码方式由于携带丰富的时钟信息，直流分量低，所以在低速数据通信中得到大规模应用。由于CMI得到广泛应用，对于CMI编解码的方案也有很多。最初，大多数方案采用专用接口芯片来实现，随着FPGA(现场可编程门阵列，Field Programmable GateArray)技术的发展和普及，采用FPGA来实现CMI编解码的方案变为主流方式。虽然CMI编解码技术已经愈发成熟，但是目前实现方法中还是存在算法相对繁琐、设备成本较高等问题。
因此，基于上述现有技术中的情况，需要提出一种更便捷、成本更低的解码方案，简化算法、降低成本、提高解码效率。
发明内容
一方面，本发明基于上述目的提出了一种信号翻转码的解码方法，其中该方法包括以下步骤：
接收信号翻转码数据；
根据接收到的信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟；
利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位；
按照解码单位将信号翻转码数据解码为不归零码数据，并基于同步时钟输出不归零码数据。
根据本发明的信号翻转码的解码方法的实施例，其中根据接收到的信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟进一步包括：
将根据接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端；
基于跳变沿信号对本地时钟信号的强制清零调整本地时钟的相位以恢复出同频时钟；
根据同频时钟的二分之一频率时钟恢复出同步时钟。
根据本发明的信号翻转码的解码方法的实施例，其中将根据接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端进一步包括：
对接收到的信号翻转码数据做单位延迟；
将延迟的信号翻转码数据与接收到的信号翻转码数据做异或计算；
根据异或计算结果中的1确定跳变沿并生成跳变沿信号。
根据本发明的信号翻转码的解码方法的实施例，其中利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位进一步包括：
基于高倍时钟对信号翻转码数据做单位延迟；
对信号翻转码数据取反；
将延迟的信号翻转码数据和取反的信号翻转码数据做与计算；
根据与计算结果中的1确定下降沿。
根据本发明的信号翻转码的解码方法的实施例，其中利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位进一步包括：
响应于设置的解码单位中出现不规范编码，重新检测信号翻转码数据的下降沿。
另一方面，本发明还提出了一种信号翻转码的解码装置，其中该装置包括：
至少一个处理器；和
存储器，该存储器存储有处理器可运行的程序指令，该程序指令在被处理器运行时执行以下步骤：
接收信号翻转码数据；
根据接收到的信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟；
利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位；
按照解码单位将信号翻转码数据解码为不归零码数据，并基于同步时钟输出不归零码数据。
根据本发明的信号翻转码的解码装置的实施例，其中根据接收到的信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟进一步包括：
将根据接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端；
基于跳变沿信号对本地时钟信号的强制清零调整本地时钟的相位以恢复出同频时钟；
根据同频时钟的二分之一频率时钟恢复出同步时钟。
根据本发明的信号翻转码的解码装置的实施例，其中将根据接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端进一步包括：
对接收到的信号翻转码数据做单位延迟；
将延迟的信号翻转码数据与接收到的信号翻转码数据做异或计算；
根据异或计算结果中的1确定跳变沿并生成跳变沿信号。
根据本发明的信号翻转码的解码装置的实施例，其中利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位进一步包括：
基于高倍时钟对信号翻转码数据做单位延迟；
对信号翻转码数据取反；
将延迟的信号翻转码数据和取反的信号翻转码数据做与计算；
根据与计算结果中的1确定下降沿。
根据本发明的信号翻转码的解码装置的实施例，其中利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位进一步包括：
响应于设置的解码单位中出现不规范编码，重新检测信号翻转码数据的下降沿。
采用上述技术方案，本发明至少具有如下有益效果：根据对CMI码型的分析，能够利用CMI码数据恢复接收端的同步时钟，并通过检测到的CMI码数据的下降沿简便地界定解码单位以将CMI码解码为NRZ码，解决了现有编解码方式中算法相对繁琐且依赖于FPGA等设备成本较高等问题。
本发明提供了实施例的各方面，不应当用于限制本发明的保护范围。根据在此描述的技术可设想到其它实施方式，这对于本领域普通技术人员来说在研究以下附图和具体实施方式后将是显而易见的，并且这些实施方式意图被包含在本申请的范围内。
下面参考附图更详细地解释和描述了本发明的实施例，但它们不应理解为对于本发明的限制。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对现有技术和实施例描述中所需要使用的附图作简单地介绍，附图中的部件不一定按比例绘制，并且可以省略相关的元件，或者在一些情况下比例可能已经被放大，以便强调和清楚地示出本文描述的新颖特征。另外，如本领域中已知的，结构顺序可以被不同地布置。
图1示出了NRZ码数据编码为CMI码数据的示例的示意图；
图2示出了图1的波形示意图；
图3示出了根据本发明的信号翻转码的解码方法的实施例的示意性框图；
图4示出了利用根据本发明的方法对图1、2所述的CMI码数据进行解码的过程示意图。
具体实施方式
虽然本发明可以以各种形式实施，但是在附图中示出并且在下文中将描述一些示例性和非限制性实施例，但应该理解的是，本公开将被认为是本发明的示例并不意图将本发明限制于所说明的具体实施例。
在下文就本发明的实施例的说明中需要注意的是，其中提到的步骤的编号在没有特殊说明的情况下，仅用于便捷明确地指示该步骤，并不限定所述步骤的顺序。
图3示出了根据本发明的信号翻转码的解码方法的实施例的示意性框图。在如图3所示的实施例中，该方法至少包括以下步骤：
S1：接收信号翻转码数据；
S2：根据接收到的信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟；
S3：利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位；
S4：按照解码单位将信号翻转码数据解码为不归零码数据，并基于同步时钟输出不归零码数据。
首先，数据接收端在步骤S1将CMI信号翻转码数据接收并存于缓存中。解码前要从输入的CMI信号翻转码数据中恢复出同步时钟来。由于常规的时钟信号一般为固定频率的方波，其信号中的上升沿和下降沿均匀、间隔分布。但是接收端的本地晶振产生的本地时钟与接收到的数据本身并不存在相位关联，因而需要使本地时钟追踪上接收到的CMI码数据。对于抖动要求不高的系统来说，可以采用跟踪数据跳变沿的方法，实现同步时钟恢复，即步骤S2根据接收到的CMI信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟，其中跳变沿包括上升沿(0->1)和下降沿(1->0)。恢复出同步时钟后就可以基于该同步时钟输出解码的数据。而对于CMI信号翻转码来说，由于其本身的编码特性，在解码过程中，如何定界解码单位是准确解码的关键。在本发明的实施例中，优选地采用步骤S3利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位symbol。参考图4的示意图，例如检测到第4位与第5位之间有一个下降沿、第6位与第7位之间有一个下降沿，则以第4位与第5位之间的下降沿为基准，向后将第5、6位设置为一个解码单位symbol，第7、8位设置为一个解码单位symbol，第9、10位设置为一个解码单位symbol，以此类推，向前将第3、4位设置为一个解码单位symbol，第1、2位设置为一个解码单位symbol。最后步骤S4按照解码单位将CMI信号翻转码数据解码为NRZ不归零码数据，并基于同步时钟输出不归零码数据，即CMI“00”和“11”解码为NRZ“1”，CMI“01”解码为NRZ“0”，如图4所示。
在本发明的信号翻转码的解码方法的一些实施例中，步骤S2根据接收到的信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟进一步包括：
S21：将根据接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端；
S22：基于跳变沿信号对本地时钟信号的强制清零调整本地时钟的相位以恢复出同频时钟；
S23：根据同频时钟的二分之一频率时钟恢复出同步时钟。
解码前首先从接收到的信号翻转码数据中恢复出同步时钟来。对于抖动(Jitter)要求不高的系统，可以采用跟踪数据跳变沿的方法，实现同步时钟恢复。具体说就是检测数据的跳变沿，然后利用跳变沿控制本地时钟的分频，即步骤S21将根据接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端，并在步骤S22中基于跳变沿信号对本地时钟信号的强制清零调整本地时钟的相位以恢复出同频时钟。最后步骤S23根据同频时钟的二分之一频率时钟恢复出同步时钟。其中，同频时钟对应于接收CMI码数据的时钟，而1/2频率时钟即同步时钟用于CMI解码以及输出解码的NRZ码数据。
在本发明的信号翻转码的解码方法的一些实施例中，步骤S21将根据接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端进一步包括：
S211：对接收到的信号翻转码数据做单位延迟；
S212：将延迟的信号翻转码数据与接收到的信号翻转码数据做异或计算；
S213：根据异或计算结果中的1确定跳变沿并生成跳变沿信号。
跟踪数据跳变沿实现同步时钟恢复的一个重点是如何从接收到的CMI信号翻转码数据中确定跳变沿。优选采用的方法是步骤S211对接收到的CMI信号翻转码数据做单位延迟，然后步骤S212将延迟的CMI信号翻转码数据与接收到的CMI信号翻转码数据做异或(XOR)计算，最后步骤S213根据异或(XOR)计算结果中的1确定跳变沿并生成跳变沿信号，即异或计算结果中出现“1”的位置即为跳变沿的所在。另外，为了尽量减小抖动的存在，上述单位延迟可以尽可能地减小，所采用的方式就是使用高速时钟D触发器(Diff)执行信号翻转码数据的寄存延迟动作。
在本发明的信号翻转码的解码方法的一些实施例中，步骤S3利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位进一步包括：
S31：基于高倍时钟对信号翻转码数据做单位延迟；
S32：对信号翻转码数据取反；
S33：将延迟的信号翻转码数据和取反的信号翻转码数据做与计算；
S34：根据与计算结果中的1确定下降沿。
对于利用下降沿确定解码单位而言，重点是如何确定CMI信号翻转码数据的下降沿，优选地方法是对CMI信号翻转码数据在步骤S31中基于高倍时钟做单位延迟，以及在步骤S32中取反。随后，将S31的延迟的CMI信号翻转码数据和S32的取反的CMI信号翻转码数据做与(AND)计算。最后，步骤S34根据与(AND)计算结果中的1确定下降沿，即与(AND)计算结果中出现“1”的位置即为下降沿的所在。同样地，为了尽量减小抖动的存在，上述单位延迟可以尽可能地减小，所采用的方式就是使用高速时钟D触发器(Diff)执行信号翻转码数据的寄存延迟动作。
在本发明的信号翻转码的解码方法的一些实施例中，步骤S3利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位进一步包括：
S35：响应于设置的解码单位中出现不规范编码，重新检测信号翻转码数据的下降沿。
为了防止数据在传输过程中出现bit错误，定界后即设置了解码单位symbol后不能立即给出解码数据，需要根据定界后的数据跟踪优选地3-4个解码单位symbol。如果跟踪过程中解码单位symbol内出现了不规范编码，即数据为10，就说明定界错误需要重新定界，即执行重新检测信号翻转码数据的下降沿并进一步重新设置解码单位symbol。如果检测例如3-4个解码单位symbol后，发现解码单位symbol内均未出现不规范编码，即数据都为非10，则认为定界成功，可以开始解码并输出解码数据。
另一方面，本发明还提出了一种信号翻转码的解码装置，其中该装置包括：至少一个处理器；和存储器，该存储器存储有处理器可运行的程序指令，该程序指令在被处理器运行时执行以下步骤：
S1：接收信号翻转码数据；
S2：根据接收到的信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟；
S3：利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位；
S4：按照解码单位将信号翻转码数据解码为不归零码数据，并基于同步时钟输出不归零码数据。
在本发明的信号翻转码的解码装置的一些实施例中，步骤S2根据接收到的信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟进一步包括：
S21：将根据接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端；
S22：基于跳变沿信号对本地时钟信号的强制清零调整本地时钟的相位以恢复出同频时钟；
S23：根据同频时钟的二分之一频率时钟恢复出同步时钟。
在本发明的信号翻转码的解码装置的一些实施例中，步骤S21将根据接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端进一步包括：
S211：对接收到的信号翻转码数据做单位延迟；
S212：将延迟的信号翻转码数据与接收到的信号翻转码数据做异或计算；
S213：根据异或计算结果中的1确定跳变沿并生成跳变沿信号。
在本发明的信号翻转码的解码装置的一些实施例中，步骤S3利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位进一步包括：
S31：基于高倍时钟对信号翻转码数据做单位延迟；
S32：对信号翻转码数据取反；
S33：将延迟的信号翻转码数据和取反的信号翻转码数据做与计算；
S34：根据与计算结果中的1确定下降沿。
在本发明的信号翻转码的解码装置的一些实施例中，步骤S3利用高倍时钟检测信号翻转码数据的下降沿，并以检测到的第一个下降沿为基准每两位设置一个解码单位进一步包括：
S35：响应于设置的解码单位中出现不规范编码，重新检测信号翻转码数据的下降沿。
本发明实施例公开所述的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
本文所述的计算机可读存储介质(例如存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
采用上述技术方案，本发明至少具有如下有益效果：根据对CMI码型的分析，能够利用CMI码数据恢复接收端的同步时钟，并通过检测到的CMI码数据的下降沿简便地界定解码单位以将CMI码解码为NRZ码，解决了现有编解码方式中算法相对繁琐且依赖于FPGA等设备成本较高等问题。
应当理解的是，在技术上可行的情况下，以上针对不同实施例所列举的技术特征可以相互组合，从而形成本发明范围内的另外实施例。此外，本文所述的特定示例和实施例是非限制性的，并且可以对以上所阐述的结构、步骤及顺序做出相应修改而不脱离本发明的保护范围。
在本申请中，反意连接词的使用旨在包括连接词。定或不定冠词的使用并不旨在指示基数。具体而言，对“该”对象或“一”和“一个”对象的引用旨在表示多个这样对象中可能的一个。然而，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。此外，可以使用连接词“或”来传达同时存在的特征，而不是互斥方案。换句话说，连接词“或”应理解为包括“和/或”。术语“包括”是包容性的并且具有与“包含”相同的范围。
上述实施例，特别是任何“优选”实施例是实施方式的可能示例，并且仅仅为了清楚理解本发明的原理而提出。在基本上不脱离本文描述的技术的精神和原理的情况下，可以对上述实施例做出许多变化和修改。所有修改旨在被包括在本公开的范围内。
Claims (10)
1.一种信号翻转码的解码方法，其特征在于，所述方法包括以下步骤：
接收信号翻转码数据；
根据接收到的所述信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟；
利用高倍时钟检测所述信号翻转码数据的下降沿，并以检测到的第一个所述下降沿为基准每两位设置一个解码单位；
按照所述解码单位将所述信号翻转码数据解码为不归零码数据，并基于所述同步时钟输出所述不归零码数据。
2.根据权利要求1所述的方法，其特征在于，所述根据接收到的所述信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟进一步包括：
将根据所述接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端；
基于所述跳变沿信号对所述本地时钟信号的强制清零调整所述本地时钟的相位以恢复出同频时钟；
根据所述同频时钟的二分之一频率时钟恢复出所述同步时钟。
3.根据权利要求2所述的方法，其特征在于，所述将根据接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端进一步包括：
对所述接收到的信号翻转码数据做单位延迟；
将所述延迟的所述信号翻转码数据与所述接收到的信号翻转码数据做异或计算；
根据异或计算结果中的1确定所述跳变沿并生成所述跳变沿信号。
4.根据权利要求1所述的方法，其特征在于，所述利用高倍时钟检测所述信号翻转码数据的下降沿，并以检测到的第一个所述下降沿为基准每两位设置一个解码单位进一步包括：
基于所述高倍时钟对所述信号翻转码数据做单位延迟；
对所述信号翻转码数据取反；
将所述延迟的信号翻转码数据和所述取反的信号翻转码数据做与计算；
根据与计算结果中的1确定所述下降沿。
5.根据权利要求1所述的方法，其特征在于，所述利用高倍时钟检测所述信号翻转码数据的下降沿，并以检测到的第一个所述下降沿为基准每两位设置一个解码单位进一步包括：
响应于设置的解码单位中出现不规范编码，重新检测所述信号翻转码数据的下降沿。
6.一种信号翻转码的解码装置，其特征在于，所述装置包括：
至少一个处理器；和
存储器，所述存储器存储有处理器可运行的程序指令，所述程序指令在被处理器运行时执行以下步骤：
接收信号翻转码数据；
根据接收到的所述信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟；
利用高倍时钟检测所述信号翻转码数据的下降沿，并以检测到的第一个所述下降沿为基准每两位设置一个解码单位；
按照所述解码单位将所述信号翻转码数据解码为不归零码数据，并基于所述同步时钟输出所述不归零码数据。
7.根据权利要求6所述的装置，其特征在于，所述根据接收到的所述信号翻转码数据采用跟踪数据跳变沿的方式恢复同步时钟进一步包括：
将根据所述接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端；
基于所述跳变沿信号对所述本地时钟信号的强制清零调整所述本地时钟的相位以恢复出同频时钟；
根据所述同频时钟的二分之一频率时钟恢复出所述同步时钟。
8.根据权利要求7所述的装置，其特征在于，所述将根据接收到的信号翻转码数据确定的跳变沿信号接入本地时钟的清零端进一步包括：
对所述接收到的信号翻转码数据做单位延迟；
将所述延迟的所述信号翻转码数据与所述接收到的信号翻转码数据做异或计算；
根据异或计算结果中的1确定所述跳变沿并生成所述跳变沿信号。
9.根据权利要求6所述的装置，其特征在于，所述利用高倍时钟检测所述信号翻转码数据的下降沿，并以检测到的第一个所述下降沿为基准每两位设置一个解码单位进一步包括：
基于所述高倍时钟对所述信号翻转码数据做单位延迟；
对所述信号翻转码数据取反；
将所述延迟的信号翻转码数据和所述取反的信号翻转码数据做与计算；
根据与计算结果中的1确定所述下降沿。
10.根据权利要求6所述的装置，其特征在于，所述利用高倍时钟检测所述信号翻转码数据的下降沿，并以检测到的第一个所述下降沿为基准每两位设置一个解码单位进一步包括：
响应于设置的解码单位中出现不规范编码，重新检测所述信号翻转码数据的下降沿。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911330277.XA CN111147085A (zh) | 2019-12-20 | 2019-12-20 | 一种信号翻转码的解码方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911330277.XA CN111147085A (zh) | 2019-12-20 | 2019-12-20 | 一种信号翻转码的解码方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111147085A true CN111147085A (zh) | 2020-05-12 |
Family
ID=70519226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911330277.XA Withdrawn CN111147085A (zh) | 2019-12-20 | 2019-12-20 | 一种信号翻转码的解码方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111147085A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114429708A (zh) * | 2020-10-29 | 2022-05-03 | 惠州视维新技术有限公司 | 一种遥控方法、存储介质及终端设备 |
| CN115085893A (zh) * | 2022-02-16 | 2022-09-20 | 上海电气集团股份有限公司 | 轨道交通能馈系统多单元同步运行的实时数据传输方法 |
-
2019
- 2019-12-20 CN CN201911330277.XA patent/CN111147085A/zh not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114429708A (zh) * | 2020-10-29 | 2022-05-03 | 惠州视维新技术有限公司 | 一种遥控方法、存储介质及终端设备 |
| CN115085893A (zh) * | 2022-02-16 | 2022-09-20 | 上海电气集团股份有限公司 | 轨道交通能馈系统多单元同步运行的实时数据传输方法 |
| CN115085893B (zh) * | 2022-02-16 | 2024-04-09 | 上海电气集团股份有限公司 | 轨道交通能馈系统多单元同步运行的实时数据传输方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105075163B (zh) | 极化码的处理方法和设备 | |
| TWI490880B (zh) | 資料匯流排反轉裝置、系統及方法 | |
| US9621303B2 (en) | Method and apparatus for valid encoding | |
| US20070192666A1 (en) | Systems and methods for error reduction associated with information transfer | |
| CN101882095B (zh) | 信号处理装置和纠错方法 | |
| CN111147085A (zh) | 一种信号翻转码的解码方法及装置 | |
| JP2006262454A (ja) | クロック再生方法及びマンチェスタ復号方法 | |
| WO2021036595A1 (zh) | 一种数据编码的方法及设备 | |
| CN115834308A (zh) | 一种跨时域通讯可纠错的曼彻斯特解码方法 | |
| CN102545914B (zh) | Bch编译码方法及装置 | |
| US9484949B1 (en) | Variable run length encoding of a bit stream | |
| CN113868012A (zh) | 一种实现错误检查和纠正码功能的方法和装置 | |
| US9621189B2 (en) | Method and apparatus for identification and compensation for inversion of input bit stream in Ldpc decoding | |
| CN114374883A (zh) | 一种数据传输的校验方法、装置、系统及车辆 | |
| US20180323805A1 (en) | Methods, systems and computer-readable media for error correction | |
| US8644432B2 (en) | Viterbi decoder for decoding convolutionally encoded data stream | |
| US10573215B2 (en) | Method and device for simplifying TCON signal processing | |
| KR20130111586A (ko) | 저 레이턴시 직렬 상호 접속 아키텍처에서의 피드백 루프의 제공 | |
| US11088705B2 (en) | Phase-shifting encoding for signal transition minimization | |
| RU2542669C1 (ru) | Способ кодовой цикловой синхронизации блоков информации для диапазона фиксированных скоростей работы в канале связи | |
| Farkaš et al. | Run length limited CCSDS convolutional codes for optical communications | |
| US11991028B1 (en) | Decoding systems and methods for mitigating distortions in digital signals | |
| US10382061B2 (en) | Convolutional decoder and method of decoding convolutional codes | |
| US8365050B2 (en) | System and method for decoding a message using a priori information | |
| Meshram et al. | Implementation of error correction technique using OCC on FPGA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200512 |