JP2002515674A - シンボル決定のフィードバックを用いる正確な同期のための方法および装置 - Google Patents
シンボル決定のフィードバックを用いる正確な同期のための方法および装置Info
- Publication number
- JP2002515674A JP2002515674A JP2000548960A JP2000548960A JP2002515674A JP 2002515674 A JP2002515674 A JP 2002515674A JP 2000548960 A JP2000548960 A JP 2000548960A JP 2000548960 A JP2000548960 A JP 2000548960A JP 2002515674 A JP2002515674 A JP 2002515674A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- symbol decision
- current
- adjustment signal
- decision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
は、シンボル決定および同調器に対する関連する位相情報をフィードバックする
ことにより正確な同期を達成することのできる通信装置およぼその方法に関する
。
imum Likelihood Detector)は、最適非コヒーレント検出器(Optimum Noncoheren
t Detector)(あるいは相関検出器(correlation detector))としても知られて
いるが、周知である。相関検出器の特性は、マッチト・フィルタまたは高速フー
リエ変換(FFT)のような他の検出器構造をもって達成され得る。しかしなが
ら、4レベルの直角信号(例としてFLEXTM)を分別する特性を上回る極めて
高い感度の改善(例として4dB)および4レベルの疑似直角信号(例としてR
eFLEXTM)を分別する特性を上回る極めて高い感度の改善(例として3dB
)を達成するこれらの検出器の能力は、ひとへに引き出されたシンボル同期の精
度に依存する。したがって、標準のエッジ検出またはアイオープニング同期技術
は、これらの最適検出器で達成できるより低い感度でもうまく動作しないので、
使用され得ない。必要とされるのは、鋼線クロックの特性に等しいかそれ以上の
特性を達成でき、FLEXTMおよびReFLEXTMに対しそれぞれ4dBおよび
3dBの改善を維持する新しい同期技術である。さらに、新しい同期技術は、静
止チャネル中のFLEXTM4レベルに対し、不安定な位相特性を持たない検出
器を提供することである。
用する(ページャのような)選択呼び出し受信機700を示し、好ましくはシン
ボル同期器10および最尤検出器50(図2参照)からなり、それは復調器また
は検出器または相関器30(複数レベルのシンボル(図1に示された4レベル)
用の複数相関器を有してもよい)および最大位相値を有する相関器を選択する相
関器選択器40からなる。選択呼び出し受信機700は、さらに、選択呼び出し
受信機に要求される復調のような多くの機能を制御するプロセッサ300を含む
。同期や復調の機能は、プロセッサの使用あるいはプロセッサ300を使用しな
いで個別のスタンド・アロンの同調器および復調器を通して達成され得ることを
理解されたい。
F信号を受信する受信機20を含む。受信機20によって受信された信号出力は
検出器または復調器(または相関器)30に結合される。復調器30は復調信号
をシンボル同調器10および相関選択器40に出力する。シンボル同調器10は
、図2に関してさらに説明されるように、相関選択器40が最大インデックスを
与えるために、最大位相を有する対応する相関器を選択する時を制御する同期パ
ルスを発行する。シンボル同調器10は、また、プロセッサ300に結合される
。
ラのFLEXTMページング・プロトコルによって確立されるプロトコル規則に従
うデジタル・データを復調する復調器を含む制御器である。例えば、復調器は、
対応するアドレス情報、メッセージ情報および/または制御情報を出力する。プ
ロセッサ300は、好ましくは復調機能を含むとともに選択呼び出し受信機70
0のための制御ポイントである。とりわけ、プロセッサ300は、受信機20、
復調器30およびシンボル同調器10を制御してもよい。プロセッサ300は、
受信したアドレス情報をアドレス・メモリ730に格納された予め定めるアドレ
スと比較し、警報740の1つをトリガするとともに受信テキストまたはグラフ
ィック・メッセージを表示750上に表示する。加えて、メッセージは、送付先
メモリ760に格納される。図2に関してさらに詳細に説明されるように、プロ
セッサ300は、また、前回のシンボル決定または位相値を格納するためのバッ
ファ・メモリを含んでもよい。特定の選択呼び出し受信機が情報を受信すること
を期待されていない期間中、受信機20およにその選択呼び出し受信機の他のコ
ンポーネントをシャットダウンするために、プロセッサ300は、また、電源ス
イッチ770に結合される。選択呼び出し受信機700へのユーザ・インターフ
ェイスは選択器スイッチ780を通して達成される。選択呼び出し受信機は、ま
た、アクノリッジ返信またはリバース・チャネル送信能力を有していてもよく、
そのために送信機790および送信アンテナ792を含んでもよい。
ドウェア回路、デジタル信号プロセッサ、コンピュータ・ソフトウェア、マイク
ロプロセッサ命令のような多くの方法で実行され得る。当業者であれば、上記し
た方法に加え他の方法も等しく適切であることを理解するであろう。プロセッサ
300を含む選択呼び出し受信機の一部として示された全てまたはそのいくつか
は特定用途向け集積回路(ASIC)に、他の信号処理機能とともに集積化され
得る。
細ブロック図を示す。回路12は、好ましくは初期サンプリング点を与え、かつ
電流シンボル決定に対応する検出器を選択する電流同期クロック45電流シンボ
ル決定に対応する検出器を含む複数の検出器30および電流シンボル決定に対応
する検出器の出力を格納するバッファ736(図1および図2を参照)からなる
。バッファは、また、対応するスライディング・ベクトル出力を装置35によっ
て実施されるベクトル・スイッチに与えるタップ付き遅延線31,32,33,
34によって実施され得る。検出器は、好ましくは、複数層のシンボル信号に対
応するシリーズ状の相関器である。検出器30は最尤検出器、マッチト・フィル
タまたは高速フーリエ変換で置き換えられることを理解されたい。回路12は、
また好ましくは、予め定めるウィンドウ内で調整信号を与える最適位相値のため
の初期サンプリング点を求めるプロセッサまたは機能(35,36,37,38
)からなり、ここでプロセッサはさらに最適サンプリング点を提供するために、
調整信号に従って後続のシンボル同期クロックを調整する。
決定指向のフィードバック同期システム(DDFS:decision directed feedba
ck synchronization)のブロック図を示す。動作相関器検出器50は、オーバサ
ンプリングの位相/瞬時の各々で入力信号と4つの各既知信号との間で達成され
る相関の全量を示す4つの出力を提供する。理想的には、オーバサンプリング位
相の1つは、4つの相関出力中で決定するのに最適点を提供する。4つの相関器
(CORR0,CORR1,CORR2,CORR3)およびこれらの出力に基
づくシンボル決定53(MAXI NDEX)の出力が図2に示される。図4−
図15は後続のパラグラフで記述される様々な信号の全てを示す。
図にみられる)とともに4つの相関器出力を用いるが、最良のサンプリング時点
を決定する。4つの相関器出力の各々は、タップ付き遅延線(バッファ736の
31,32,33,34)に供給され、図4−図7にみられる4つの対応するス
ライディング・ベクトル出力を生成する。これらのベクトル長は、シンボルの時
間間隔に対応する。スライディング・ベクトル出力の1つのピークは、適切なサ
ンプリング位相を表わす。スライディング・ベクトル出力の各々は、ベクトル・
スイッチ35への入力である。SYNC CLKがシンボル決定ブロック(最大
/最小ファインダ)をサンプルして後のシンボル時間の半分、MAX INDE
Xに対応するスライディング・ベクトルはベクトル・スイッチ35の出力に(機
能37,38によって表わされるように)クロックされる。このベクトルを0.
5シンボル時間遅くサンプリングすることにより、ピーク相関の中心をベクトル
内に設定し、平均シンボル時間内に複数のピーク相関パルスが生じるのを避ける
。同じ0.5シンボル時間遅延して(機能37によって表わされるように)、ク
ロックされたベクトルが位相決定ブロック36(最大ファインダ)へ供給され、
それは決定されたシンボル決定のためにその最大相関に対応する位相でパルスを
発生する。もし本願発明のサンプリング・サイクルが各シンボル時間に対してサ
イクル当たり24サンプリングであるなら、ブロック36での位相パルスは好ま
しくは機能41によって示されるように24サンプル(フル・サンプリング時間
)だけ遅延され、論理ANDゲート42への入力として与えられる位相パルス信
号56を提供する。図9および図10は、 SYNC CLKおよびシンボルの半
分だけ遅延したSYNC CLKのタイミング図をそれぞれ示す。
られる反復シンボル信号55が与えられる。位相パルス信号56のタイミング図
が図11に示される。反復シンボル信号55は、現在のシンボル決定が反復シン
ボルのシリーズの一部である場合、同期コア・ブロック44へ送られるパルスを
阻止するために用いられる。換言すれば、位相パルス信号56の更新は、反復シ
ンボル信号が存在する場合、同期コア・ブロック44によって無視される。これ
は、そのシンボルのための相関器出力がシンボル期間内でのどのようなサンプリ
ング時(雑音による)に対してもピーク値で発生し、それにより不必要なSYN
Cクロックのジッタを引き起こす位相決定ブロックを混乱させるので、実行され
る。反復シンボル信号55は、好ましくは回路60によって生成され、それはリ
ーディング・エッジ・ブランチ(leading edge branch)およびトレイリング・エ
ッジ・ブランチ(trailing edge branch)を有して示される反復シンボル・ブロッ
ク回路を含む。リーディング・エッジ・ブランチは、好ましくは、図示されるよ
うにSYNC CLKによってゲート制御されるシンボル遅延ブロック47から
なる。シンボル遅延ブロック47は、 SYNCクロック・ゲート制御に関して
、1シンボルだけ遅延したMAX INDEXの表現を与える。遅延ブロック4
7からの出力は、比較器54で現在のMAX INDEXシンボルと比較される
。現在のシンボルおよび遅延されたシンボルが等しい場合、その時比較器の出力
は低となる。比較器54の出力は、好ましくは、ブロック52によって示される
ように“K”サンプル(好ましくはシンボル時間の半分あるいは12シンボル)
だけ遅延され、期待される位相パルスをもたらすリーディング・エッジ・ゲート
を保証する。
だけではなくシンボル遅延ブロック48からなり、両方の遅延ブロックは図示さ
れるようにSYNC CLKによってゲート制御される。前述したように、シン
ボル遅延ブロック47は、 SYNCクロック・ゲート制御に関して、1シンボ
ルだけ遅延したMAX INDEXの表現を与える。シンボル遅延ブロック47
とともにシンボル遅延ブロック48は、 SYNCクロック・ゲート制御に関し
て、2シンボルだけ遅延したMAX INDEXの表現を与える。遅延ブロック
47からの出力は、比較器49で遅延ブロック48からの出力と比較される。ブ
ロック48からの1シンボル時間遅延したシンボルがブロック48からの2シン
ボル時間遅延したシンボル出力に等しい場合、その時比較器49の出力は低とな
る。比較器49の出力は、また好ましくは、ブロック62によって示されるよう
に“K”サンプル(好ましくはシンボル時間の半分あるいは12シンボル)だけ
遅延され、期待される位相パルスをもたらすトレイリング・エッジ・ゲートを保
証する。
ゲート51への第1の入力として機能する。図13のタイミング図に示されるよ
うに比較器449の遅延出力は、論理ANDゲート51への第2の入力として機
能する。その結果、比較器54または比較器49のいずれかが低になる場合(現
在のシンボルは直前のシンボルに一致するか直前のシンボルが直後のシンボルに
一致する)、論理ANDゲート51の出力(図14のタイミング図によって示さ
れるように)、すなわち、反復シンボル55は低となり、続いてANDゲート4
2で位相パルス信号56をゲート制御する。ゲート制御された位相パルス信号4
3は図15のタイミング図によって描かれる。
供し、それはその後SYNC COREブロック44へ送られる。 SYNC
COREブロック44は同期器のループ帯域幅(適応レート)を制御するために
用いられる。それはまた、パルス決定ブロック36がパルスを送らない時でさえ
も、平均期間でSYNC CLK45を生成する。これは、 PHASE PU
LSE信号56をゲート制御するANDゲート42へのPEPEAT SYMB
OL入力55に関して特に重要である。
正確に同期するための方法200を描くフローチャートが示される。ステップ2
00で、相関器は、好ましくは最尤検出器(MLD)によって選択され、それは
現在のシンボル決定に対応する最大位相値を有する。ステップ204で、最適サ
ンプリング位相が選択されたMLD出力から現在のシンボル期間に対して推定さ
れ、調整信号を与える。好ましくは、最高の位相値が、現在のサンプリング点の
前後において予め定める期間(好ましくはシンボル期間の半分)測定される。判
断ブロック208で、現在のシンボル決定が一連の繰り返しシンボルの一員であ
る場合、その時同期器はその調整信号を無視すべきである。現在のシンボル決定
が、前のシンボル決定と異なっている場合、その時ステップ211で、その後の
シンボル同期クロック・パルスがその調整信号に基づいて調整される。
る以外のいかなる方法においても本願発明を限定することを意図するものではな
い。
含む選択呼び出し受信機のブロック図である。
すフローチャートである。
る。
る。
示すタイミング図である。
ゲート化された位相パルスを示すタイミング図である。
Claims (10)
- 【請求項1】 複数の同期器を有する回路における現在のシンボル決定を用いて
、与えられたシンボル期間に対する最適サンプリング位相を決定することによる
シンボル決定フィードバックを用いる正確な同期のための方法において、 前記現在のシンボル決定に対応する相関器出力を選択する段階であって、前記
現在のシンボル決定は選択された前記相関器出力を提供する現在の同期クロック
によって生成される、段階と、 調整信号を提供するために、選択された前記相関器出力から前記現在のシンボ
ル期間の前記最適サンプリング位相を推定する段階と、 前記調整信号に基づき後続のシンボル同期クロック・パルスを調整する段階と
、 から構成されることを特徴とする方法。 - 【請求項2】 最適サンプリング位相を推定する前記段階は、現在のサンプリン
グ点の前後における予め定める時間間隔の最高の位相値を測定する段階を含むこ
とを特徴とする請求項1記載の方法。 - 【請求項3】 前記同期クロック・パルスに対する前記調整信号は、前記調整と
同時に前記現在のシンボル決定が前回のシンボル決定と同じである場合、無視さ
れることを特徴とする請求項1記載の方法。 - 【請求項4】 前記同期クロック・パルスに対する前記調整信号は、前記調整と
同時に前記現在のシンボル決定が前回の反復されたシンボル決定のn番である場
合、無視されることを特徴とする請求項1記載の方法。 - 【請求項5】 前記同期クロック・パルスに対する前記調整信号は、前記調整と
同時に前記現在のシンボル決定が一連の反復されたシンボルの一員である場合、
無視されることを特徴とする請求項1記載の方法。 - 【請求項6】 初期サンプリング点を提供し、かつ現在のシンボル決定に対応す
る検出器を選択する現在同期クロックと、 前記現在のシンボル決定に対応する前記検出器を含む複数の検出器と、 前記現在のシンボル決定に対応する前記検出器の出力を格納するバッファと、 調整信号を提供するために、所定のウィンドウ内で最適位相値に対する前記初
期サンプリング点を検索するプロセッサであって、前記プロセッサは、最適サン
プリング点を提供するために、前記調整信号に従って後続のシンボル同期クロッ
クをさらに調整する、プロセッサと、 から構成されることを特徴とするシンボル決定に向けられたフィードバック同
期のための回路。 - 【請求項7】 前記複数の検出器は、相関器からなることを特徴とする請求項6
記載の回路。 - 【請求項8】 前記複数の検出器は、高速フーリエ変換フィルタからなることを
特徴とする請求項6記載の回路。 - 【請求項9】 前記バッファは、対応するスライディング・ベクトル出力をベク
トル・スイッチに与えるタップ付き遅延線からなることを特徴とする請求項6記
載の回路。 - 【請求項10】 選択呼び出し受信機と、 前記選択呼び出し受信機に結合された復調器と、 シンボル決定に向けられたフィードバック同期のために、前記復調器に結合さ
れた回路と、から構成されることを特徴とする同期信号を受信できる選択呼び出
し受信装置であり、前記回路は、 初期サンプリング点を提供し、かつ現在のシンボル決定に対応する検出器
を選択する現在同期クロックと、 前記現在のシンボル決定に対応する前記検出器を含む複数の検出器と、 前記現在のシンボル決定に対応する前記検出器の出力を格納するバッファ
と、 調整信号を提供するために、所定のウィンドウ内で最適位相値に対する前
記初期サンプリング点を検索するプロセッサであって、前記プロセッサは、最適
サンプリング点を提供するために、前記調整信号に従って後続のシンボル同期ク
ロックをさらに調整する、プロセッサと、 から構成されることを特徴とする同期信号を受信できる選択呼び出し受信装置
。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/076,992 | 1998-05-13 | ||
US09/076,992 US6130920A (en) | 1998-05-13 | 1998-05-13 | Method and apparatus for accurate synchronization using symbol decision feedback |
PCT/US1999/007670 WO1999059252A1 (en) | 1998-05-13 | 1999-04-07 | Method and apparatus for accurate synchronization using symbol decision feedback |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002515674A true JP2002515674A (ja) | 2002-05-28 |
JP4271858B2 JP4271858B2 (ja) | 2009-06-03 |
Family
ID=22135472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000548960A Expired - Fee Related JP4271858B2 (ja) | 1998-05-13 | 1999-04-07 | シンボル決定のフィードバックを用いる正確な同期のための方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6130920A (ja) |
EP (1) | EP1078471A1 (ja) |
JP (1) | JP4271858B2 (ja) |
CN (1) | CN1300469A (ja) |
WO (1) | WO1999059252A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101488469B1 (ko) | 2009-01-15 | 2015-02-06 | 삼성전자주식회사 | 주파수 영역 피드백 신호 제거를 수행하는 전이중 릴레이에서의 동기화 장치 및 방법 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6493406B1 (en) * | 1999-07-22 | 2002-12-10 | Motorola Inc | Method and apparatus for symbol independent discriminator correlator automatic frequency control |
US6990160B1 (en) * | 1999-09-17 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | Reception apparatus and method |
US6810093B1 (en) * | 2002-05-03 | 2004-10-26 | Atheros Communications, Inc. | Sequence detection |
US7295601B1 (en) * | 2002-08-12 | 2007-11-13 | Edgewater Computer Systems, Inc. | Method and apparatus for performing digital timing recovery on oversampled 802.11b baseband signals |
US7616707B2 (en) * | 2005-07-08 | 2009-11-10 | Research In Motion Limited | Methods and apparatus for reducing a sampling rate during a sampling phase determination process |
EP2086157B1 (en) * | 2008-01-30 | 2012-09-26 | Nokia Siemens Networks Oy | Method and device for processing data and communication system comprising such device |
CN101981530B (zh) * | 2008-04-11 | 2012-12-12 | 飞思卡尔半导体公司 | 具有低功率模式和非低功率模式的微处理器,数据处理系统和计算机程序产品 |
US9008195B2 (en) * | 2012-01-09 | 2015-04-14 | Vixs Systems, Inc. | Detection of a packet type in a communications system |
US10869652B2 (en) * | 2015-10-15 | 2020-12-22 | Georgia Tech Research Corporation | Analogue time division multiplexing for cable reduction in imaging catheters |
US10749557B1 (en) * | 2019-07-12 | 2020-08-18 | Bae Systems Information And Electronic Systems Integration Inc. | Adaptive spur processing |
CN115296697A (zh) * | 2022-06-29 | 2022-11-04 | 航天恒星科技有限公司 | 一种基于非相干扩频的早迟门位同步装置及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208833A (en) * | 1991-04-08 | 1993-05-04 | Motorola, Inc. | Multi-level symbol synchronizer |
CA2113919A1 (en) * | 1992-06-18 | 1993-12-23 | Norio Yamaguchi | Maximum likelihood sequence estimator and maximum likelihood sequence estimation method |
US5748686A (en) * | 1996-04-04 | 1998-05-05 | Globespan Technologies, Inc. | System and method producing improved frame synchronization in a digital communication system |
US5751774A (en) * | 1996-04-04 | 1998-05-12 | Lucent Technologies Inc. | Transmission system for digital audio broadcasting |
US5802079A (en) * | 1996-04-04 | 1998-09-01 | Lucent Technologies Inc. | Transmission system for digital audio broadcasting |
US5838774A (en) * | 1996-07-01 | 1998-11-17 | Bellsouth Corporation | Telephone polling method |
US5838744A (en) * | 1996-10-22 | 1998-11-17 | Talx Corporation | High speed modem and method having jitter-free timing recovery |
-
1998
- 1998-05-13 US US09/076,992 patent/US6130920A/en not_active Expired - Lifetime
-
1999
- 1999-04-07 WO PCT/US1999/007670 patent/WO1999059252A1/en not_active Application Discontinuation
- 1999-04-07 EP EP99916487A patent/EP1078471A1/en not_active Withdrawn
- 1999-04-07 CN CN99806099.2A patent/CN1300469A/zh active Pending
- 1999-04-07 JP JP2000548960A patent/JP4271858B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101488469B1 (ko) | 2009-01-15 | 2015-02-06 | 삼성전자주식회사 | 주파수 영역 피드백 신호 제거를 수행하는 전이중 릴레이에서의 동기화 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
US6130920A (en) | 2000-10-10 |
JP4271858B2 (ja) | 2009-06-03 |
EP1078471A1 (en) | 2001-02-28 |
WO1999059252A1 (en) | 1999-11-18 |
CN1300469A (zh) | 2001-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109005137B (zh) | Ofdm系统接收机的帧同步方法及系统 | |
JP3414558B2 (ja) | 最大相関値タイミング推定回路及び受信装置 | |
EP1949636B1 (en) | Synchronisation in a multicarrier receiver with guard interval carrelation | |
US7756225B2 (en) | Device and method for preamble detection and frame synchronization in data packet transmission | |
KR101291859B1 (ko) | 변화하는 채널 조건에 대한 개선된 타이밍 획득 방법 및 시스템 | |
JP2002515674A (ja) | シンボル決定のフィードバックを用いる正確な同期のための方法および装置 | |
EP1237319A1 (en) | Methods and apparatus for efficient and accurate coarse timing synchronization in burst demodulators | |
EP0877505B1 (en) | Synchronous circuit controller for controlling data transmission between asynchronous circuits | |
JPH03195129A (ja) | 最尤系列推定装置 | |
JPH10126457A (ja) | 受信された信号のタイミング位相オフセットおよび搬送波位相オフセットを評価するためのシステム、タイミング位相および搬送波位相を再同期させるためのシステム、およびタイミング位相および搬送波位相を再同期させるための方法 | |
US6289064B1 (en) | Synchronization equipment | |
JP2003304219A (ja) | 受信フレームの同期方法、フレームエッジ検出方法及びそれを用いた受信装置 | |
CN108449298B (zh) | 一种适应于高速宽带通信的定时同步与频偏估计方法 | |
JPH09153887A (ja) | 高速獲得ビットタイミングループ方法およびその装置 | |
JP2006238367A (ja) | 復調タイミング生成回路及び復調装置 | |
JP3036854B2 (ja) | 干渉検出回路 | |
JP3160517B2 (ja) | 同期装置 | |
JP2002501713A (ja) | バーストタイプ・ディジタル通信システムのためのプリアンブル検出と情報伝送を組合せる方法 | |
US5204879A (en) | High speed data detection and clock recovery in a received multi-level data signal | |
JP2002101019A (ja) | 受信機の同期方法および同期装置 | |
JPH0537511A (ja) | ユニークワード検出回路 | |
US7039139B1 (en) | System for increasing digital data demodulator synchronization timing resolution using training sequence correlation values | |
JPH10190619A (ja) | 同期装置 | |
US7733764B2 (en) | Method and system for dynamically reducing length of a delay chain | |
JP3447882B2 (ja) | 同期装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050519 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060329 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |