JP4271858B2

JP4271858B2 - シンボル決定のフィードバックを用いる正確な同期のための方法および装置

Info

Publication number: JP4271858B2
Application number: JP2000548960A
Authority: JP
Inventors: クリントン・シー・パウエル・ザ・セカンド; チュン−イェ・チャング; デイビッド・エル・ブラウン; デイビッド・エフ・ブラウン; ロバート・カール・シュウェイカート
Original assignee: NXP USA Inc
Current assignee: NXP USA Inc
Priority date: 1998-05-13
Filing date: 1999-04-07
Publication date: 2009-06-03
Anticipated expiration: 2019-04-07
Also published as: US6130920A; CN1300469A; JP2002515674A; EP1078471A1; WO1999059252A1

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に選択呼び出し受信機のような通信装置に関し、さらに詳しくは、シンボル決定および同調器に対する関連する位相情報をフィードバックすることにより正確な同期を達成することのできる通信装置およぼその方法に関する。
【０００２】
【発明の背景技術】
付加的な白色ガウシアン雑音中のＦＳＫ信号を検出するための最尤検出器(Maximum Likelihood Detector)は、最適非コヒーレント検出器(Optimum Noncoherent Detector)（あるいは相関検出器(correlation detector)）としても知られているが、周知である。相関検出器の特性は、マッチト・フィルタまたは高速フーリエ変換（ＦＦＴ）のような他の検出器構造をもって達成され得る。しかしながら、４レベルの直角信号（例としてＦＬＥＸ^TM）を分別する特性を上回る極めて高い感度の改善（例として４ｄＢ）および４レベルの疑似直角信号（例としてRｅＦＬＥＸ^TM）を分別する特性を上回る極めて高い感度の改善（例として３ｄＢ）を達成するこれらの検出器の能力は、ひとへに引き出されたシンボル同期の精度に依存する。したがって、標準のエッジ検出またはアイオープニング同期技術は、これらの最適検出器で達成できるより低い感度でもうまく動作しないので、使用され得ない。必要とされるのは、鋼線クロックの特性に等しいかそれ以上の特性を達成でき、ＦＬＥＸ^TMおよびRｅＦＬＥＸ^TMに対しそれぞれ４ｄＢおよび３ｄＢの改善を維持する新しい同期技術である。さらに、新しい同期技術は、静止チャネル中のＦＬＥＸＴＭ４レベルに対し、不安定な位相特性を持たない検出器を提供することである。
【０００３】
【好適な実施例の詳細な説明】
図１は、シンボル決定フィードバックを用いる正確な同期を提供する回路を使用する（ページャのような）選択呼び出し受信機７００を示し、好ましくはシンボル同期器１０および最尤検出器５０（図２参照）からなり、それは復調器または検出器または相関器３０（複数レベルのシンボル（図１に示された４レベル）用の複数相関器を有してもよい）および最大位相値を有する相関器を選択する相関器選択器４０からなる。選択呼び出し受信機７００は、さらに、選択呼び出し受信機に要求される復調のような多くの機能を制御するプロセッサ３００を含む。同期や復調の機能は、プロセッサの使用あるいはプロセッサ３００を使用しないで個別のスタンド・アロンの同調器および復調器を通して達成され得ることを理解されたい。
【０００４】
選択呼び出し受信機７００は、好ましくはアンテナ２２によって検出されるＲＦ信号を受信する受信機２０を含む。受信機２０によって受信された信号出力は検出器または復調器（または相関器）３０に結合される。復調器３０は復調信号をシンボル同調器１０および相関選択器４０に出力する。シンボル同調器１０は、図２に関してさらに説明されるように、相関選択器４０が最大インデックスを与えるために、最大位相を有する対応する相関器を選択する時を制御する同期パルスを発行する。シンボル同調器１０は、また、プロセッサ３００に結合される。
【０００５】
プロセッサ３００は、好ましくは相関選択器４０に結合され、例えばモトローラのＦＬＥＸ^TMページング・プロトコルによって確立されるプロトコル規則に従うデジタル・データを復調する復調器を含む制御器である。例えば、復調器は、対応するアドレス情報、メッセージ情報および／または制御情報を出力する。プロセッサ３００は、好ましくは復調機能を含むとともに選択呼び出し受信機７００のための制御ポイントである。とりわけ、プロセッサ３００は、受信機２０、復調器３０およびシンボル同調器１０を制御してもよい。プロセッサ３００は、受信したアドレス情報をアドレス・メモリ７３０に格納された予め定めるアドレスと比較し、警報７４０の１つをトリガするとともに受信テキストまたはグラフィック・メッセージを表示７５０上に表示する。加えて、メッセージは、送付先メモリ７６０に格納される。図２に関してさらに詳細に説明されるように、プロセッサ３００は、また、前回のシンボル決定または位相値を格納するためのバッファ・メモリを含んでもよい。特定の選択呼び出し受信機が情報を受信することを期待されていない期間中、受信機２０およにその選択呼び出し受信機の他のコンポーネントをシャットダウンするために、プロセッサ３００は、また、電源スイッチ７７０に結合される。選択呼び出し受信機７００へのユーザ・インターフェイスは選択器スイッチ７８０を通して達成される。選択呼び出し受信機は、また、アクノリッジ返信またはリバース・チャネル送信能力を有していてもよく、そのために送信機７９０および送信アンテナ７９２を含んでもよい。
【０００６】
上記プロセッサ３００で用いられる方程式およびアルゴリズムの連続は、ハードウェア回路、デジタル信号プロセッサ、コンピュータ・ソフトウェア、マイクロプロセッサ命令のような多くの方法で実行され得る。当業者であれば、上記した方法に加え他の方法も等しく適切であることを理解するであろう。プロセッサ３００を含む選択呼び出し受信機の一部として示された全てまたはそのいくつかは特定用途向け集積回路（ＡＳＩＣ）に、他の信号処理機能とともに集積化され得る。
【０００７】
図２は、フィードバック同期に向けられたシンボル決定のための回路１２の詳細ブロック図を示す。回路１２は、好ましくは初期サンプリング点を与え、かつ現在のシンボル決定に対応する検出器を選択する現在同期クロック４５、現在のシンボル決定に対応する検出器を含む複数の検出器３０および現在のシンボル決定に対応する検出器の出力を格納するバッファ７３６（図１および図２を参照）からなる。バッファは、また、対応するスライディング・ベクトル出力を装置３５によって実施されるベクトル・スイッチに与えるタップ付き遅延線３１，３２，３３，３４によって実施され得る。検出器は、好ましくは、複数層のシンボル信号に対応するシリーズ状の相関器である。検出器３０は最尤検出器、マッチト・フィルタまたは高速フーリエ変換で置き換えられることを理解されたい。回路１２は、また好ましくは、予め定めるウィンドウ内で調整信号を与える最適位相値のための初期サンプリング点を求めるプロセッサまたは機能（３５，３６，３７，３８）からなり、ここでプロセッサはさらに最適サンプリング点を提供するために、調整信号に従って後続のシンボル同期クロックを調整する。
【０００８】
換言すれば、図２の回路１２は、本来的には、動作相関器検出器５０を有する決定指向のフィードバック同期システム（ＤＤＦＳ：decision directed feedback synchronization）のブロック図を示す。動作相関器検出器５０は、オーバサンプリングの位相／瞬時の各々で入力信号と４つの各既知信号との間で達成される相関の全量を示す４つの出力を提供する。理想的には、オーバサンプリング位相の１つは、４つの相関出力中で決定するのに最適点を提供する。４つの相関器（ＣＯＲＲ０，ＣＯＲＲ１，ＣＯＲＲ２，ＣＯＲＲ３）およびこれらの出力に基づくシンボル決定５３（ＭＡＸＩＮＤＥＸ）の出力が図２に示される。図４−図１５は後続のパラグラフで記述される様々な信号の全てを示す。
【０００９】
回路１２は、好ましくは、ＭＡＸＩＮＤＥＸ（その出力は図８のタイミング図にみられる）とともに４つの相関器出力を用いるが、最良のサンプリング時点を決定する。４つの相関器出力の各々は、タップ付き遅延線（バッファ７３６の３１，３２，３３，３４）に供給され、図４−図７にみられる４つの対応するスライディング・ベクトル出力を生成する。これらのベクトル長は、シンボルの時間間隔に対応する。スライディング・ベクトル出力の１つのピークは、適切なサンプリング位相を表わす。スライディング・ベクトル出力の各々は、ベクトル・スイッチ３５への入力である。ＳＹＮＣＣＬＫがシンボル決定ブロック（最大／最小ファインダ）をサンプルして後のシンボル時間の半分、ＭＡＸＩＮＤＥＸに対応するスライディング・ベクトルはベクトル・スイッチ３５の出力に（機能３７，３８によって表わされるように）クロックされる。このベクトルを０．５シンボル時間遅くサンプリングすることにより、ピーク相関の中心をベクトル内に設定し、平均シンボル時間内に複数のピーク相関パルスが生じるのを避ける。同じ０．５シンボル時間遅延して（機能３７によって表わされるように）、クロックされたベクトルが位相決定ブロック３６（最大ファインダ）へ供給され、それは決定されたシンボル決定のためにその最大相関に対応する位相でパルスを発生する。もし本願発明のサンプリング・サイクルが各シンボル時間に対してサイクル当たり２４サンプリングであるなら、ブロック３６での位相パルスは好ましくは機能４１によって示されるように２４サンプル（フル・サンプリング時間）だけ遅延され、論理ＡＮＤゲート４２への入力として与えられる位相パルス信号５６を提供する。図９および図１０は、ＳＹＮＣＣＬＫおよびシンボルの半分だけ遅延したＳＹＮＣＣＬＫのタイミング図をそれぞれ示す。
【００１０】
論理ゲート４２の他の入力には、位相パルス信号５６をゲートするために用いられる反復シンボル信号５５が与えられる。位相パルス信号５６のタイミング図が図１１に示される。反復シンボル信号５５は、現在のシンボル決定が反復シンボルのシリーズの一部である場合、同期コア・ブロック４４へ送られるパルスを阻止するために用いられる。換言すれば、位相パルス信号５６の更新は、反復シンボル信号が存在する場合、同期コア・ブロック４４によって無視される。これは、そのシンボルのための相関器出力がシンボル期間内でのどのようなサンプリング時（雑音による）に対してもピーク値で発生し、それにより不必要なＳＹＮＣクロックのジッタを引き起こす位相決定ブロックを混乱させるので、実行される。反復シンボル信号５５は、好ましくは回路６０によって生成され、それはリーディング・エッジ・ブランチ(leading edge branch)およびトレイリング・エッジ・ブランチ(trailing edge branch)を有して示される反復シンボル・ブロック回路を含む。リーディング・エッジ・ブランチは、好ましくは、図示されるようにＳＹＮＣＣＬＫによってゲート制御されるシンボル遅延ブロック４７からなる。シンボル遅延ブロック４７は、ＳＹＮＣクロック・ゲート制御に関して、１シンボルだけ遅延したＭＡＸＩＮＤＥＸの表現を与える。遅延ブロック４７からの出力は、比較器５４で現在のＭＡＸＩＮＤＥＸシンボルと比較される。現在のシンボルおよび遅延されたシンボルが等しい場合、その時比較器の出力は低となる。比較器５４の出力は、好ましくは、ブロック５２によって示されるように“Ｋ”サンプル（好ましくはシンボル時間の半分あるいは１２シンボル）だけ遅延され、期待される位相パルスをもたらすリーディング・エッジ・ゲートを保証する。
【００１１】
トレイリング・エッジ・ブランチは、好ましくは、シンボル遅延ブロック４７だけではなくシンボル遅延ブロック４８からなり、両方の遅延ブロックは図示されるようにＳＹＮＣＣＬＫによってゲート制御される。前述したように、シンボル遅延ブロック４７は、ＳＹＮＣクロック・ゲート制御に関して、１シンボルだけ遅延したＭＡＸＩＮＤＥＸの表現を与える。シンボル遅延ブロック４７とともにシンボル遅延ブロック４８は、ＳＹＮＣクロック・ゲート制御に関して、２シンボルだけ遅延したＭＡＸＩＮＤＥＸの表現を与える。遅延ブロック４７からの出力は、比較器４９で遅延ブロック４８からの出力と比較される。ブロック４８からの１シンボル時間遅延したシンボルがブロック４８からの２シンボル時間遅延したシンボル出力に等しい場合、その時比較器４９の出力は低となる。比較器４９の出力は、また好ましくは、ブロック６２によって示されるように“Ｋ”サンプル（好ましくはシンボル時間の半分あるいは１２シンボル）だけ遅延され、期待される位相パルスをもたらすトレイリング・エッジ・ゲートを保証する。
【００１２】
図１２のタイミング図に示されるように比較器５４の遅延出力は、論理ＡＮＤゲート５１への第１の入力として機能する。図１３のタイミング図に示されるように比較器４４９の遅延出力は、論理ＡＮＤゲート５１への第２の入力として機能する。その結果、比較器５４または比較器４９のいずれかが低になる場合（現在のシンボルは直前のシンボルに一致するか直前のシンボルが直後のシンボルに一致する）、論理ＡＮＤゲート５１の出力（図１４のタイミング図によって示されるように）、すなわち、反復シンボル５５は低となり、続いてＡＮＤゲート４２で位相パルス信号５６をゲート制御する。ゲート制御された位相パルス信号４３は図１５のタイミング図によって描かれる。
【００１３】
ロジック・ゲート４２の出力はＧＡＴＥＤＰＨＡＳＥＰＵＬＳＥ４３を提供し、それはその後ＳＹＮＣＣＯＲＥブロック４４へ送られる。ＳＹＮＣＣＯＲＥブロック４４は同期器のループ帯域幅（適応レート）を制御するために用いられる。それはまた、パルス決定ブロック３６がパルスを送らない時でさえも、平均期間でＳＹＮＣＣＬＫ４５を生成する。これは、ＰＨＡＳＥＰＵＬＳＥ信号５６をゲート制御するＡＮＤゲート４２へのＰＥＰＥＡＴＳＹＭＢＯＬ入力５５に関して特に重要である。
【００１４】
図３を参照して、選択呼び出し受信機でシンボル決定フィードバックを用いて正確に同期するための方法２００を描くフローチャートが示される。ステップ２００で、相関器は、好ましくは最尤検出器（ＭＬＤ）によって選択され、それは現在のシンボル決定に対応する最大位相値を有する。ステップ２０４で、最適サンプリング位相が選択されたＭＬＤ出力から現在のシンボル期間に対して推定され、調整信号を与える。好ましくは、最高の位相値が、現在のサンプリング点の前後において予め定める期間（好ましくはシンボル期間の半分）測定される。判断ブロック２０８で、現在のシンボル決定が一連の繰り返しシンボルの一員である場合、その時同期器はその調整信号を無視すべきである。現在のシンボル決定が、前のシンボル決定と異なっている場合、その時ステップ２１１で、その後のシンボル同期クロック・パルスがその調整信号に基づいて調整される。
【００１５】
上記説明は、例によってのみ意図されているのであり、次の請求項で規定される以外のいかなる方法においても本願発明を限定することを意図するものではない。
【図面の簡単な説明】
【図１】本願発明に従うシンボル決定フィードバックを有する用いる高精度同期装置を含む選択呼び出し受信機のブロック図である。
【図２】本願発明に従う同期装置および検出器のブロック図である。
【図３】本願発明に従うシンボル決定フィードバックを用いる正確に同期する方法を示すフローチャートである。
【図４】本願発明に従う第１相関器からの出力を示すタイミング図である。
【図５】本願発明に従う第２相関器からの出力を示すタイミング図である。
【図６】本願発明に従う第３相関器からの出力を示すタイミング図である。
【図７】本願発明に従う第４相関器からの出力を示すタイミング図である。
【図８】本願発明に従うシンボル決定（ＭＡＸＩＮＤＥＸ）を示すタイミング図である。
【図９】本願発明に従う同期信号を示すタイミング図である。
【図１０】本願発明に従う半シンボル遅延を有する同期クロックを示すタイミング図である。
【図１１】本願発明に従う位相パルスを示すタイミング図である。
【図１２】本願発明に従うリーディング・エッジ・ゲートを示すタイミング図である。
【図１３】本願発明に従うトレイリング・エッジ・ゲートを示すタイミング図である。
【図１４】本願発明に従うリーディングおよびトレイリングを結合したエッジ・ゲートを示すタイミング図である。
【図１５】本願発明に従うリーディングおよびトレイリングを結合したエッジ・ゲートでゲート化された位相パルスを示すタイミング図である。

Claims

複数の相関器を有する回路における現在のシンボル決定を用いて、与えられたシンボル期間に対する最適サンプリング位相を決定することによるシンボル決定フィードバックを用いる正確な同期のための方法において、
前記現在のシンボル決定に対応する相関器出力を選択する段階であって、前記現在のシンボル決定は選択された前記相関器出力を提供する現在の同期クロックによって生成される、段階と、
調整信号を提供するために、選択された前記相関器出力から前記現在のシンボル期間の現在のサンプリング点の前後の予め定める時間間隔における最高の位相値を測定する段階と、
前記調整信号に基づき後続のシンボル同期クロック・パルスを調整する段階と、
から構成されることを特徴とする方法。
前記同期クロック・パルスに対する前記調整信号は、前記調整の時に前記現在のシンボル決定が前回のシンボル決定と同じである場合、無視されることを特徴とする請求項１記載の方法。
前記同期クロック・パルスは、前記調整の時に前記現在のシンボル決定が前回のシンボル決定と異なる場合、調整されることを特徴とする請求項１記載の方法。
前記同期クロック・パルスに対する前記調整信号は、前記調整の時に前記現在のシンボル決定が一連の反復されたシンボル決定の一つである場合、無視されることを特徴とする請求項１記載の方法。
初期サンプリング点を提供し、かつ現在のシンボル決定に対応する検出器を選択する現在同期クロックと、
前記現在のシンボル決定に対応する前記検出器を含む複数の検出器と、
前記現在のシンボル決定に対応する前記検出器の出力を格納するバッファと、
調整信号を提供するために、所定のウィンドウ内で現在のサンプリング点の前後の予め定める時間間隔における最高の位相値に対する前記初期サンプリング点を検索するプロセッサであって、前記プロセッサは、最適サンプリング点を提供するために、前記調整信号に従って後続のシンボル同期クロックをさらに調整する、プロセッサと、
から構成されることを特徴とするシンボル決定に向けられたフィードバック同期のための回路。
前記複数の検出器は、相関器からなることを特徴とする請求項５記載の回路。
前記複数の検出器は、高速フーリエ変換フィルタからなることを特徴とする請求項５記載の回路。
前記バッファは、対応するスライディング・ベクトル出力をベクトル・スイッチに与えるタップ付き遅延線からなることを特徴とする請求項５記載の回路。
選択呼び出し受信機と、
前記選択呼び出し受信機に結合された復調器と、
シンボル決定に向けられたフィードバック同期のために、前記復調器に結合された回路と、から構成されることを特徴とする同期信号を受信できる選択呼び出し受信装置であり、前記回路は、
初期サンプリング点を提供し、かつ現在のシンボル決定に対応する検出器を選択する現在同期クロックと、
前記現在のシンボル決定に対応する前記検出器を含む複数の検出器と、
前記現在のシンボル決定に対応する前記検出器の出力を格納するバッファと、
調整信号を提供するために、所定のウィンドウ内で現在のサンプリング点の前後の予め定める時間間隔における最高の位相値に対する前記初期サンプリング点を検索するプロセッサであって、前記プロセッサは、最適サンプリング点を提供するために、前記調整信号に従って後続のシンボル同期クロックをさらに調整する、プロセッサと、
から構成されることを特徴とする同期信号を受信できる選択呼び出し受信装置。