CN1300469A - 使用符号判决反馈来进行准确同步的方法和装置 - Google Patents
使用符号判决反馈来进行准确同步的方法和装置 Download PDFInfo
- Publication number
- CN1300469A CN1300469A CN99806099.2A CN99806099A CN1300469A CN 1300469 A CN1300469 A CN 1300469A CN 99806099 A CN99806099 A CN 99806099A CN 1300469 A CN1300469 A CN 1300469A
- Authority
- CN
- China
- Prior art keywords
- current
- symbol
- judgement
- sign
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
一个电路(12),用于符号判决控制反馈同步,包括:一个当前符号时钟(45),提供一个开始采样点,并且选择与一个当前符号判决相应的一个检测器。这个电路进一步包括多个检测器(31,32,33和34),多个检测器包括与当前符号判决相应的检测器;一个缓冲器(736),用于保存与这个当前符号判决相应的检测器的输出。并且这个电路(12)进一步包括一个处理器(300),这个处理器300用于在这个开始采样点的周围一预定窗口内,搜寻一个最佳相位值,来提供一个调节信号,其中这个处理器进一步根据这个调节信号来调节一个随后符号同步时钟,以提供一个最佳采样点。
Description
本发明涉及一个通信设备,例如一个选择性呼叫接收器,更特别地,涉及一个能够通过向一个同步器反馈一个符号判决和相应的相位信息来进行准确同步的通信设备和方法。
最大似然检测器,也称作最佳非相关检测器(或者相关检测器),用于在一个加性高斯白噪声信道中检测FSK信号,这个检测器是众所周知的。也可以使用其它检测器结构,例如一个匹配滤波器或者一个快速傅立叶变换(FFT)来实现一个相关检测器的性能。但是,这些检测器对4电平正交信令(即,FLEXTM)的鉴频器的灵敏度进行一个大的灵敏度改善(即,4dB)并且对4电平准正交信令(即,ReFLEXTM)进行一个大的灵敏度改善(即,3dB)的能力主要取决于所推断的符号同步的准确性。检测器的输出是一个离散4电平信号。所以,标准的边缘检测或者眼图打开同步的技术就不能够被采用,因为它们在这些最佳检测器所能够获得的较低灵敏度电平下不能够进行很好的工作。所需要的是一个新的同步技术,以实现比一个实线时钟更好或者等效的性能,并且分别对FLEXTM和ReFLEX TM保持4dB和3dB改善。进一步,新的同步技术应提供一个静态信道中的FLEXTM4电平信令检测器,这些检测器没有相位性能的不平衡。
图1是包括具有根据本发明的符号判决反馈的一个准确同步设备的一个选择性呼叫接收器的一个框图。
图2是根据本发明的一个同步器和检测器的一个框图。
图3是显示使用根据本发明的符号判决反馈的准确同步的一个方法的一个流图。
图4是显示根据本发明的一第一相关器的输出的一个时序图。
图5是显示根据本发明的一第二相关器的输出的一个时序图。
图6是显示根据本发明的一第三相关器的输出的一个时序图。
图7是显示根据本发明的一第四相关器的输出的一个时序图。
图8是显示根据本发明的符号判决(MAX INDEX)的一个时序图。
图9是显示根据本发明的一个同步时钟的一个时序图。
图10是显示根据本发明的一个半符号延迟的一个时序图。
图11是显示根据本发明的一个相位脉冲的一个时序图。
图12是显示根据本发明的一个上升沿选通的一个时序图。
图13是显示根据本发明的一个下降沿选通的一个时序图。
图14是显示根据本发明的一个组合上升沿和下降沿选通的一个时序图。
图15是显示根据本发明的一个组合上升和下降沿选通相位脉冲的一个时序图。
图1显示了一个选择性呼叫接收器(例如寻呼机)700,这个选择性呼叫接收器700利用了一个电路来使用符号判决反馈来提供准确的同步,这个选择性呼叫接收器优选包括一个符号同步器10和一个最大似然检测器50(见图2),这个最大似然检测器基本上包括一个解调器或者检测器或者相关器30(对多电平符号(图1中显示了4电平)可以有多个相关器)和用于选择具有最大相位值的一个相关器选择器40。进一步,选择性呼叫接收器700包括一个处理器300,这个处理器300控制一个选择性呼叫接收器中所需要的很多功能,例如解码。应理解,同步和解码功能可以通过使用这个处理器或者相应独立的同步器和解码器电路而不使用处理器300来实现。
优选地,这个选择性呼叫接收器700包括用于接收被天线22所检测的RF信号的一个接收器20。这个接收器20所输出的接收信号被连接到检测器或者解调器(或者相关器)30。这个解调器30将这个被解调信号输出到一个符号同步器10和这个相关器选择器40。这个符号同步器10发送同步脉冲来控制何时这个相关器选择器40选择具有最大相位的相应相关器,来提供一个最大指数(MAX INDEX),如下面参考图2将进一步描述的。这个符号同步器10也连接到这个处理器300。
这个处理器300是包括一个解码器功能的一个控制器,这个解码器功能300被优选地连接到这个相关器选择器40,并且根据所建立的协议规则,例如,Motorola的FLEXTM寻呼协议,来解码这个数字数据。例如,这个解码器输出相应的地址信息,消息信息和/或者控制信息。处理器300优选地包括这个解码器功能,并且是选择性呼叫接收器700的控制点。在其它功能中,处理器300可以控制这个接收器20,解调器30,和这个符号同步器10。这个处理器300将所接收的地址信息与被保存在地址存储器730中的预定地址进行比较,以触发提示740中的一个或者在显示器750上显示一个接收的文本或者图形消息。另外,消息被保存在一个目的存储器760中。这个处理器300也可能包括用于保存前一个符号判决或者相位值的缓冲器存储器736,如下面参考图2将进一步描述的。这个处理器300也被连接到一个电源开关770,以在当这个特定的选择性呼叫接收器不希望接收信息的期间内,关闭这个选择性呼叫接收器的接收器20和其它部件的电源。通过选择性开关780实现了到这个选择性呼叫接收器700的一个用户接口。这个选择性呼叫接收器也可以具有确认回送或者反向信道传送的能力,并且相应地包括一个发送器790和一个发送天线792。
上面在这个处理器300所使用的方程和算法系列可以用很多方法来实现,例如用硬件,一个数字信号处理器,计算机软件,微处理器指令等等。该领域内的普通技术人员将理解,除了上面提到的这些方法外,其它方法也是合适的。所有或者部分显示为选择性呼叫接收器的电路,包括这个处理器300,也被集成到单片专用集成电路(ASIC)上,所集成的还包括其它信号处理功能。
图2显示了用于进行符号判决控制反馈同步的一个电路12的一个详细框图。优选地,电路12包括一个当前同步时钟45,多个检测器30和一个缓冲器736(见图1和图2),这个当前同步时钟45提供一个初始的采样点并且选择与一个当前符号判决相应的检测器,这多个检测器30包括与当前符号判决相应的检测器,缓冲器736用于保存与当前符号判决相应的检测器的输出。这个缓冲器也可以用带抽头的延迟线31,32,33,和34来实现,这个缓冲器将相应的滑动矢量输出提供到设备35所实现的一个矢量开关。优选地,这个检测器30是一系列与一个多电平符号信号相应的相关器。也应理解,检测器30可以被最大似然检测器,匹配滤波器或者快速傅立叶变换滤波器所替代。优选地,电路12也包括用于在这个开始采样点的周围一预定窗口内,搜寻一个最佳相位值,来提供一个调节信号的一个处理器或者功能,其中这个处理器进一步根据这个调节信号来调节一个随后的符号同步时钟,以提供一个最佳采样点。
换句话说,图2的电路12基本上显示了具有一个运行相关器检测器(running correlator detector)50的一个判决控制反馈同步(DDFS)系统的一个框图。这个运行相关器检测器50提供了4个输出,这4个输出标识了在每一个过采样相位/时刻,在输入信号和4个已知信号中每一个之间所实现的相关数量。理想地,一个过采样相位提供了其中可以对4个相关输出进行判决的最佳点。4个相关器(CORR0,CORR1,CORR2,CORR3)的输出和根据这些输出的符号判决53(MAX INDEX)被显示在图2中。图4-15显示了在下面图中所描述的所有各种信号。
优选地,电路12使用这4个相关器输出和MAX INDEX(其输出见图8的时序图)来决定最佳采样时刻。4个相关器输出中的每一个输出被反馈到一个带抽头的延迟线(缓冲器736的31,32,33和34),来产生在图4-7中可见的、4个相应的滑动矢量输出。这些矢量的长度与一个符号的持续时间相应。滑动矢量输出的一个峰值表示合适的采样相位。每一个滑动矢量输出被输入到一个矢量开关35。在同步SYNC CLK后的一半个符号时间来采样符号判决模块(最大/最小发现者),与MAX INDEX相应的滑动矢量被用时钟传送(如功能37和38所表示的)到矢量开关35的输出。在0.5个符号时间后对这个矢量进行采样有助于定位矢量相关峰值的中心,并且在一个平均符号时间内消除多个峰值相关脉冲。在相同的0.5符号时间后(如功能37所表示的),被用时钟驱动的矢量被反馈到一个相位判决模块36(最大发现者),这个相位判决模块36以与为所决定的符号判决的最大相关相应的相位来产生一个脉冲。如果本发明的采样周期是每一个符号时间,每周期24个采样,然后,在模块36中的相位脉冲优选地被延迟24个采样(一个完全的符号时间),如功能41所显示的,来提供相位脉冲信号56,这个相位脉冲信号56被作为到一个逻辑与门42的一个输入。图9和10分别显示了SYNC CLK和被延迟半个符号时间的SYNC CLK的一个时序图。
在到逻辑门42的另一个输入上,是被用于选通这个相位脉冲信号56的重复符号信号55。这个相位脉冲信号56的一个时序图被显示在图11中。重复符号信号55被用于控制发送到同步核心模块44的脉冲,当当前的符号判决是一系列重复符号中的一个时。换句话说,这个相位脉冲信号56中的更新被同步核心模块44所忽略,当有一个重复符号信号时。这是因为这个符号的相关输出出现在一个符号持续时间内的任何采样时刻(因为噪声)的峰值上,由此干扰了这个相位判决模块,这就导致了不希望出现的同步时钟抖动。重复符号信号55优选被一个电路60所产生,这个电路60包括如所显示的、具有一个上升沿分支和一个下降沿分支的一个重复符号模块电路。这个上升沿分支优选包括一个符号延迟模块47,这个符号延迟模块47被同步时钟所选通,如所显示的。这个符号延迟模块47提供了相对同步时钟选通信号被延迟了一个符号的MAX INDEX的表示。从延迟模块47输出的输出被在比较器54中与当前的MAX INDEX进行比较。如果当前的符号和被延迟的符号是相等的,然后,这个比较器的输出就变低。优选地,比较器54的输出被延迟“K”个采样(优选地,半个符号时间或者12个采样),如模块52所表示的,以确保包括所希望的相位脉冲的一个上升沿选通。
优选地,下降沿分支不仅包括这个符号延迟模块47,而且包括符号延迟模块48,这两个模块均如所显示的,被同步时钟所选通。如前面所描述的,这个符号延迟模块47提供了相对同步时钟选通信号被延迟了一个符号的MAX INDEX的表示。符号延迟模块48和这个符号延迟模块47一起提供了相对同步时钟选通信号被延迟了2个符号的MAX INDEX的表示。在比较器49中,将从延迟模块47输出的输出与从延迟模块48输出的输出进行比较。如果从模块47中输出的、延迟一个符号时间的符号与从模块48中输出的、延迟2个符号时间的符号相等,然后,比较器49的输出就变低。优选地,比较器49的输出被延迟“K”个采样(优选地,半个符号时间或者12个采样),如模块62所表示的,以确保包括所希望的相位脉冲的一个下降沿选通。
如图12的时序图所表示的、比较器54的被延迟输出用作到逻辑与门51的一第一输入。如图13的时序图所表示的、比较器49的被延迟输出用作到逻辑与门51的一第二输入。这样,当比较器54或者49变低(其中当前的符号与前一个符号匹配,或者前一个符号与前前一个符号匹配)时逻辑与门51的输出(如图14的时序图所显示的),然后,重复符号55将变低,并且随后选通在与门42上的相位脉冲信号56。被选通的相位脉冲信号43被图15的时序图所显示。
逻辑门42的输出提供选通相位脉冲43,被选通相位脉冲43随后被发送到同步核心模块44。同步核心模块44被用于控制同步器的环路带宽(调节速率)。它也以一个平均周期间隔来产生一个同步时钟45,当没有脉冲被发送到脉冲判决模块36时。这在到与门42的重复符号输入55中特别重要,与门42选通相位脉冲信号56。
参考图3,图3显示了用于描述使用符号判决反馈进行准确同步的一个方法200的一个流图。在步骤202中,优选地,具有与当前符号判决相应的最大相位值的一个相关器被一个最大似然检测器(MLD)所选择。在步骤204中,对当前符号周期,最佳采样相位被从所选择的MLD输出中来进行估计,以产生一个调节信号。优选地,在当前的采样点前和后一预定时间(优选地是半个符号周期),测量最高的相位值。在判决模块208中,如果当前的符号判决是一系列重复符号中的一个,然后,这个同步器将忽略这个调节信号。如果当前的符号判决与前一个符号判决不同,然后在步骤211中,随后的符号同步时钟脉冲被根据这个调节信号来进行调节。
上面的描述仅仅是示例,并且不对本发明有任何限制,仅下述权利要求书对本发明的范围进行限制。
Claims (10)
1.使用符号判决反馈来进行准确同步的一个方法,这是通过对一给定符号周期,使用在具有多个相关器的一个电路中的一个当前符号判决来决定一个最佳采样相位来实现的,这个方法包括步骤:
选择与由一个当前同步时钟产生的所述当前符号判决相应的相关器输出,提供被选择的相关器输出;
从被选择的相关器输出,来估计当前符号周期的最佳采样相位,以提供一个调节信号;
根据这个调节信号来调节一个随后的符号同步时钟脉冲。
2.如权利要求1的这个方法,其中估计采样相位的步骤包括在一个当前采样点的前和后一预定时间内,测量最高相位值的步骤。
3.如权利要求1的这个方法,其中当在进行调节时这个当前的符号判决与前一个符号判决相同时,就忽略到这个同步时钟脉冲的调节信号。
4.如权利要求1的这个方法,其中当在进行调节时,这个当前的符号判决与前n个重复符号判决不同时,就忽略到这个同步时钟脉冲的调节信号。
5.如权利要求1的这个方法,其中当在进行调节时,这个当前的符号判决是一系列重复符号中的一个时,就忽略到这个同步时钟脉冲的调节信号。
6.一种符号判决控制反馈同步电路,包括:
一个当前同步时钟,用于提供一个开始采样点和选择与一个当前符号判决相应的一个检测器;
多个检测器,包括与这个当前符号判决相应的检测器;
一个缓冲器,用于保存与这个当前符号判决相应的检测器的输出;和
一个处理器,用于在这个开始采样点的周围一预定窗口内,搜寻一个最佳相位值,来提供一个调节信号,其中这个处理器进一步根据这个调节信号来调节一个随后符号同步时钟,以提供一个最佳采样点。
7.如权利要求6的这个电路,其中多个检测器包括相关器。
8.如权利要求6的这个电路,其中多个检测器包括快速傅立叶变换滤波器。
9.如权利要求6的这个电路,其中这个缓冲器包括一个带抽头的延迟线,它们提供到一个矢量开关的一个相应滑动矢量输出。
10.能够接收同步信号的一个选择性呼叫接收器单元,包括:
一个选择性呼叫接收器;
一个解调器,连接到这个选择性呼叫接收器;和
一个电路,连接到这个解调器,以用于符号判决控制反馈同步,这个电路包括:
一个当前符号时钟,提供一个开始采样点,并且选择与一个当前符号判决相应的一个检测器;
多个检测器,包括与当前符号判决相应的检测器;
一个缓冲器,用于保存与这个当前符号判决相应的检测器的输出;和
一个处理器,用于在这个开始采样点的周围一预定窗口内,搜寻一个最佳相位值,来提供一个调节信号,其中这个处理器进一步根据这个调节信号来调节一个随后符号同步时钟,以提供一个最佳采样点。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/076,992 US6130920A (en) | 1998-05-13 | 1998-05-13 | Method and apparatus for accurate synchronization using symbol decision feedback |
US09/076,992 | 1998-05-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1300469A true CN1300469A (zh) | 2001-06-20 |
Family
ID=22135472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN99806099.2A Pending CN1300469A (zh) | 1998-05-13 | 1999-04-07 | 使用符号判决反馈来进行准确同步的方法和装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6130920A (zh) |
EP (1) | EP1078471A1 (zh) |
JP (1) | JP4271858B2 (zh) |
CN (1) | CN1300469A (zh) |
WO (1) | WO1999059252A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6493406B1 (en) * | 1999-07-22 | 2002-12-10 | Motorola Inc | Method and apparatus for symbol independent discriminator correlator automatic frequency control |
US6990160B1 (en) * | 1999-09-17 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | Reception apparatus and method |
US6810093B1 (en) * | 2002-05-03 | 2004-10-26 | Atheros Communications, Inc. | Sequence detection |
US7295601B1 (en) * | 2002-08-12 | 2007-11-13 | Edgewater Computer Systems, Inc. | Method and apparatus for performing digital timing recovery on oversampled 802.11b baseband signals |
US7616707B2 (en) * | 2005-07-08 | 2009-11-10 | Research In Motion Limited | Methods and apparatus for reducing a sampling rate during a sampling phase determination process |
EP2086157B1 (en) * | 2008-01-30 | 2012-09-26 | Nokia Siemens Networks Oy | Method and device for processing data and communication system comprising such device |
CN101981530B (zh) * | 2008-04-11 | 2012-12-12 | 飞思卡尔半导体公司 | 具有低功率模式和非低功率模式的微处理器,数据处理系统和计算机程序产品 |
KR101488469B1 (ko) | 2009-01-15 | 2015-02-06 | 삼성전자주식회사 | 주파수 영역 피드백 신호 제거를 수행하는 전이중 릴레이에서의 동기화 장치 및 방법 |
US9008195B2 (en) * | 2012-01-09 | 2015-04-14 | Vixs Systems, Inc. | Detection of a packet type in a communications system |
WO2017066564A1 (en) * | 2015-10-15 | 2017-04-20 | Georgia Tech Research Corporation | Analogue time division multiplexing for cable reduction in imaging catheters |
US10749557B1 (en) * | 2019-07-12 | 2020-08-18 | Bae Systems Information And Electronic Systems Integration Inc. | Adaptive spur processing |
CN115296697A (zh) * | 2022-06-29 | 2022-11-04 | 航天恒星科技有限公司 | 一种基于非相干扩频的早迟门位同步装置及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208833A (en) * | 1991-04-08 | 1993-05-04 | Motorola, Inc. | Multi-level symbol synchronizer |
DE69332237T2 (de) * | 1992-06-18 | 2003-04-17 | Oki Electric Ind Co Ltd | Vorrichtung und verfahren zur maximal wahrscheinlichkeitsfolgeschätzung |
US5748686A (en) * | 1996-04-04 | 1998-05-05 | Globespan Technologies, Inc. | System and method producing improved frame synchronization in a digital communication system |
US5802079A (en) * | 1996-04-04 | 1998-09-01 | Lucent Technologies Inc. | Transmission system for digital audio broadcasting |
US5751774A (en) * | 1996-04-04 | 1998-05-12 | Lucent Technologies Inc. | Transmission system for digital audio broadcasting |
US5838774A (en) * | 1996-07-01 | 1998-11-17 | Bellsouth Corporation | Telephone polling method |
US5838744A (en) * | 1996-10-22 | 1998-11-17 | Talx Corporation | High speed modem and method having jitter-free timing recovery |
-
1998
- 1998-05-13 US US09/076,992 patent/US6130920A/en not_active Expired - Lifetime
-
1999
- 1999-04-07 EP EP99916487A patent/EP1078471A1/en not_active Withdrawn
- 1999-04-07 CN CN99806099.2A patent/CN1300469A/zh active Pending
- 1999-04-07 WO PCT/US1999/007670 patent/WO1999059252A1/en not_active Application Discontinuation
- 1999-04-07 JP JP2000548960A patent/JP4271858B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO1999059252A1 (en) | 1999-11-18 |
EP1078471A1 (en) | 2001-02-28 |
JP4271858B2 (ja) | 2009-06-03 |
US6130920A (en) | 2000-10-10 |
JP2002515674A (ja) | 2002-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1300469A (zh) | 使用符号判决反馈来进行准确同步的方法和装置 | |
EP0605188A2 (en) | Symbol and frame synchronization for a TDMA system | |
CN1330812A (zh) | 多个瑞克分支共享跟踪装置的码分多址接收机 | |
EP1598977A2 (en) | Synchronization equipment | |
US4409684A (en) | Circuit for synchronizing a transmitting-receiving station to a data network of a digital communication system | |
CN101895380B (zh) | 一种用于差分混沌调制通信系统的盲估计位同步实现方法 | |
EP0782295A2 (en) | Device for symbol synchronisation in digital communications | |
JPH04222130A (ja) | 干渉検出回路 | |
JP2001237816A (ja) | 信号同期方式および受信装置 | |
US5204879A (en) | High speed data detection and clock recovery in a received multi-level data signal | |
CA2044599C (en) | Method of determining sampling time points | |
JP2003506923A (ja) | モバイル無線チャネルのチャネルインパルス応答を評価する方法 | |
JP3406167B2 (ja) | 同期装置 | |
GB2484701A (en) | Efficient processing of a short training sequence in a wireless communications system | |
EP0371358A2 (en) | Time delay compensation in a radio transceiver | |
US6765956B1 (en) | Multiple sampling frame synchronization in a wireline modem | |
US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
JP3412558B2 (ja) | クロック周波数制御方法及びこれに用いる受信装置 | |
KR100290133B1 (ko) | 자동 rs232/rs485통신컨버터 | |
EP0602898B1 (en) | Method and apparatus for synchronizing transmission of modem | |
KR100680230B1 (ko) | 직접 시퀀스 확산 스펙트럼 방식을 위한 적응형 정합필터부 및 이를 사용한 수신기 | |
JP2000269860A (ja) | ガードチップ付拡散符号のユーザータイミング検出装置およびスペクトラム拡散受信装置 | |
JP3107995B2 (ja) | 同期装置 | |
SU212326A1 (ru) | Способ синхронизации тактовых импульсов приемного телеграфного устройства | |
KR19990041715A (ko) | 코드분할다중접속 변복조기에서의 역방향 송신시각 조정방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |