KR960001310B1 - 신호 검출기 및 신호 검출 방법 - Google Patents

신호 검출기 및 신호 검출 방법 Download PDF

Info

Publication number
KR960001310B1
KR960001310B1 KR1019920701543A KR920701543A KR960001310B1 KR 960001310 B1 KR960001310 B1 KR 960001310B1 KR 1019920701543 A KR1019920701543 A KR 1019920701543A KR 920701543 A KR920701543 A KR 920701543A KR 960001310 B1 KR960001310 B1 KR 960001310B1
Authority
KR
South Korea
Prior art keywords
signal
coefficient
registers
register
sample window
Prior art date
Application number
KR1019920701543A
Other languages
English (en)
Other versions
KR920704412A (ko
Inventor
제이.데루카 마이클
에이.엘하트 리챠드
에스.데루카 조안
Original Assignee
모토로라 인코포레이티드
빈센트 비.인그라시아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 빈센트 비.인그라시아 filed Critical 모토로라 인코포레이티드
Publication of KR920704412A publication Critical patent/KR920704412A/ko
Application granted granted Critical
Publication of KR960001310B1 publication Critical patent/KR960001310B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/02—Details
    • H03D1/06—Modifications of demodulators to reduce distortion, e.g. by negative feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0332—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with an integrator-detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/022—Selective call receivers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Details Of Television Scanning (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
신호 검출기 및 신호 검출 방법
[도면의 간단한 설명]
제1도는 종래의 POCSAG 신호의 실행 및 그것에 응답하는 페이징 수신기의 동작을 도시한 도면이다.
제2도는 본 발명에 따른 페이징 수신기의 블럭도이다.
제3도는 본 발명에 따라 동작하는 싱크로나이저의 블럭도이다.
제4도는 페이징 수신기안에서 동작하는 마이크로 컴퓨터에서 동작하는 다중-작업화 프로그램으로 동작하는 작업으로써의 신호 검출 및 비트 동기화를 도시한 도면이다.
제5도는 제4도의 신호 서치 루틴의 동작을 도시한 도면이다.
제6도는 신호의 존재 검출에 응답하여 비트 클럭의 위상을 선택하는 것을 도시한 도면이다.
제7도는 강한 신호에 대한 상기 신호 검출기의 응답을 도시한 도면이다.
제8도는 약한 신호에 대한 상기 신호 검출기의 응답을 도시한 도면이다.
제9도는 신호의 부재 또는 신호의 존재에 대한 상기 신호 검출기의 응답을 도시한 도면이다.
제10도는 원하는 보드 속도를 가진 강한 신호에 대한 신호 검출기의 응답을 도시한 도면이다.
제11도는 원하는 보드 속도의 1/2인 보드 속도틀 가진 강한 신호에 대한 신호 검출기의 응답을 도시한 도면이다.
제12도는 제7도와 비숫한 상태에서의 본 발명의 동작을 나타내는 표를 도시한 도면이다.
제13도는 제8도와 비슷한 상태에서의 본 발명의 동작을 나타내는 표를 도시한 도면이다.
제14도는 제9도와 비숫한 상태에서의 본 발명의 동작을 나타내는 표를 도시한 도면이다.
제15도는 신호 존재와 신호 부재 서치 모드사이를 선택하는 순서도이다.
[발명의 상세한 설명]
[발명의 배경]
[발명의 분야]
본 발명은 일반적으로 데이타 수신기에 의해 수신된 데이타 전송에 대한 동기 영역에 관한 것이다. 특히 본 발명은 휴대용 페이징 수신기에서 사용하기 위한 신호 검출기 및 비트 싱크로나이저에 관한 것이다.
[종래 기술]
디지탈 전송에 대한 비트 동기화는 데이타 전송의 심볼 경계를 결정한 후 상기 데이타 전송으로부터 동기적으로 샘플 데이타 비트, 또는 데이타 심볼에 대해 비트 클럭을 제공하는데 사용되는 프로세스이다. 비트 동기화는 통상 POCSAG(Post 0ffice Code Standardization Advisory Group)으로 지칭되는 영국의 British Telecom에 의해 제안된 디지탈 신호 표시 프로토콜을 디코딩하는 페이징 수신기에서 사용되는 프로세스일 수도 있다.
이러한 프로토콜에 대한 동기화는 공지되어 있으며 Davis 등에게 1985년 5월 21일자로 특허가 허여된 미합중국, 특허원 제4,518,961호에 상세하게 기술되어 있으며, 이것은 POCSAG 또는 골레이 신호 표시 프로토콜(Golay Signalling Protocol)에 대한 동기화를 보여준다. 또한 Vance 등에게 1985년 3월 19일자로 특허가 허여된 미합중국 특허원 제4,506,262호는 코스 및 파인(course and fine) 동기화 모드를 가진 얼리/레이트(early/late) 위상 고정 루프를 사용하는 POCSAG에 대한 동기화를 보여준다.
제1도의 라인(10)은 전형적인 POCSAG 신호를 보여준다. 신호에 앞서, 노이즈 또는 다른 유형의 프로토콜이 파선으로 표시된 영역(12)안에 도시된 바와같이 전송될 수 있다. 상기 POCSAG 신호는 프리앰블 신호(14)로 시작하며, 이것은 다수의 1-0 변이로 이루어져 있다. 상기 프리앰블은 다수의 32비트 정보 워드로 이어지며, 상기 워드는 각각 31, 21 확장 BCH 코드(32, 21)로 코딩된다. 상기 정보 워드는 소정의 이진수 시퀀스를 포함하는 싱크 코드 워드(16a)로 시작한다. 매 열일곱번째 워드에 따른 싱크 코드(16b)는 상기 신호에서 발생한다. 상기 싱크 코드 사이에, 상기 정보가 각기 두개의(32, 21) 워드를 포함하는 8 정보 프레임으로써 구성된다. 예컨대, 도면에서 참조번호(18)로 도시된 바와같이, 프레임(4)의 내용이 라인(34)위에 도시된다. 라인(34)은 두개의 32비트 워드(36 및 38)를 가지며, 각각의 정보 워드는 32, 21 포맷으로 구성된 32데이타 비트를 갖는다. 라인(34)위에 도시된 데이타 비트가 유효하게도 불규칙 시퀀스로 나타날 수 있음은 인지될 수 있다.
상기 싱크 코드는 상기 신호에 대한 프레임 동기화 수단을 제공한다. 따라서 우선적으로 프리앰블 신호에 대해 비트 동기화시키고 계속해서 상기 싱크 코드로 프레임 동기화시키는 것이 바람직하다. 라인(20)은 POCSAG 신호에 대한 페이저 동기화 동작을 보여준다. 간격(22 및 24)동안, 페이저는 상기 신호에 대해 동기화를 시도한다. 그러나, 상기 신호는 존재하지 않는다. 간격(26)동안, 상기 프래앰블 신호(14)가 존재하며, 상기 페이저 비트가 싱크 코드(16a)를 동기화시키고 찾는다. 그때 공지된 방식으로, 상기 페이저는 간격(28 및 32)으로 도시된 바와같이 앞서 할당된 정보를 디코딩한다. 상기 페이저는 또한 계속되는 전송을 결정하기 위해 간격(30)동안 싱크 코드(16b)를 테스트한다. 이 상태에서, 상기 32비트 워드안의 데이타 비트상에서의 비트 동기화를 필요로 하고, 주기적인 싱크 코드 신호중 하나를 계속적으로 프레임 동기화시키는 것이 바람직하다. 이 모드에 의한 비트 동기화 프로세스는 32비트 워드에서의 데이타가 불규칙하기 때문에 더욱 어려워진다. 결국, POCSAG 정보 워드에서 POCSAG 프리앰블 신호 또는 데이타 신호에 따른 비트 동기화를 요구할 수 있는 선택 콜 수신기를 제공하는 것이 바람직하다.
배터리 수명은 휴대용 선택 콜 수신기의 결정적인 것으로 가능한한 언제든지 배터리 파워를 보존하는 것이 바람직하다. POCSAG 신호가 없을 경우, 선택 콜 수신기는 저 파워 모드로 동작하며 상기 POCSAG 신호의 존재를 검출하기 위해 수신 및 디코딩 회로를 주기적으로 활성화시킨다. 어떠한 신호도 검출되지 않을 경우, 상기 페이징 수신기는 다시 저파워 모드로 동작한다. 이 프로세스는 배터리 파워를 보존한다. 따라서 저파워 모드로의 귀환을 빠르게 하기 위해 신호의 부재를 재빨리 검출하는 것이 바람직하다.
결국, 최소 시간안에 POCSAG 신호의 부재를 검출하기 위한 수단을 제공하는 것이 바람직하며, 그렇게하므로써, 추가된 배터리 파워가 보존될 수 있다. 종래의 페이저는 전형적으로 소정수의 변이로 분석되고 여러 알고리즘에 응답하여 POCSAG 신호의 부재를 결정한다. 이와같은 알고리즘중 하나가 Beesley에게 1985년 11월 19일 특허가 허여된 미합중국 특허원 제4,554,665호에 도시된다. 그러나, 이와같이 소정수의 변이를 사용하는 것은 모든 변이가 발생하는 것을 기다려야 한다. 이러한 기술은 저주파 톤이 POCSAG 신호의 위치에 전송될 때와 같이 변이가 드물게 발생하는 상태에서 필요하다. 모든 변이가 발생하는 것을 기다리는 동안 종래 수신기는 추가된 배터리 파워를 소모한다. 수신되는 신호가 원하는 보드 속도(baud rate)를 포함하는지 여부를 예상할 수 있다. 상기 신호가 원하는 보드 속도를 포함하는 것이 예상될 경우 비교적 빠르게 보드 속도의 존재를 검출하도록 싱크로나이저를 구성하는 것이 바람직하다. 반면에 상기 신호가 원하는 보드 속도를 포함하지 않는 것으로 기대될 경우, 보드 속도의 부재를 빠르게 검출하기 위해 싱크로나이저를 구성하는 것이 바람직하다.
더우기, 종래의 페이징 수신기는 전형적으로 단지 노이즈만 존재하거나 또는 다른 신호가 존재할 때 POCSAG 신호의 오 검출과 노이즈 환경에서 POCSAG 신호 검출의 감도사이의 소정의 관계를 갖는다. POCSAG 신호 부재의 검출에 따라 파워가 수신기를 불활성화시키므로써 보존되기 때문에, 상기 관계는 신호를 서치하는 동안 평균 배터리 파워 소모를 초래한다. 그러나 페이징 수신기가 전세계의 서로다른 많은 페이징 환경에서 사용되기 때문에, 한 출원에 있어서 감도 폴스(falsing) 및 배터리 파워 소모 기능은 다른 출원에 대해 최적이 될 수 없다. 따라서 쉽게 변할 수 있는 감도와, 폴스 및 파워 소모 특성을 가진 페이저 수신기를 위한 비트 싱크로나이저를 구성하는 것이 바람직하다.
더우기, POCSAG 신호의 새로운 변형은 1200 보드 데이타 속도를 갖는다. 전형적으로 1200 보드에서 불규칙한 데이타를 가진 데이타 전송에 대해 동기할 수 있는 비트 싱크로나이저는 상기 데이타 속도(600, 300보드)를 가진 정수 제수인 데이타 전송에 대해 동기화할 것이다. 그러나, 골레이 시퀀셜 코드(Golay Sequential Code(GSC))는 600 및 300 보드에서 메시지 정보를 전송하는 다른 페이징 프로토콜이다. 따라서 단지 1200 보드의 정수 제수인 보드 속도로만 이루어진 신호를 거부할 수 있는 1200 보드 데이타의 존재를 확실히 검출할 수 있다.
결국, 마이크로 컴퓨터를 가진 페이징 수신기에서의 파워를 보존하기 위해, 감소된 마이크로 컴퓨터 버스속도에서 동작할 수 있는 비트 싱크로나이저를 제공하는 것이 바람직하다. 마이크로 컴퓨터를 가진 종래의 페이징 수신기는 전형적으로 매우 높은 속도에서 인입 신호를 샘플링하고, 전형적으로 동기화 이후에 데이타 비트 샘플링을 위해 비트 클럭을 설정하도록 소프트웨어로 실행된 디지탈 위상 고정 루우프를 사용한다. 소프트웨어 발생 디지탈 위상 고정 루우프는 고속 샘플링과 실시간 소프트웨어 환경에서의 계속적인 위상 조절을 필요로 한다. 이것은 비교적 높은 버스 속도에서 동작하도록 마이크로 컴퓨터를 필요로 한다. Kraul 등에게 1983년 11훨 8일자로 특허가 허여된 미합중국 특허원 제4,414,676호는 양호한 실시예에 있어서 상기 테이타 속도의 다섯배에서 샘플링하는 싱크로나이저를 도시하며 각 샘플 사이에서 다양한 계산을 실행한다. Kraul 등은 불규칙한 데이타에 따라 동기화하는 기능을 도시하지는 않는다. 따라서 낮은 샘플 속도를 제공하는 비트 싱크로나이저를 구성하는 것이 바람직하다. 한 동작에 있어서 데이타 신호에 대해 동기화된 비트 클럭을 설정하는 비트 싱크로나이저를 구성하는 것이 바람직하다. 이들 동작은 감소된 버스 속도에서 마이크로 컴퓨터를 동작시키고 그에따라 파워 소모를 감소시키며 페이징 리시버의 배터리 수명을 연장한다.
그러므로 본 발명의 목적은 앞서 언급된 문제점을 해결하기 위한 수단을 제공하는 것이다.
본 발명의 목적은 소정의 보드 속도를 가진 신호의 존재 또는 부재를 결정하기 위한 수단을 제공하는 것이다.
본 발명의 다른 목적은 상기 보드 속도로 동기된 비트 클럭을 설정하기 위한 수단을 제공하는 것이다.
본 발명의 목적은 신호 검출기의 감도 및 폴스 특성을 변경하기 위해 한계치를 변화시키는 것이다.
본 발명의 다른 목적은 배터리 파워 소모 대 신호 검출기의 감도 및 폴스 특성을 변경하기 위해 적분 시간을 변화시키는 것이다.
본 발명의 다른 목적은 마이크로 컴퓨터로 하여금 감소된 버스 속도에서 동작하게 하기 위해 마이크로 컴퓨터 안에서 실행되는 비트 싱크로나이저를 제공하는 것이다.
본 발명에 따라, 소정의 보드 속도에서 발생하는 심볼 사이의 변이를 가진 신호의 존재를 검출하는 수단은, 다수의 계수 레지스터와, 각 심볼당 상기 다수의 계수 레지스터안에 다수의 계수 레지스터의 조합을 가진 샘플 윈도우를 나타내는 정수를 설정하는 수단과, 잠정적으로 상기 신호를 수신하고 변이를 가진 수신된 신호를 공급하는 수단과, 각기 설정된 샘플 윈도우 안에서 발생하는 수신된 신호의 변이를 감지하기 위한 수단과, 변이가 감지되는 각 샘플 윈도우에 상응하는 계수 레지스터에서의 계수를 위한 수단, 및 소정수의 카운트를 가진 계수 레지스터에 응답하여 현재의 신호를 발생시키는 수단을 포함한다.
본 발명에 따라, 소정의 보드 속도에서 발생하는 심볼 사이의 변이를 가진 신호의 부재를 검출하는 수단은, 다수의 계수 레지스터와, 각 심볼당 상기 다수의 계수 레지스터안에 다수의 계수 레지스터의 조합을 가진 샘플 윈도우의 정수를 설정하는 수단과, 잠정적으로 상기 신호를 포함하는 신호를 수신하고 변이를 가진 수신된 신호를 공급하기 위한 수단과, 각기 설정된 샘플 윈도우안에서 발생하는 수신된 신호의 변이를 감지하기 위한 수단과, 변이가 감지되는 각 샘플 윈도우에 상응하는 계수 레지스터 안에서의 계수를 위한 수단, 및 소정의 카운트수를 초과하는 모든 계수 레지스터에 응답하여 부재 신호를 발생시키는 수단을 포함한다.
본 발명에 따라, 소정의 보드 속도에서 발생하는 심볼 사이의 변이를 가진 신호의 존재 또는 부재를 선택적으로 검출하기 위한 수단은, 다수의 계수 카운터와, 상기 각 심볼당 다수의 계수 레지스터안에 다수의 계수 레지스터의 조합을 가진 샘플 윈도우의 정수를 설정하는 수단과, 존재 검출 또는 부재 검출을 선택하는 수단과, 잠정적으로 상기 신호를 포함하는 신호를 수신하고 변이를 가진 수신된 신호를 공급하는 수단과, 각기 설정된 샘플 윈도우 안에서 발생하는 수신된 신호의 변이를 감지하기 위한 수단과, 변이가 감지되는 각 샘플 윈도우에 상응하는 계수 레지스터안에서의 계수를 위한 수단과 존재 검출 및 제1소정수의 카운트를 가진 계수 레지스터의 선택에 응답하여 존재 신호를 발생시키는 수단, 및 부재 검출 및 제2소정수의 카운트를 초과하는 모드 계수 레지스터에 응답하여 부재 신호를 발생시키는 수단을 포함한다.
[양호한 실시예의 설명]
제2도는 본 발명을 포함하는 페이징 수신기의 블럭도이다. 상기 수신기는 AAA 크기를 가진 배터리일 수 있는 배터리(20)에 의해 에너지가 공급된다. 상기 배터리는 상기 페이징 수신기안의 회로에 대해 동작 파워를 공급한다. 안테나(21)는 라디오 신호로 변조된 POCSAG 신호 주파수를 수신한다. 수신기(22)는 주파수 변조 신호를 수신하고 기술적으로 널리 공지된 프로세스를 통해 라인(24)상에서의 출력인 이진수 POCSAG 신호를 회수한다. POCSAG 신호의 부재시, 라인(24)상에 수신된 신호는 노이즈 신호 또는 그밖의 다른 신호의 등가 신호를 갖는다.
수신된 신호는 디코더 수단(30)에 의해 처리되는데, 이것은 파선에 의해 에워진 도시된 기능을 포함한다. 상기 디코더 수단은 크리스탈(32)에 의해 구동되며, 이것은 디코딩 동작에 대해 시간축(time base)을 제공한다. 상기 수신된 신호는 상기 POCSAG 보드 속도의 존재 또는 부재를 검출하는 신호 검출기(38)와 상기 POCSAG 신호로 비트 동기화하는 비트 싱크로나이저(40)에 의해 처리된다. 비트 클럭 신호(42)는 수신된 신호(24)안에서 발생하는 POCSAG 싱크 코드를 검출하기 위해 프레임 싱크로나이저(44)에 의해 사용되며, 싱크 코드 검출에 응답하여 프레이밍 신호(46)를 발생시킨다. 한 실시예에 있어서, 비트 싱크로나이저는 비트 클럭을 발생시키는데 사용되는 위상 고정 루프일 수 있으며, 다른 실시예에 있어서, 비트 클럭은 신호 검출기에 의해 실행되는 프로세스의 결과로써 발생될 수 있다. 어드레스 디코더(48)는 수신된 신호(24)와 함께 발생하는 소정의 어드레스를 검출하기 위해 비트 클럭 신호(42) 및 프레이밍 신호(46)를 사용한다. 상기 어드레스 디코더는 상기 어드레스의 검출에 응답하여 경보 신호(50)를 발생시킨다. 상기 경보 신호는 경보 발생기(52)로 하여금 페이징 수신기의 유져가 볼 수 있고 또는 들을 수 있는 경보를 발생시키게 한다. 배터리 절약 장치(54)는 주기적으로 상기 수신기(22)를 동작시킨다. 제어기(56)는 적절한 동작을 유발하기 위해 상기 디코딩 수단(30)안의 기능과 POCSAG 신호를 디코딩하고 파워 소모를 보존하기 위해 상기 기능의 조합에 대해 타이밍 신호를 공급한다. 제어기(56)는 어드레스 디코더(48)에 의해 사용되는 소정의 어드레스와 같은 정보와 신호 검출기(38) 및 비트 싱크로나이저(40)에 의해 사용된 동작 특성을 포함하는 코드 플러그(60)를 판독한다. 신호 검출기(38)는 또한 POCSAG 신호의 부재를 검출하고 배터리 절약 장치(54)로 하여금 파워를 보존하게 하기 위해 제어기(56)에 의해 사용되는 부재 신호를 공급한다.
제어 수단(30)의 기능은 하드웨어 회로에서 실행될 수 있으나, 양호한 실시예는 호스트 마이크로 컴퓨터 안에서 동작하는 소프트웨어 루틴을 가진 프로그램으로 이들 기능 블럭을 실행한다. Motorola MC 146805 H2 마이크로 컴퓨터와 같은 호스트 마이크로 컴퓨터는 이들 기능을 쉽게 실행할 수 있는 양호한 호스트 마이크로 컴퓨터이다. 수신기안의 마이크로 컴퓨터에 기술적으로 숙련된 사람으로 하여금 수신기를 제어하고, 전송된 신호를 디코딩하며, 여기에 기술된 바와같이 본 발명을 구성하게 하는 설명이 기술적으로 잘 공지되어 있다. 이러한 기술 내용은 Davis 등에게 1985년 5월 21일자로 특허가 허여된 미합중국 특허원 제4,518,961호와 DeLuca 등에게 1987년 3월 10일 특허가 허여된 미합중국 특허원 제4,649,583호와 여기에서 참고자료로 실린 DeLuca에게 1988년 특허가 허여된 미합중국 특허원 제4,755,816호를 포함한다.
제3도는 본 발명에 따라 동작하는 신호 검출기(38)와 비트 싱크로나이저(40)의 블럭도이다. 클럭 신호(100)는 원하는 보드 속도의 4배의 주파수를 가지며, 크리스탈(32)로부터 얻어지고, 신호 검출기 및 비트 싱크로나이저의 동작에 대한 타이밍을 제공한다. 클럭 신호(100)는 네개의 위상 신호(104 내지 107)를 공급하는 위상 발생 수단(102)을 구동한다. 각 위상은 독립적이고 1/2 비트를 나타내며 앞선 위상으로부터 1/4 정도 떨어져 있다. 이것은 4 위상 발생기(112)를 구동하기 위해 2 비트 카운터(110)를 사용하여 이루어질 수 있다.
클럭 신호(100)는 또한 수신된 신호 입력(24)상에서 0→1 변이 또는 1→0 변이에 응답하여 변이 신호(117)를 공급하는 변이 검출 수단(115)을 구동한다.“D”플립플롭인 플립플롭(119)은 상기 데이타를 샘플링 및 래치한다. 배타 논리합 게이트(121)는 수신된 신호(24)를 플립플롭(119)으로부터 지연된 신호와 비교한다. 변이가 발생했을 경우, 배타적 논리합 게이트(121)는 상기 변이에 응답하여 펄스를 발생시킬 것이다. 상기 펄스는 플립플롭(123)에 의해 래치되며, 상기 플립플롭의 출력은 변이 신호(117)를 공급한다.
계수 수단(130)은 적분 시값동안 동작하며 아홉개의 누산기(131 내지 139) 또는 계수 레지스터를 갖는다. 누산기(131 내지 134) 및 (135 내지 138)는 각각 네개의 위상 신호(104 내지 107)에 의해 선택적으로 에이블되며, 각각의 누산기는 비트 시값의 1/2 동안 인에이블 된다. 누산기(135 내지 139)는 이후 영상 레지스터 (image registers)(135 내지 138)로 불린다. 변이 신호가 누산기가 인에이블되는 동안 발생할 경우, 상기 누산기는 감소된다. 누산기(139)는 항상 적분 시값동안 인에이블되며 각각의 변이 신호에 응답하여 감소된다. 누산기(131 내지 135)안의 값은 각기 네개의 1/2 비트 값격동안 축적된 변이를 나타낸다. 영상 레지스터(135 내지 138)는 그것이 분배기(140)로부터의 신호에 응답하여 증가 또는 감소되는 것을 제외하고는 상응하는 누산기(131 내지 134)에 따라 마찬가지로 동작한다. 상기 신호는 영상 레지스터로 하여금 우수 비트에 따라 발생하는 에지에 응답하여 증가하게 하고 기수 비트(우수 및 기수가 임의적으로 할당됨)에 따라 발생하는 에지에 응답하여 감소하게 한다.
동작의 한 보기로써, 제어기(145)는 소정의 보드 속도를 가진 신호의 존재를 서치할 것을 결정하고 코드 플러그(60)로부터 초기값을 판독한다. 계수 수단(130)은 13의 값을 가진 각각의 누산기(131 내지 134)를 초기화하고, 영상 레지스터(135 내지 138)를 클리어하며, 16의 값을 가진 전체 누산기(139)를 초기화하고 수신된 신호를 샘플링하므로써 신호의 존재를 서치하도록 프로그래밍된다. 임의의 전체 누산기(139)가 0의 값에 도달하기 전에 임의의 누산기(131 내지 134)가 0의 값에 도달할 경우, 신호가 검출된다. 그러나 전체 누산기(139)가 우선 0의 값에 도달할 경우, 신호의 부재가 검출된다. 검출시, 영상 레지스터(135 내지 138)의 절대값이 검사된다. 모든 레지스터가 12보다 작거나 같은 값을 가질 경우, 원하는 보드 속도의 존재가 결정된다.
동작의 다른 실예에 있어서, 계수 수단(130)은 4의 값을 가진 각각의 누산기 (131 내지 134)를 초기화시키고, 영상 레지스터(135 내지 138)를 클리어하며, 16의 값을 가진 전체 누산기를 초기화하고 수신된 신호를 샘플링하므로써 소정의 보드 속도를 가진 신호의 부재를 서치하도록 프로그래밍될 수 있다. 전체 누산기(139)가 0의 값에 도달하기 전에 모든 누산기(131 내지 134)가 0의 값에 도달할 경우, 신호 부재가 검출된다. 그러나 전체 누산기(139)가 첫번째로 0의 값에 도달할 경우, 신호가 검출된다. 신호 존재의 검출시, 영상 레지스터(135 내지 138)의 절대값이 검사된다. 모든 레지스터가 12보다 작거나 같을 경우, 원하는 보드 속도의 존재가 결정된다.
전술된 실예중 하나에 있어서, 비트의 중심을 나타내는 비트 클럭이 소정의 보드 속도 및 누산기(131 내지 134)안의 값의 검출에 응답하여 설정될 수 있다. 또한 제어기(145)는 코드 플러그(60)안의 값에 응답하여 타이머(148)를 초기화시킨다. 타이머(148)가 신호 또는 신호의 부재가 검출되기 전에 타임 아웃될 경우, 수신된 신호는 거의 어떠한 변이로 갖지 않으며, 신호의 부재가 결정된다.
분석 수단(150)은 신호의 존재 또는 부재를 결정하기 위해 누산기(131 내지 134) 및 (139) 및 타이머(148)를 모니터 한다. 게다가, 분석 수단은 보드 속도의 존재 검출시 신호안의 비트의 중심을 샘플링하기 위해 8 위상중 하나를 선택하는 신호(155)를 발생시킨다. 분석 수단(150)의 동작은 제5도 및 제6도를 참조로 하여 보다 상세히 설명된다.
신호(155)에 응답하여, 비트 클럭 발생 수단(168)은 8 위상중 하나에 따라 비트 클럭(42)을 발생시킨다. 상기 비트 클럭 발생 수단은 클럭 신호(100) 및 2 비트 카운터(102)에 응답하는 8 위상 발생기(162)를 갖는다. 상기 조합은 사이의 4 이상의 위상뿐만 아니라 계수 수단을 구동하는 4 위상의 등가 위상인 4 위상을 선택한다. 위상 발생기(162)의 출력중 하나는 신호(155)에 응답하여 선택기(164)에 의해 선택되며, 그에 따라 비트 클럭을 설정하게 된다.
제3도가 본 발명의 하드웨어 실헹을 도시하는 반면, 제4도, 제5도 및 제6도는 마이크로 컴퓨터 안에서 동작하는 본 발명의 소프트웨어 실행을 도시한다. 제4도는 페이징 수신기에서 동작하는 마이크로 컴퓨터 안에서 동작하는 다중-작업 프로그램으로 동작하는 작업으로써 신호 검출 및 비트 동기화를 도시한다. 스텝(200)은 배터리 절약, 프레임 동기화, 어드레스 검출 및 메시지 디코딩과 같은 신호 처리 동작을 나타낸다. 스텝(202)은 신호 서치를 실행할 시간인지 여부를 결정한다. 잘못되었을 경우, 프로그램은 스텝(200)으로 돌아간다. 옳을 경우, 스텝(204)은 신호 처리 동작이 신호 존재 서치 모드를 선택하는지 또는 신호부재 서치 모드를 선택하는지 여부를 결정한다. 신호 존재 서치 모드가 선택될 경우, 스텝(206)은 코드 플러그로부터 최대 집적 시값을 판독하고 스텝(208)은 신호 존재 서치 모드에 상응하는 코드 플러그로부터 부재 임계 및 전체 에지 카운트를 판독한다. 그때 스텝(210)에서 신호 서치 루틴이 실시된다. 상기 신호 서치 루틴은 제6도 및 제7도에서 기술된다.
대안으로, 스텝(204)에서, 신호 부재 모드가 선택될 경우, 스텝(212)은 코드 플러그로부터 최대 석분 시간을 판독하고 스텝(214)은 신호 부재 서치 모드에 상응하는 코드 플러그로부터 신호 임계 및 전체 에지 카운트를 판독한다. 그때, 스텝(210)에서 신호 서치 루틴이 실시된다. 신호 서치 루틴으로부터 복귀시, 스텝(216)은 신호가 찾아졌는지 여부를 체크한다. 신호가 찾아지지 않았을 경우, 순서도는 신호의 부재에 상기 신호 처리기가 응답하는 스텝(200)으로 복귀한다. 신호가 찾아졌을 경우, 스텝(218)은 임의의 영상 레지스터의 절대값이 코드 플러그에 포함된 임계치보다 큰지 여부를 결정한다. 크지 않을 경우, 원하는 보드 속도가 검출되고 스텝(220)은 신호 서치 루틴으로부터 선택된 위상과 함께 비트 클럭을 인에이블시킨다. 그때 프로그램은 계속되는 신호 처리를 위해 스텝(200)으로 복귀한다. 스텝(218)에서 영상 누산기가 상기 임계치보다 크거나 같을 경우, 스텝(202)은 스텝(200)의 세 연속 실행후 상기 임계치가 실시되는지 여부를 체크한다. 그렇지 않을 경우, 프로그램은 다시 신호 서치를 시도하기 위해 스텝(210)으로 복귀하며, 그런다음 스텝(216 또는 218)은 프로그램으로 하여금 스텝(200)으로 복귀하게 한다.
그러나 스텝(220)이 3 연속 시간 실시될 경우, 정수 제수인 보드 속도를 가진 신호의 존재가 결정되고, 프로그램은 신호의 부재가 검출되는 것에 신호 처리기가 응답하는 스텝(200)으로 복귀한다. 스텝(202)에서“3”의 값이 임의의 정수인 비-제로 정수값이고 코드 플러그 안에 기억될 수 있음을 인지해야 한다. 더우기, 다른 실시예에 있어서, 스텝(222)의 실시는 신호 서치 루틴은 스텝(206 내지 208) 또는 (212 내지 214)에 의해 선택된 값과 다른 값으로 초기화시킨다. 제5도의 순서도는 제4도의 신호 서치 루틴의 동작을 도시한다. 상기 순서도는 네개의 누산기(131 내지 134), 전체 누산기(139), 및 시간(148)이 제4도의 순서도에 의해 선택된 값으로 초기화되는 스텝(240)에서 엔터된다. 게다가, 값 X,Y 및 영상 누산기는“0”로 초기화 되고, 상기 수신된 신호는 초기에 샘플링된다.
그때 스텝(242)은 X에 1을 더하게 되고 X=5일 경우, X=1로 변하게 된다. 이것은 1 내지 4 값에 일치하며 그다음 1로 복귀하는 X를 제공하는 전체 효과를 갖는다. 스텝(242)은 Y에 1을 더하고 Y=9일 경우 Y=1로 변한다. 이것은 1 내지 8 값에 일치하며 그다음 1로 복귀하는 Y를 제공하는 전체 효과를 갖는다. 스텝(242)은 추가로 상기 시간값을 감소시키고, 비트의 1/4을 지연시키며, 수신된 신호를 샘플링한다. 그때, 스텝(244)은 시간값=0인지 여부를 체크한다. 이것이 성립할 경우, 소정의 보드 속도의 존재를 결정하도록 수신된 신호안에 거의 어떠한 변이도 존재하지 않게 되며, 스텝(250)은 신호의 부재를 나타내도록 콜링 루틴으로 복귀한다. 그렇지 않을 경우, 스텝(252)은 수신된 신호의 최종 샘플을 바로 앞의 샘플과 비교하므로써 에지가 검출되는지 여부를 체크한다. 같을 경우, 에지는 검출되지 않고 순서도는 스텝(242)으로 복귀한다. 이것이 성립할 경우, 에지는 처리된다.
값 X은 수신된 신호를 샘플링하는데 사용된 네개의 샘플 윈도우중 하나를 나타낸다. 각각의 샘플 윈도우는 다수의 누산기(131 내지 134)안의 유일한 누산기 조합을 갖는다. 네개의 누산기중 하나안의 변이는 카운트로 하여금 상응하는 누산기 안에서 변하게 한다. 스텝(254)은 샘플 윈도우 안에서 검출되는 에지에 응답하여 두개의 누산기가 감소되는 것을 도시한다. 더우기, 전체 누산기도 감소된다. 그때 순서도는 영상 레지스터가 샘플 윈도우 안에서 검출된 에지와 Y값에 응답하여 어떻게 카운트하는지를 보여주는 스텝(256)을 실행한다.
스텝(258)은 임의의 누산기(131 내지 134)가 0보다 작거나 또는 같은 값을 갖는지 여부를 체크한다. 그렇지 않을 경우, 스텝(260)은 전체 누산기는 0의 값을 갖는지 여부를 체크한다. 전체 누산기가 0의 값을 갖지 않을 경우, 순서도는 스텝(242)으로 복귀한다. 전체 누산기가 0의 값을 가질 경우, 신호가 발견되지 않는 것으로 결정되고, 순서도는 앞서 기술된 바와 같이 스텝(250)으로 진행한다. 다시 스텝(258)을 언급하건데, 임의의 누산기가 0의 값보다 적거나 같은 값을 가질 경우, 스텝(262)은 신호 존재 서치 모드가 선택되었는지 여부를 체크한다. 상기 모드가 선택되었을 경우, 신호 존재 검출을 위한 조건이 만족되고 스텝(270)은 신호의 존재에 응답하기 위해 제6도의 루틴으로 진행한다. 신호 존재 서치 모드가 선택되지 않았을 경우, 스텝(262)으로 모든 누산기(131 내지 134)가 0의 값을 갖는지 여부를 체크하기 위해 스텝(277)으로 진행한다. 상기 누산기가 0의 값을 가질 경우, 신호의 부재 조건이 만족되고 전술된 단계(250)가 실행된다. 상기 누산기가 0의 값을 갖지 않을 경우, 스텝(274)은 전체 누산기가 0에 일치하는지 여부를 체크한다. 상기 누산기가 0의 값에 일치할 경우, 신호의 존재를 위한 조건이 만족되고 상술된 단계(270)가 실행된다. 상기 누산기가 0의 값에 일치하지 않을 경우, 순서도는 정보 처리를 계속하기 위해 스텝(242)으로 복귀한다.
제6도는 신호 존재의 검출에 응답하여 비트 클럭의 위상 선택을 도시한다. 신호의 존재를 결정하는 것은 제5도의 스텝(270)의 실행에 의해 표시된다. 스텝( 280)은 네개의 누산기(131 내지 134)안의 값에 응답하여 4비트 벡터를 발생시킨다. 상기 누산기가 0과 같거나 작은 값을 가질 경우, 각 누산기에 대해 0이 발생되며, 그렇지 않을 경우, 상기 누산기에 대해 1이 발생된다. 그때 스텝(282)은 벡터에 응답하여 샘플 클럭에 대해 적합한 위상을 결정한다. 동일한 표가 신호 존재 서치 모드 또는 신호 부재 서치 모드의 선택에 적용된다. 상기 벡터에 응답하여, 8위상중 하나가 위상 A 내지 H에 상응하도록 선택된다. 상기 위상 선택은 신호(155)의 발생에 일치한다.
제7도는 강한 신호에 대한 신호 검출기의 응답을 도시한다. 라인(300)은 강한 신호 조건 아래에서 수신된 신호의 아이 패턴(eye patterns)에 일치하여, 이때 변이가 사진(302, 304 및 306)에서 발생한다. 라인(310)은 변이(302 내지 306)에 대한 샘플 윈도우(1 내지 4)의 발생을 나타낸다. 상기 변이는 모두 샘플 윈도우(2)안에서 발생한다. 매 시간마다 변이가 샘플 윈도우(2)에서 발생하며, 누산기(1-2 및 2-3)가 감소된다. 강한 신호에서, 이 실예의 변이는 윈도우(2)에서 항상 발생할 것이다.
신호 존재 서치 모드가 선택되고, 누산기(131 내지 134)가 13으로 초기화되며, 전체 누산기가 16으로 초기화되고, 13번이 발생후 모든 변이가 발생할 경우, 누산기(1-2 및 2-3)는 동시에 0의 값에 도달하게 되며, 그에따라 신호 발견 기준을 만족시키게 된다. 최종 4비트 벡터는 스텝(282)의 표면에 따라 0011이 되며, 그에 따라 위상“H”을 선택하게 된다. 라인(315)은 변이(302 내지 306)에 의해 정의된 비트에 대한 샘플신호(42)의 발생을 보여준다. 라인(315)상에서 위상“H”의 선택은 각 비트의 중심에 일치한다.
대신 신호 부재 서치 모드가 선택되고, 누산기(131 내지 134)가 4로 초기화되며, 전체 누산기가 16으로 초기화되고, 모든 변이가 샘플 윈도우(2)안에서 발생한 경우, 단지 누산기(1-2 및 2-3)만이 감소하는 반면에 누산기(3-4 및 1-4)는 초기값을 유지하게 된다. 16변이후, 전체 누산기는 0에 일치하며, 그에따라 신호 발견 기준을 만족하게 된다. 최종 4비트 벡터는 스텝(282)의 표에 따라 0011이 되며, 다시 위상“H”을 선택하게 된다.
따라서 제7도 신호의 실예에 있어서, 상기 신호 존재 서치 모드가 선택될 경우, 상기 신호가 13변이후 검출되는 반면, 신호 부재 서치 모드가 선택될 경우에는 신호의 조재가 16변이후 검출될 것이다. 따라서 신호의 존재를 예상하므로써, 상기 신호가 보다 빨리 검출될 것이다.
제8도는 약한 신호에 대한 신호 검출기의 응답을 도시한다. 라인(320)은 약한 신호 상태하에서 수신된 신호의 아이 패턴에 일치하며, 이때 변이는 이벤트 (322, 324 및 326)에서 발생한다. 약한 신호 상태하에서, 변이의 위치는 노이즈에 의해 불규칙하게 영향을 받는다. 라인(330)은 변이(322 내지 326)에 대한 샘플 윈도우(1 내지 4)의 발생을 도시한다. 변이(322 및 326)가 샘플 윈도우(1)안에서 발생하는 반면 변이(324)는 샘플 윈도우(2)안에서 발생한다. 변이가 샘플 윈도우(1)안에서 발생할 때마다, 누산기(4-1 및 1-2)는 감소된다. 변이가 샘플 윈도우(2)안에서 발생할 때마다, 누산기(1-2 및 2-3)는 감소된다. 약한 신호에서, 이 실예의 변이는 윈도우(1 또는 2)안에서 발생할 것이다.
신호 서치 존재 모드가 선택되고, 누산기(131 내지 134)가 13으로 초기화되며, 13변이 발생후 모든 변이가 샘플 윈도우(1 및 2)안에서 발생할 경우, 누산기 (1-2)는 그것이 윈도우(1 또는 2)에서 검출되는 변이에 응답하여 감소되기 때문에 0의 값에 도달하게 된다. 이것은 신호 발견 기준을 만족시킨다. 최종 4비트 벡터는 스텝(282)의 표에 따라 0111이 되며, 위상“G”을 선택하게 된다. 라인(335)은 변이(322 내지 326)에 의해 정의된 비트에 대한 샘플 신호(42)의 발생을 도시한다. 라인(335)상에서의 위상“G”의 선택은 각 비트의 중심에 일치한다.
대신, 신호 부재 서치 모드가 선택되고 누산기(131 내지 134)가 4로 초기화되며, 전체가 16으로 초기화되고, 모든 변이가 샘플 윈도우(1 및 2)안에서 발생될 경우, 단지 누산기(4-1, 1-2 및 2-3)만이 감소하는 반면 누산기(3-4)는 그것의 초기값을 유지한다. 16변이후, 전체 누산기는 0에 일치하며, 그에 따라 신호 발견 기준을 만족시킨다. 최종 4비트 벡터는 스텝(262)의 표에 따라 0010이 되며, 결과적으로 위상“G”을 선택하게 된다.
따라서 제7도 신호의 실예에서와 같이, 제8도 또한 상기 신호의 존재를 정확하게 예상하는 것이 비교적 빠른 신호 검출을 초래함을 보여준다. 더우기, 제7도 및 제8도는 신호 존재 서치 모드 또는 신호 부재 서치 모드로부터 동일한 중심 샘플 위상의 선택을 도시한다.
제9도는 신호의 부재, 또는 노이즈의 존재에 대한 신호 검출기의 응답을 도시한다. 라인(340)은 수신된 신호 노이즈의 변이 패턴에 일치하며, 이때 변이는 이벤트(342 내지 348)에서 발생한다. 상기 변이는(그것이 윈도우 1, 2 및 4) 안에서만 발생하는 것으로 도시될지라도)샘플 윈도우(1 내지 4) 안에서 불규칙하게 발생한다. 변이가 샘플 윈도우 안에서 발생할 때마다, 상응하는 누산기가 감소된다. 노이즈 상태에서, 평균적으로, 동일한 수의 변이가 매 샘플 윈도우 안에서 발생한다.
신호 서치 모드가 선택되고, 누산기(131 내지 134)가 13으로 초기화되며, 전체가 16으로 초기화되고, 16변이 발생후 매 윈도우 안에서 변이가 불규칙하게 발생할 경우, 4변이의 평균이 각 누산기를 8만큼 감소시키고, 각 누산기 안에 나머지 5를 남기면서 각 샘플 윈도우 안에서 발생한다. 따라서 신호에 대한 상기 기준은 16전체 변이안에서 만족되지 않으며, 그에 따라 신호 부재 기준을 만족시킨다.
대신, 신호 부재 서치 모드가 선택되고, 누산기(131 내지 134)가 4로 초기화되며, 전체가 16으로 초기화되고, 변이가 매번 제3윈도우 안에서 발생할 경우, 8변이안에서 모든 누산기가 0으로 감소되며, 그에 따라 신호 검출의 부재에 대한 기준을 만족시킨다.
따라서 제9도의 신호의 실예에 있어서, 신호 존재 서치 모드가 선택될 경우, 신호의 부재가 16변이후 검출되며, 반면 신호 부재 서치 모드에 있어서, 신호의 부재는 8변이 이후에 검출된다. 따라서 신호의 부재를 정확하게 예상하므로써, 신호의 부재가 보다 빠르게 검출된다. 노이즈 변이의 최적 분배가 이 실예에 대해 선택되며, 그에따라 전형적으로 보다 많은 변이가 노이즈를 정확히 검출하는데 필요해질 것이다.
제10도는 원하는 보드 속도를 가진 강한 신호에 대한 신호 검출기의 응답을 도시한다. 라인(360)은 강한 신호 상태하에서 수신된 아이 패턴에 일치하며, 이때 변이는 이벤트(362, 364 및 366)에서 발생한다. 라인(370)은 변이(362-346)에 대해 샘플 윈도우(1-4)의 발생을 도시한다. 상기 변이는 모두 샘플 윈도우(2)안에서 발생한다. 매번 우수 샘플 윈도우(2)안에서 변이가 발생할 때마다, 영상 레지스터(1-2 및 2-3)가 감소되며, 매번 변이가 기수 샘플 윈도우(2)안에서 발생할 때마다, 영상 레지스터(1-2 및 2-3)는 증가된다. 강한 신호에서, 이 실예의 변이는 항상 윈도우(2)안에서 발생할 것이다.
변이가 매 비트 간격마다 발생할 경우, 영상 레지스터는 이하에서 증가되는 바와같이 여러번 감소된다. 선택된 신호 서치 모드와는 무관하게, 전체가 16으로 초기화되고, 신호가 13 및 16변이 사이에서 검출될 경우, 모든 영상 누산기는 거의 0에 일치하는 값을 가지며, 그에 따라 신호 발견 기준을 만족시킨다.
제11도는 원하는 보드 속도의 1/2인 보드 속도를 가진 강한 신호에 대한 신호 검출기의 응답을 도시한다. 라인(380)은 강한 신호 상태하에서 수신된 아이 패턴에 일치하며, 이때 변이는 이벤트(382 및 386)에서 발생한다. 라인(390)은 변이 (382 및 386)에 대한 샘플 윈도우(1-4)의 발생을 도시한다. 어떤 영상 레지스터(1-2 및 2-3)가 감소되는지에 응답하여, 상기 변이가 모든 우수 샘플 윈도우(2)안에서 발생하지만, 어떠한 변이도 기수 샘플 윈도우(2)안에서 발생하지 않으며, 따라서 레지스터(1-2 및 2-3)은 증가되지 않는다. 변이가 매번 우수 비트 간격에서만 발생할 경우, 상기 영상 레지스터는 감소하게 될것이다. 선택된 신호 서치 모드와 무관하게, 전체가 16으로 초기화되고 신호가 13과 16변이 사이에서 검출될 경우, 영상 레지스터(1-2 및 1-3)는 13보다 크거나 같은 절대값을 갖게될 것이다. 임의의 영상 레지스터에 대한 임계가 12로 결정될 경우, 신호 발견기준은 제4도의 스텝(218)에 따라 만족되지 않을 것이다.
본 발명은 비트 사이에서 불규칙적으로 발생하는 변이를 가지며 소정의 보드 속도를 가진 신호의 존재를 동시에 검출하는 반면 소정의 보드 속도의 정수 제수가 아닌 검출된 보드 속도를 확실하게 결정할 수 있다.
제12도는 제7도와 비슷한 상태하에서 본 발명의 동작을 나타내는 표를 도시한다. 실예에 있어서, 전체 16변이가 기록된다. 제1두 행은 15변이가 샘플 윈도우(2)안에서 발생하는 것과 한 변이가 샘플 윈도우(3)안에서 발생하는 것을 보여준다. 제3 및 제4행은 누산기(131-134)안에 누적된 카운트를 보여준다. 신호 존재 서치 모드에서, 제15행은 13의 신호 임계치와 함께 스텝(282)에 사용된 최종 벡터를 보여준다. 실제로 상기 신호는 임의의 누산기가 13카운터를 누적시킨 후 발견되도록 결정된다. 이 벡터는 윈도우(3)안에서 발생된 변이가 제13변이후 발생되게 해준다. 상기 변이가 제13변이에 앞서 발생했을 경우, 누산기(2-3)는 다른것에 앞서 13카운트를 누적시켰을 것이며, 그에 따라 제54행에 도시된 0011벡터로부터 초래된“H”의 위상에 반대하는“A”위상을 발생시키는 1011벡터를 초래하게 된다. 제6행은 신호 부재 서치 모드에서의 최종 벡터를 보여준다.
제13도는 제8도와 비슷한 상태하에서 본 발명의 동작을 나타내는 표를 도시한 것이다. 이 실예에 있어서, 전체 32변이가 기록된다. 첫번째 2행은 각 샘플 윈도우(1, 2, 3 및 4)안에서 14, 12, 1 및 5변이가 발생함을 보여준다. 제3 및 제4행은 누산기(131-134)안에 누적된 카운트를 도시한다. 신호 존재 서치 모드에 있어서, 제5행은 26의 신호 임계와 함께 스텝(282)에 사용된 최종 벡터를 도시한다. 사실상 상기 신호는 전체 누산기가 26카운트를 누적한 후 발견되도록 결정되었으며, 이것은 수신된 신호에 의존하여 제26과 제32변이 사이에서 발생될 수 있다. 제6행은 신호 부재 서치 모드에서의 최종 벡터를 도시한다.
제14도는 제9도와 비슷한 상태하에서의 본 발명의 동작을 나타내는 표를 도시한다. 이 실예에 있어서, 전체 16변이가 기록된다. 첫번째 2행은 각 샘플 윈도우 (1, 2, 3 및 4)안에서 4, 6, 2 및 4변이가 발생함을 보여준다.
제3 및 제4행은 누산기(131-134)안에 누적된 카운트를 보여준다. 신호 존재 서치 모드에 있어서, 제5행은 신호 부재가 검출되는 것을 나타내는 최종 벡터를 보여준다. 제6행은 신호 부재 서치 모드에서의 최종 벡터를 보여준다. 제9도를 참조하여 설명된 바와같이, 이 벡터도 제8변이와 제16변이 사이에서 발생할 수 있다.
본 발명의 한 응용에 있어서, 세개의 파라미터가 본 발명의 성능을 통제하도록 조절될 수 있다.
제1파라미터는 전체 에지 카운트이다. 이 파라미터를 증가시키므로써, 상기 신호를 노이즈 또는 다른 신호로부터 구별하는 본 발명의 능력이 개선된다. 이것은 본 발명이 판단을 내리기 위해 비교적 많은 샘플을 갖기 때문이다. 이 능력은 추가된 변이를 누적시키기 위해 소모된 여분의 파워를 소모하여 개선된다. 예컨대 제13도의 신호에서 단지 16샘플이 취해지고 13의 임계치가 사용될 경우, 신호의 존재는 변이의 발생에 따라 부적절하게 발견되지 않을수도 있는 반면, 32변이를 사용하여 발견된다. 첫번재 16변이는 각각 윈도우(1, 2, 3 및 4)안에서 5, 6, 1, 4로 발생할 수도 있다. 한편 제13도 신호가 부재(26 대신 28의 임계치를 선택하므로써)중인 것으로 결정될 경우, 단지 16샘플이 취해지고 14임계치가 사용될 경우에는 신호의 존재가 부적절하게 검출된다. 첫번째 16변이는 각각 윈도우(1, 2, 3 및 4)안에서 7, 7, 1, 1을 발생시킬 수 있다. 따라서 비교적 많은 샘플을 취하므로써 보다 정확한 결정이 이루어질 수 있다.
신호 존재의 오 검출은 페이징 수신기가 신호 검출에 응답하여, POCSAG 싱크 코드를 검출하도록 다음의 긴 간격동안 수신기의 동작을 유지하기 때문에 바람직하지 못하다. 잡음이 존재하는 한, 어떠한 싱크 코드도 발견되지 않을 것이다. 따라서 베터리 파워는 싱크 코드를 서치하면서 불필요하게 소모되고 페이저의 배터리 수명은 저하된다. 그러나, 서로 다른 페이저 응용은 서로 다른 강도 및 폴스 특성을 필요로 할 수 있으며, 본 발명은 감도 및 폴스 기능을 조절한다. 더우기, POCSAG 1200 보드 프로토콜의 출현으로, 본 발명은 600 및 300보드 데이타 속도를 가진 GSC 신호를 거부하는 수단을 제공하며, 그에 따라 폴스의 주요 소스를 제거한다.
제2파라미터는 신호 존재 서치 모드 또는 신호부재 서치 모드에서의 임계 카운트이다. 이 파라미터는 신호 검출의 상태 감도를 설정한다. 예컨대 제13도는 상대적인 노이즈 신호를 도시한다. 28의 신호 임계치 또는 5의 노이즈 임계치가 사용됐 경우, 본 발명은 신호를 검출하지 않게 될것이다. 상기 감도를 조절하는 것은 본 발명의 감도가 원하는 시스템 강도 또는 분리된 페이저 감도로 정합될 수 있게 해준다.
제3파라미터는 최대 적분 시간이다. 이 파라미터는 본 발명으로 하여금 변이를 갖지 않은 비트의 최대수를 책임지도록 해준다. 예컨대, 어떠한 변이로 갖지 않은 신호가 수신될 경우, 파워 보존 모드로의 복귀를 위해 보드 속도의 부재를 재빨리 결정하는 것이 바람직하다. 사실상, 이 파라미터는 사실상 보드 속도의 전체 에지 카운트가 발생할 수도 있는 최대 시간을 제공하도록 선택된다.
제15도는 신호 존재 및 신호 부재 모드 사이를 선택하는 순서도를 도시한다. 제1도의 간격 22 및 24사이의 간격에 일치하는 스텝(400)에서 시작하며, 파워가 보존된다. 이 모드동안, 상기 신호는 부재로 결정된다. 스텝(402)은 제1도의 간격 22 및 24의 시작에 일치한다. 신호 부재 서치 모드가 선택되기 때문에, 신호가 실제로 결여된다. 그때 스텝(404)은 전술된 신호 부재 서치를 실행한다. 그때 스텝(406)은 신호가 발견되는지 여부를 체크한다. 신호가 발견되지 않았을 경우, 순서도는 스텝(400)으로 복귀한다. 신호가 발견되었을 경우, 스텝(408)은 POSCAG 싱크 코드를 체크한다. POCSAG 싱크 코드가 발견되지 않았을 경우, 상기 순서도는 신호 존재 모드를 선택하고 스텝(404)이 다시 실행된다. 스텝(408)에서 POCSAG 싱크 코드가 발생되었을 경우, 스텝(412)은 공지된 방식으로 파워 소모와 함께 POCSAG 배치를 디코딩한다. 스텝(414)은 상기 POCSAG 싱크 코드가 두번 발견되지 않았는지 여부를 체크한다. 발견되지 않았을 경우, 순서도는 스텝(412)으로 복귀한다. 발견되었을 경우, 스텝(410)은 신호 처리 모드를 선택하고 스텝(404)으로 복귀한다.
이 순서도는 본 발명이 마지막으로 검출된 신호 상태에 상응하는 신호 서치 모드로 동작하는 것을 도시한다. 신호의 부재가 앞서 검출되었을 경우, 본 발명은 신호 부재 서치 모드로 동작한다. 신호의 존재가 앞서 검출되었을 경우, 상기 신호는 신호 존재 서치 모드로 동작한다. 따라서 노이즈의 존재시, 본 발명은 보다 빨리 신호의 부재를 검출하게 될것이다. 제1도의 구간(22 및 24)동안 이 모드로 상기 페이저를 동작시키는 것은 소정의 시간 또는 소정의 변이 수를 서치하는 종래 기술에 대해 추가된 파워를 보존한다. 신호의 존재가 앞서 검출될 경우, 본 발명은 신호 존재 서치 모드로 동작한다. 스텝(404 내지 410)에서, 보다 많은 시간이 스텝(408)에서 싱크 코드를 서치하는데 소모될 수 있으며, 보다 적은 시간이 스텝(404)에서 신호의 존재를 서치하는데 소모될 수 있어, 페이저의 동작을 개선시킨다.
본 발명은 낮은 버스 속도에서 마이크로 컴퓨터를 동작시키기 위한 수단을 제공한다. 본 발명은 비트당 4배의 비교적 낮은 속도에서 수신된 신호를 샘플링하여, 적분 시간동안 각 누산기안에 변이를 누적시킨다. 종래의 마이크로 컴퓨터에 기초한 비트 싱크로나이저에서와 같이 적분 시간동안 단지 소수의 계산만이 이루어지고 전혀 어떠한 위상 조절도 이루어지지 않는다. 신호 또는 노이즈를 검출하기 위해, 즉 하나 또는 레지스터가 0의 값을 갖는지 여부를 결정하기 위해 간단한 계산이 누적량이 분배에 따라 이루어진다. 계산의 결과로써, 데이타에 따른 위상에 있어서 비트 클럭이 설정될 수 있다. 상기 간단한 계산은 버스 싸이클에 대한 요구를 감소시키며, 따라서 비트 동기화동안 마이크로 프로세서로 하여금 비교적 낮은 버스 속도에서 동작하게 하는 수단이 제공된다. 이것은 더우기 파워 소모를 감소시키며 페이징 리시버의 배터리 수명을 연장시킨다. 게다가, 본 발명의 간단한 동작 및 감소된 복잡성은 본 발명의 빠른 검출 특성을 손상시키지 않고 집적 회로만에서 본 발명을 실현시킨다.
한 형태의 본 발명이 단지 신호 존재 또는 신호부재 검출기를 포함한다는 사실은 인지될 수 있다. 다른 형태에 있어서 본 발명은 소정의 모드 속도의 정수 제수인 보드 속도의 부재와 소정의 보드 속도의 존재를 검출하기 위한 수단을 포함한다.
본 발명의 정신 및 범위를 벗어나지 않는 한 많은 변경이 가능하다. POCSAG 신호와 관련하여 도시된 본 발명은 소정의 보드 속도를 가진 다른 프로토콜과 관련하여 사용될 수 있다. 상기 누산기는 상기 상태가 신호의 존재 또는 부재의 결정을 위해 만족된 후 임의의 수만큼 분석될 수 있다. 게다가, 다수의 샘플 윈도우가 사용될 수도 있다. 예컨대, 여섯개의 샘플 윈도우가 사용되었을 경우, 샘플 윈도우안에서 발생하는 변이가 두개 또는 세개의 누산기로 하여금 상기 카운트를 기록하게 할 수 있으며, 전술된 분석과 비슷한 분석이 신호의 존재 또는 부재를 결정하는데 사용될 수 있다. 다른 실시예가 다수의 변화를 포함할 수 있다는 사실은 인지될 수 있다. 비트 클럭의 위상 세팅이 앞서 결정되며, 다른 실시예에 있어서, 상기 비트 클럭의 가능한 위상 수가 중가될 수 있으며 상기 비트 클럭의 위상은 누산기의 값을 분석하므로써 선택될 수 있다. 예컨대, 상기 누산기의 웨이팅된 평균은 변이의 평균 위치를 결정하는데 사용될 수 있으며, 상기 비트 클럭은 평균 위치와 함께 위상으로부터 180°로 고정될 수 있다. 비트 클럭의 위상을 선택하는 단계가 저하될 수 있으며, 또는 비트 클럭 수단(168)이 제거될 수 있고, 본 발명이 신호 존재 또는 신호 부재 검출기로써 사용될 수 있다. 더우기, 본 발명은 심볼당 두개의 레벨을 가진 이진수 신호에 대해 기술된다. 본 발명은 심볼 사이에서 변이가 발생하는 심볼당 두개 이상의 레벨을 가진 신호에 따라 동작할 수 있다.
다른 실시예에 있어서, 코드 플러그와 함께 동기화 파라미터의 세팅이 제거될 수 있다. 상기 동기화 파라미터는 싱크로나이저의 소정의 부분으로 구성된다.
본 발명의 상기 원리가 특정 장치에 대해 기술되는 반면, 본 기술 내용이 첨부된 특허청구 범위에서 제안된 바와같이 본 발명의 범위를 제한하지 않고 실예를 통해 이루어진다는 사실을 분명히 이해해야만 한다.

Claims (17)

  1. 소정의 보드 속도에서 발생하는 심볼 사이의 변이를 가진 신호의 존재를 검출하기 위한 수단으로서, 다수의 계수 레지스터와, 상기 다수의 레지스터안에 다수의 계수 레지스터의 상응하는 유일한 결합을 가진 심볼당 샘플 윈도우의 정수 제수를 설정하는 수단과, 수신된 신호의 변이를 감지하는 수단으로써, 상기 변이가 각기 설정된 샘플 윈도우 안에서 발생하는 수단과, 변이가 감지되는 각 샘플 윈도우에 상응하는 계수 레지스터안에서의 계수를 위한 수단, 및 소정수의 카운트를 가진 계수 레지스터에 응답하여 존재 신호를 발생시키는 수단을 포함하는 신호 존재 검출 수단.
  2. 소정의 보드 속도에서 발생하는 심볼 사이의 변이를 가진 신호의 존재를 검출하는 단계로써, 다수의 계수 레지스터안에서의 다수의 계수 레지스터의 상응하는 유일한 결합을 가진 심볼당 샘플 윈도우의 정수 제수를 설정하는 단계와, 제1신호를 수신하고 변이를 가진 수신된 신호를 공급하는 단계와, 각기 설정된 샘플 윈도우 안에서 발생하는 수신된 신호의 변이를 감지하는 단계와, 변이가 감지되는 각각의 샘플 윈도우에 대응하는 계수 레지스터로 카운트하는 단계, 및 소정수의 카운트를 가진 계수 레지스터에 응답하여 존재 신호를 발생시키는 단계를 포함하는 신호 존재 검출 방법.
  3. 제2항에 있어서, 상기 발생 단계가 소정수의 에지 발생시 소정수의 카운트를 가진 계수 레지스터에 응답하여 존재 신호를 발생시키는 신호 존재 검출 방법.
  4. 제2항에 있어서, 소정수의 에지의 발생시 소정수의 카운터를 갖지 않는 임의의 계수 레지스터에 응답하여 부재 신호를 발생시키는 단계를 포함하는 신호 존재 검출 방법.
  5. 제2항에 있어서, 존재 신호에 응답하여, 다수의 계수 레지스터 안에서 중심이 카운트의 함수로써 결정되는 심볼의 중심을 나타내는 샘플 신호를 발생시키는 단계를 포함하는 신호 존재 검출 방법.
  6. 제2항에 있어서, 샘플 윈도우의 정수 제수가 4에 일치하고, 다수의 계수 레지스터가 2에 일치하며, 다수의 계수 레지스터가 3에 일치하고, 네개의 샘플 윈도우중 첫번째 샘플 윈도우가 네개의 계수 레지스터중 제1 및 제3레지스터의 상응하는 결합을 가지며, 네개의 샘플 윈도우중 두번째 샘플 윈도우가 네개의 계수 레지스터중 제2 및 제3레지스터의 상응하는 결합을 갖고, 네개의 샘플 윈도우중 세번째 샘플 윈도우가 네개의 계수 레지스터중 제3 및 제4레지스터의 상응하는 결합을 가지며, 네개의 샘플 윈도우중 네번째 샘플 윈도우가 네개의 계수 레지스터중 제4 및 제1레지스터의 상응하는 결합을 갖는 신호 존재 검출 방법.
  7. 제2항에 있어서, 다수의 계수 레지스터를 소정의 값으로 초기화시키는 단계를 포함하며, 상기 카운트 단계가 상응하는 계수 레지스터를 감소시키므로써 카운트하고 상기 발생 단계가 0에 일치하는 계수 레지스터에 응답하여 검출 신호를 발생시키고, 그에 따라 소정의 값에 일치하는 많은 수의 카운트를 갖는 신호 존재 검출 방법.
  8. 제2항에 있어서, 소정의 보드 속도의 정수 제수인 제2보드 속도에서 발생하는 심볼 사이의 변이를 가진 제2신호를 거부하기 위해, 상기 설정 단계가 샘플 윈도우의 정수로부터 설정하며, 제2샘플 윈도우의 정수가 심볼의 정수에서 발생하는 초기 심볼에 일치하고, 심볼의 정수가 정수 계수에 일치하며, 이때 소정수의 제2샘플 윈도우가 다수의 제2계수 레지스터 안에서 다수의 제2계수 레지스터의 상응하는 유일한 결합을 갖고, 상기 카운트 단계가 변이가 감지되는 각각의 제2샘플 윈도우에 상응하는 제2계수 레지스터로 카운트하고, 상기 발생 단계가 소정수의 카운트를 가진 계수 레지스터에 응답하여 존재 신호를 발생시키고, 제2계수 레지스터가 소정수의 카운트와, 제2소정수외 카운트 보다 많은 카운트, 및 제3소정수외 카운트보다 작은 카운트를 가진 계수 레지스터에 일치하는 신호 존재 검출 방법.
  9. 제8항에 있어서, 상기 제2신호의 보드 속도가 소정의 보드 속도의 1/2 보드 속도에 일치하고, 상기 카운트 단계가 카운트 값을 공급하는 제2샘플 윈도우에서 감지된 변이에 응답하여 제2계수 레지스터 안에서 제1방향으로 카운트하며, 제2 및 제3소정의 카운트가 제2 및 제3소정치에 일치하는 신호 존재 검출 방법.
  10. 제9항에 있어서, 제2계수 레지스터를 0의 값으로 초기화시키는 단계를 포함하고, 상기 카운트 단계가 제2심볼 윈도우를 제외한 샘플 윈도우에서 감지된 변이와 제2소정값의 정반대 극성과 동일한 크기를 가진 제3소정값에 응답하여 제2계수 레지스터로 제1방향에 반대인 제2방향으로 카운트하는 신호 존재 검출 방법.
  11. 소정의 보드 속도에서 발생하는 심볼 사이의 변이를 가진 신호의 부재를 검출하기 위한 수단으로서, 다수의 계수 레지스터와, 상기 다수의 레지스터안에 다수의 계수 레지스터의 상응하는 유일한 결합을 가진 심볼당 샘플 윈도우의 정수 제수를 설정하는 수단과, 변이를 가진 수신된 신호를 수신하는 수단과, 각기 설정된 샘플 윈도우 안에서 발생하는 수신된 신호의 변이를 감지하기 위한 수단과, 변이가 감지되는 각 샘플 윈도우에 상응하는 계수 레지스터안에서의 계수를 위한 수단, 및 소정수의 카운트를 초과하는 모든 계수 레지스터에 응답하여 부재 신호를 발생시키는 수단을 포함하는 신호 부재 검출 수단.
  12. 소정의 보드 속도에서 발생하는 심볼 사이의 변이를 가진 신호의 부재를 검출하는 단계로써, 다수의 계수 레지스터안에서의 다수의 계수 레지스터의 상응하는 유일한 결합을 가진 심볼당 샘플 윈도우의 정수 제수를 설정하는 단계와, 전송된 신호를 수신하고 변이를 가진 수신된 신호를 공급하는 단계와, 각기 설정된 샘플 윈도우 안에서 밭생하는 수신된 신호의 변이를 감지하는 단계와, 변이가 감지되는 각각의 샘플 윈도우에 대응하는 계수 레지스터로 카운트하는 단계, 및 소정수의 카운트를 초과하는 모든 계수 레지스터에 응답하여 부재 신호를 발생시키는 단계를 포함하는 신호 부재 검출 방법.
  13. 제12항에 있어서, 상기 발생 단계가 소정수의 에지 발생시 소정수의 카운트를 가진 계수 레지스터에 응답하여 부재 신호를 발생시키는 신호 부재 검출 방법.
  14. 제12항에 있어서, 소정수의 에지의 발생시 소정수의 카운트를 초과하지 않는 임의의 계수 레지스터에 응답하여 존재 신호틀 발생시키는 단계를 포함하는 신호 부재 검출 방법.
  15. 제14항에 있어서, 존재 신호에 응답하여, 다수의 계수 레지스터 안에서 중심이 카운트의 함수로써 결정되는 심볼 신호의 중심을 나타내는 샘플 신호를 발생시키는 단계를 포함하는 신호 부재 검출 방법.
  16. 제14항에 있어서, 소정의 보드 속도의 정소 제수인 제2보드 속도에서 발생하는 디지탈 심볼 사이의 변이를 가진 제2디지탈 신호를 거부하기 위해, 상기 설정 단계가 샘플 윈도우의 정수로부터 설정하며, 제2샘플 윈도우의 정수가 심볼의 정수를 발생시키는 초기 심볼에 일치하고, 심볼의 정수가 정수 제수에 일치하며, 이때 소정수의 제2샘플 윈도우가 다수의 제2계수 레지스터 안에서 다수의 제2계수 레지스터의 상응하는 유일한 결합을 갖고, 상기 카운트 단계가 변이가 감지되는 각각의 제2샘플에 상응하는 제2계수 레지스터로 카운트하고, 상기 발생 단계가 소정수의 카운트를 가진 계수 레지스터에 응답하여 존재 신호를 발생시키고, 제2계수 레지스터가 소정수의 카운트와, 제2소정수의 카운트 보다 많은 카운트, 및 제3소정수의 카운트 보다 작은 카운트를 가진 계수 레지스터에 일치하는 신호 부재 검출 방법.
  17. 제16항에 있어서, 상기 제2신호의 보드 속도가 소정의 보드 속도의 1/2보드 속도에 일치하고, 제2계수 레지스터를 0의 값으로 초기화시키는 단계를 포함하며, 상기 카운트 단계가 제2샘플 윈도우에서 감지된 변이에 응답하여 제2계수 레지스터에 의해 제1방향과 제2샘플 윈도우를 제외한 샘플 윈도우에서 감지된 변이에 응답하여 제2계수 레지스터에 의해 제1방향의 정반대인 제2방향으로 카운트하며, 상기 제3소정값이 제2소정값과 같은 크기 및 정반대 극성을 갖는 신호 부재 검출 방법.
KR1019920701543A 1990-01-02 1990-12-20 신호 검출기 및 신호 검출 방법 KR960001310B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/460,215 US5077758A (en) 1990-01-02 1990-01-02 Signal detector and bit synchronizer
US460,215 1990-01-02
PCT/US1990/007380 WO1991010282A1 (en) 1990-01-02 1990-12-20 Signal detector and bit synchronizer

Publications (2)

Publication Number Publication Date
KR920704412A KR920704412A (ko) 1992-12-19
KR960001310B1 true KR960001310B1 (ko) 1996-01-25

Family

ID=23827803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920701543A KR960001310B1 (ko) 1990-01-02 1990-12-20 신호 검출기 및 신호 검출 방법

Country Status (10)

Country Link
US (1) US5077758A (ko)
EP (1) EP0509038B1 (ko)
JP (1) JP2608004B2 (ko)
KR (1) KR960001310B1 (ko)
AT (1) ATE135518T1 (ko)
DE (1) DE69025954T2 (ko)
DK (1) DK0509038T3 (ko)
ES (1) ES2084807T3 (ko)
HK (1) HK1000761A1 (ko)
WO (1) WO1991010282A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384564A (en) * 1992-01-23 1995-01-24 Keith H. Wycoff Battery saving arrangement for selectively addressable, portable receivers
EP0601697A3 (en) * 1992-10-12 1994-12-07 Nec Corp Radio selective call receiver in which the detection of the bit rate is controlled over a predetermined range.
US5376975A (en) * 1992-11-27 1994-12-27 Motorola, Inc. Method and apparatus for preamble battery saving in selective call receivers
US5376929A (en) * 1992-11-27 1994-12-27 Motorola, Inc. Selective call receiver with battery saving features and method therefor
US5381133A (en) * 1993-01-25 1995-01-10 Motorola, Inc. Selective call receiver with battery saving features and method therefor
US5790946A (en) * 1993-07-15 1998-08-04 Rotzoll; Robert R. Wake up device for a communications system
JP2643802B2 (ja) * 1993-10-15 1997-08-20 日本電気株式会社 選択呼出受信機
US5561693A (en) * 1994-08-01 1996-10-01 Motorola, Inc. Selective call receiver with battery saving features and method therefor
US5812617A (en) * 1994-12-28 1998-09-22 Silcom Research Limited Synchronization and battery saving technique
US5682147A (en) * 1995-01-24 1997-10-28 Motorola, Inc. Method and apparatus for selecting a receive frequency in a communication receiver
US5715243A (en) * 1995-03-27 1998-02-03 Hewlett-Packard Company Information service provider for transmitting multiple rate wireless information
US5710757A (en) * 1995-03-27 1998-01-20 Hewlett Packard Company Electronic device for processing multiple rate wireless information
US5724389A (en) * 1995-12-08 1998-03-03 Motorola, Inc. Method and apparatus for detecting a presence of a predetermined baud rate
US5689806A (en) * 1995-12-26 1997-11-18 Motorola, Inc. Communication receiver for selecting between scanning and locking to a channel and method therefor
US5870437A (en) * 1996-11-01 1999-02-09 International Business Machines Corporation Apparatus and method for detecting end of serial bit stream
US6011808A (en) * 1997-01-23 2000-01-04 Lucent Technologies Inc. Redundant codes for clock recovery in serial links
DE19704299C2 (de) * 1997-02-06 1999-04-01 Deutsche Telekom Ag Vorrichtung zur Gewinnung eines Taktsignals aus einem Datensignal und Bitratenerkennungseinrichtung zur Ermittlung einer Bitrate
US6223317B1 (en) * 1998-02-28 2001-04-24 Micron Technology, Inc. Bit synchronizers and methods of synchronizing and calculating error
US6111855A (en) * 1998-08-03 2000-08-29 Motorola Method and apparatus for baud detection in a communication device
DE102010027019A1 (de) * 2010-07-08 2012-01-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Empfängeranordnung zum drahtlosen Empfang von Daten
US9966986B1 (en) * 2016-12-23 2018-05-08 Mediatek Inc. Methods for controlling a frequency synthesizer circuit and a frequency-generating circuit utilizing the same
CN111697970B (zh) * 2020-06-22 2023-04-07 中国科学技术大学 低计算复杂度的周期性弱信号检测装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518961A (en) * 1980-10-01 1985-05-21 Motorola, Inc. Universal paging device with power conservation
US4414676A (en) * 1981-03-31 1983-11-08 Motorola, Inc. Signal synchronization system
GB2105500B (en) * 1981-06-16 1985-01-23 Motorola Ltd Data operated squelch
GB2103402B (en) * 1981-07-27 1984-09-05 Standard Telephones Cables Ltd Synchronisation of digital radio pager
JPS60170344A (ja) * 1984-02-14 1985-09-03 Matsushita Electric Ind Co Ltd 選択呼出受信装置
US4628269A (en) * 1984-05-23 1986-12-09 Motorola, Inc. Pulse detector for missing or extra pulses
JPH0759104B2 (ja) * 1985-12-18 1995-06-21 日本電気株式会社 表示付無線選択呼出受信機
US4803703A (en) * 1987-04-30 1989-02-07 Motorola, Inc. Apparatus and method for fine synchronization of a communication receiver

Also Published As

Publication number Publication date
DE69025954T2 (de) 1996-10-02
ES2084807T3 (es) 1996-05-16
HK1000761A1 (en) 1998-04-24
US5077758A (en) 1991-12-31
DK0509038T3 (da) 1996-05-20
EP0509038B1 (en) 1996-03-13
DE69025954D1 (de) 1996-04-18
ATE135518T1 (de) 1996-03-15
KR920704412A (ko) 1992-12-19
EP0509038A1 (en) 1992-10-21
JPH05502771A (ja) 1993-05-13
EP0509038A4 (en) 1993-03-17
JP2608004B2 (ja) 1997-05-07
WO1991010282A1 (en) 1991-07-11

Similar Documents

Publication Publication Date Title
KR960001310B1 (ko) 신호 검출기 및 신호 검출 방법
US5095498A (en) Bit synchronizer
US5296849A (en) Pager receiver for enabling to omit power-on signal for receiving synchronization code in pager signal
US5376975A (en) Method and apparatus for preamble battery saving in selective call receivers
KR930009094B1 (ko) 전력 보존 수신기 및 그 방법
US4961073A (en) Battery saving apparatus and method providing optimum synchronization codeword detection
US5144296A (en) Adaptive battery saving controller with signal quality detecting means
KR970000387B1 (ko) 신호 존재 또는 부재의 선택적 검출 장치 및 방법
US5170396A (en) Data valid detector circuit for manchester encoded data
US5822689A (en) Circuit and method using data synchronization for battery power conservation in a paging receiver
JPH0851656A (ja) 移動メッセージ受信機に送られた符号化送信を解析する復号器および復号方法
US5181227A (en) Receiver having a signal detector and bit synchronizer
US6104770A (en) Apparatus of detecting synchronization signal and method of detecting synchronization signal
JP4271858B2 (ja) シンボル決定のフィードバックを用いる正確な同期のための方法および装置
US5734686A (en) Selective power supply control for battery saving effectively
KR930010365B1 (ko) 전력 보존방법 및 장치
US5206885A (en) Selective call receiver with fast bit synchronizer
US5917871A (en) Bit synchronization circuit and method capable of correct bit synchronization for both 2-value and 4-value FSK transmission signals
US5666657A (en) Method in a selective call receiver for applying conditional partial address correlation to a message
CA1087745A (en) Data sync acquisition in an asynchronous binary address decoder
JPS61134136A (ja) パ−ソナル無線機
WO2000008785A1 (en) Method and apparatus for baud detection in a communication device
JPH0388535A (ja) 受信データ処理装置
JPH11237463A (ja) Ｇｐｓ受信機の同期判定装置
JPH05211455A (ja) 受信処理方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010106

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee