JPS61134136A - パ−ソナル無線機 - Google Patents
パ−ソナル無線機Info
- Publication number
- JPS61134136A JPS61134136A JP59256642A JP25664284A JPS61134136A JP S61134136 A JPS61134136 A JP S61134136A JP 59256642 A JP59256642 A JP 59256642A JP 25664284 A JP25664284 A JP 25664284A JP S61134136 A JPS61134136 A JP S61134136A
- Authority
- JP
- Japan
- Prior art keywords
- code data
- frame pattern
- demodulated
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transceivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パーソナル無線機において、パーソナル無線
用コードデータを受信する際、受信するコードデータが
パーソナル無線用であることを認識するためのフレーム
同期信号を検出し、その検出によシ、フレーム同期信号
に続くコードデータのＣＰＵへの取シ込みを開始させる
回路に関するものである。
用コードデータを受信する際、受信するコードデータが
パーソナル無線用であることを認識するためのフレーム
同期信号を検出し、その検出によシ、フレーム同期信号
に続くコードデータのＣＰＵへの取シ込みを開始させる
回路に関するものである。
従来においては、受信信号を復調器によシＮＲＺ信号に
復調し、その復調信号を逐次マイクロコンピュータによ
り読みとシ、マイクロコンピュータによシソフト的にフ
レーム同期信号（以下、フレームパターンという）であ
るかどうかの検出を行なっていた。フレームパターンは
パーソナル無線用データコード（チャンネル番号のデー
タ、パーソナル無線機所有者の免許のデータ等で構成さ
れている。）の発信側、始を示す信号であり、パーソナ
ル無線用データコードの前に必ず送信される１５ヒツト
（１１１０１１００１０１００００）ＯＮａＺ（ｉ号で
ある。また、パーソナル無線用データコードはパーソナ
ル無線において通話をする際、通話の最初、中途（約６
０秒間隔）および最後に送信される。パーソナル無線機
によシ、通話の開始されるタイミングは使用者によるも
のであシ、フレームパターンはいつ発信され、いつ受信
しなけれはならないかわからない。そこで復調器も含め
、フレームパターンの検出作業を始終行っていく必要が
ある。つま、９ＮＲ，Ｚ信号への復調回路は雑音も含め
、何らかの受信信号をＮａＺ信号に始終復調しているわ
けであシ、この復調ＮＲＺ信号がフレームパターンであ
るかどうかの監視および判断を復調器よシの復調データ
が出力されるタイミング（約８３３μｓ）ごとにマイク
ロコンビエータによシ行なわなければならない。しかし
ながら、パーソナル無線機において使用されるマイクロ
コンビエータは、フレームパターンの検出のみではなく
、ディスプレイの表示制御、操作用キーの制御なども行
なわなければならない。これらの制御を行なう一方で約
８３３μｓごとに、受信復調データの判別を行なわなけ
ればならないのである。従って、使用するマイクロコン
ビーータとしては処理スピードの早いものが要求される
。
復調し、その復調信号を逐次マイクロコンピュータによ
り読みとシ、マイクロコンピュータによシソフト的にフ
レーム同期信号（以下、フレームパターンという）であ
るかどうかの検出を行なっていた。フレームパターンは
パーソナル無線用データコード（チャンネル番号のデー
タ、パーソナル無線機所有者の免許のデータ等で構成さ
れている。）の発信側、始を示す信号であり、パーソナ
ル無線用データコードの前に必ず送信される１５ヒツト
（１１１０１１００１０１００００）ＯＮａＺ（ｉ号で
ある。また、パーソナル無線用データコードはパーソナ
ル無線において通話をする際、通話の最初、中途（約６
０秒間隔）および最後に送信される。パーソナル無線機
によシ、通話の開始されるタイミングは使用者によるも
のであシ、フレームパターンはいつ発信され、いつ受信
しなけれはならないかわからない。そこで復調器も含め
、フレームパターンの検出作業を始終行っていく必要が
ある。つま、９ＮＲ，Ｚ信号への復調回路は雑音も含め
、何らかの受信信号をＮａＺ信号に始終復調しているわ
けであシ、この復調ＮＲＺ信号がフレームパターンであ
るかどうかの監視および判断を復調器よシの復調データ
が出力されるタイミング（約８３３μｓ）ごとにマイク
ロコンビエータによシ行なわなければならない。しかし
ながら、パーソナル無線機において使用されるマイクロ
コンビエータは、フレームパターンの検出のみではなく
、ディスプレイの表示制御、操作用キーの制御なども行
なわなければならない。これらの制御を行なう一方で約
８３３μｓごとに、受信復調データの判別を行なわなけ
ればならないのである。従って、使用するマイクロコン
ビーータとしては処理スピードの早いものが要求される
。
また、このフレームパターンの判別の手法（ソフト処理
）も複雑である。すなわち、フレームパターンの送信の
直前には５０ビツトの′１１と１０１との交互の同期フ
レームの受信が行なわれる。１０ビット以上１１Ｍ□Ｓ
が交互に続いたときは同期フレームの送信があったもの
として７レームパターンの送信を待つ。この同期フレー
ムの後に１ ’１”、”１’と続いたときフレームパタ
ーンの開始と判定し、残シ１３ビットの検出を行い、フ
レームパターンかどうかを判定する。
）も複雑である。すなわち、フレームパターンの送信の
直前には５０ビツトの′１１と１０１との交互の同期フ
レームの受信が行なわれる。１０ビット以上１１Ｍ□Ｓ
が交互に続いたときは同期フレームの送信があったもの
として７レームパターンの送信を待つ。この同期フレー
ムの後に１ ’１”、”１’と続いたときフレームパタ
ーンの開始と判定し、残シ１３ビットの検出を行い、フ
レームパターンかどうかを判定する。
このような処理を約８３３μｓととにディスプレイ制御
、操作キー制御郷の合い間に行う為、比較的高価な処理
スピードの速いマイクロコンピュータを使用することが
必要となる。
、操作キー制御郷の合い間に行う為、比較的高価な処理
スピードの速いマイクロコンピュータを使用することが
必要となる。
また、検出後のデータ読み込みにおいても、受信用クロ
ックの立ち上りあるいは立下が９エツヂによ）割シ込み
をかけて読み込む。つまシ、１クロツクごとにデータの
読み込みを行なう必要がある。
ックの立ち上りあるいは立下が９エツヂによ）割シ込み
をかけて読み込む。つまシ、１クロツクごとにデータの
読み込みを行なう必要がある。
このように、従来のフレームパターン検出方法において
は、ソフトウェア上の処理で７レームパターン検出を行
なっており、約８３３μＳ間隔でデータの読み数カ及び
規定フレームパターンとの比較を他の操作キー制御、デ
ィスプレイ制御など勿行いながら、やらなけれはならな
い。その上、データの読み込みも受信クロック１クロツ
ク毎に行う必要がある。
は、ソフトウェア上の処理で７レームパターン検出を行
なっており、約８３３μＳ間隔でデータの読み数カ及び
規定フレームパターンとの比較を他の操作キー制御、デ
ィスプレイ制御など勿行いながら、やらなけれはならな
い。その上、データの読み込みも受信クロック１クロツ
ク毎に行う必要がある。
このため、パーソナル無線機において使用されるマイク
ロコンピュータは比較的処理スピードの速く高価なもの
が必要となってくる。
ロコンピュータは比較的処理スピードの速く高価なもの
が必要となってくる。
本発明は、これらの欠点を解決するために、マイクロコ
ンピュータとは別に検出回路を設け、この検出回路によ
シフレームパターンを検出し、この、検出結果に基づい
てマイクロコンビーータの基準クロックをフレームパタ
ーンに続いて検出子るパーソナル無線用データコードに
同期して作り、この基準クロックによシマイクロコンビ
ーータを動作させ、このマイクロコンピュータでパーソ
ナル無線用データコード等の検出その他の処理を行うパ
ーソナル無線機を得る。
ンピュータとは別に検出回路を設け、この検出回路によ
シフレームパターンを検出し、この、検出結果に基づい
てマイクロコンビーータの基準クロックをフレームパタ
ーンに続いて検出子るパーソナル無線用データコードに
同期して作り、この基準クロックによシマイクロコンビ
ーータを動作させ、このマイクロコンピュータでパーソ
ナル無線用データコード等の検出その他の処理を行うパ
ーソナル無線機を得る。
次に、図面を参照して本発明をよシ詳細に説明する。
第１図は、本発明の一実施例であシ、１はシリアルクロ
ック発生回路内蔵のＮＲ，Ｚ信号発生回路、２は受信Ｍ
ＳＫ信号入力端子、３は復調ＮＲＺコードデータライン
、４は７レ一ムパターン検出回路、５はフレームパター
ン検出信号の出力スイッチ制御信号ライン、６は出力制
動信号ライン５の信号によシ制御されるスイッチである
。また、７はシリアルクロックライン、８は８ヒ、トシ
７トレジスタ、９はＣＰＵ内の８ビ、トの内部バス、１
０は３ビツトカウンタ（割シ込み信号発生回路）、１１
は割シ込み信号ラインである。
ック発生回路内蔵のＮＲ，Ｚ信号発生回路、２は受信Ｍ
ＳＫ信号入力端子、３は復調ＮＲＺコードデータライン
、４は７レ一ムパターン検出回路、５はフレームパター
ン検出信号の出力スイッチ制御信号ライン、６は出力制
動信号ライン５の信号によシ制御されるスイッチである
。また、７はシリアルクロックライン、８は８ヒ、トシ
７トレジスタ、９はＣＰＵ内の８ビ、トの内部バス、１
０は３ビツトカウンタ（割シ込み信号発生回路）、１１
は割シ込み信号ラインである。
端子２よ多入力される受信信号は６Ｔｈ回路１により、
ＮＲＺコードテータ（コードチータライン３に出力され
る）ＶＣＣ復古れる。同時に、復調器１の内部において
コードデータに同期した基糸クロック（シリアルクロッ
クとしてクロックライン７に出力される）の再生がなさ
れる。
ＮＲＺコードテータ（コードチータライン３に出力され
る）ＶＣＣ復古れる。同時に、復調器１の内部において
コードデータに同期した基糸クロック（シリアルクロッ
クとしてクロックライン７に出力される）の再生がなさ
れる。
復調ＮａＺコードテータは、コードチータライン３を通
）フレームパターン検出回路４に入力され、ここで復調
ＮＲ，Ｚコードデータがフレームパターンであるかどう
かの判別を行なう。つまシ復調ＮＲＺコードデータがパ
ーソナル無線において使用されているものかどうかの判
断を行なう。
）フレームパターン検出回路４に入力され、ここで復調
ＮＲ，Ｚコードデータがフレームパターンであるかどう
かの判別を行なう。つまシ復調ＮＲＺコードデータがパ
ーソナル無線において使用されているものかどうかの判
断を行なう。
この検出回路４によ少１５ビットの７レームパターンが
検出された場合、以後に続いて復調されるＮａＺコード
テーデー、パーソナル無線用のコードデータと判断し出
力スイッチ制御信号ライン５に出力されて、スイッチ６
をＯＮさせる。その結果、フレームパターン検出回路４
により、フレームパターン（パーソナル無線用）が検出
された直後からクロックライン７に復調回路１に内蔵さ
れたクロック発生回路よシリアルクロックが８とットン
７トレジスタ８および３ビツトカウンタ１０に入力され
る。このシリアルクロックによシ８ビット７７トレジス
タ８においてはコードデータライン３よシ復調ＮＲ，Ｚ
データコードの読み込みが始まシ３ビットカウンタ１０
においては計数が始まる。
検出された場合、以後に続いて復調されるＮａＺコード
テーデー、パーソナル無線用のコードデータと判断し出
力スイッチ制御信号ライン５に出力されて、スイッチ６
をＯＮさせる。その結果、フレームパターン検出回路４
により、フレームパターン（パーソナル無線用）が検出
された直後からクロックライン７に復調回路１に内蔵さ
れたクロック発生回路よシリアルクロックが８とットン
７トレジスタ８および３ビツトカウンタ１０に入力され
る。このシリアルクロックによシ８ビット７７トレジス
タ８においてはコードデータライン３よシ復調ＮＲ，Ｚ
データコードの読み込みが始まシ３ビットカウンタ１０
においては計数が始まる。
コードデータ８ビ、トがシフトレジスタ８に入った時点
でカウンタ１０より割シ込み信号が割シ込み信号ライン
１１に出力されるため、マイクロコンピュータ１２はこ
の割シ込み信号を合図に８ビツトシフトレジスタ８０８
ビツトのデータを８ビツトのデータバス９によシ読み込
む。
でカウンタ１０より割シ込み信号が割シ込み信号ライン
１１に出力されるため、マイクロコンピュータ１２はこ
の割シ込み信号を合図に８ビツトシフトレジスタ８０８
ビツトのデータを８ビツトのデータバス９によシ読み込
む。
ＮＲ，Ｚデータは、シリアルクロック１クロツクに１ビ
ツトの割合で送信され、受信復調される。
ツトの割合で送信され、受信復調される。
つまシ、マイクロコンピュータ１２は、シリアルクロッ
クの立ち上シエッヂあるいは立ち下がシエッチによシ８
ビットシフトレジスタ８内に復調Ｎ＆Ｚデータをラッチ
する。
クの立ち上シエッヂあるいは立ち下がシエッチによシ８
ビットシフトレジスタ８内に復調Ｎ＆Ｚデータをラッチ
する。
以上のことをふまえて、フレームコード検出およびデー
タコードを読み込むソフトウェア処理の手順は以下のよ
うになる。
タコードを読み込むソフトウェア処理の手順は以下のよ
うになる。
フレーム検出による３ビツトカウンタ１０よシの割夛込
み信号発生までは、割夛込みはハード的に入るため、全
く復調器からの信号を監視する必要がない。割シ込み信
号検出後データの読み込みを行なう。データの読み込み
は、シリアルクロック８クロツク毎で行なう。この処理
は、他のキー制御ＬＣＤなど忙よる表示の制御［４ＩＲ
，０Ｍ制御、チャンネル制御などの処理と平行して行な
う。
み信号発生までは、割夛込みはハード的に入るため、全
く復調器からの信号を監視する必要がない。割シ込み信
号検出後データの読み込みを行なう。データの読み込み
は、シリアルクロック８クロツク毎で行なう。この処理
は、他のキー制御ＬＣＤなど忙よる表示の制御［４ＩＲ
，０Ｍ制御、チャンネル制御などの処理と平行して行な
う。
このフレームパターン検出回路を使用した場合には、ソ
フト処理上で７レームパターン検出を行なう場合と比較
してソフト処理上での負担の軽減。
フト処理上で７レームパターン検出を行なう場合と比較
してソフト処理上での負担の軽減。
ＲＯＭおよびＲ，ＡＭ容紫の減少が考えられる。
つまシ規定フレームパターン格納用ＲＯＭおよびフレー
ムパターン検出のため随時復調ＮＲ，Ｚ信号を読み込み
の為のＲ，ＡＭが不必要となる。
ムパターン検出のため随時復調ＮＲ，Ｚ信号を読み込み
の為のＲ，ＡＭが不必要となる。
また従来受信用クロック１クロツク毎に必要であったフ
レームパターン検出信号の監視および検出後における復
調ＮＲ，Ｚデータコードの読み込みが不要あるいは簡４
になる。本発明によシ検出と同時にシリアルクロックに
よシフトレジスタ内に自動的にデータかラッチされてゆ
くため、シフトによる検出信号の監視は不要になる。ま
た３ピツトカウンタからの割シ込みのタイミングでデー
タを読み込むためのＣＰＵのデータ読み込みは、８クロ
ツク毎となりソフト処理に時間的余裕ができる。
レームパターン検出信号の監視および検出後における復
調ＮＲ，Ｚデータコードの読み込みが不要あるいは簡４
になる。本発明によシ検出と同時にシリアルクロックに
よシフトレジスタ内に自動的にデータかラッチされてゆ
くため、シフトによる検出信号の監視は不要になる。ま
た３ピツトカウンタからの割シ込みのタイミングでデー
タを読み込むためのＣＰＵのデータ読み込みは、８クロ
ツク毎となりソフト処理に時間的余裕ができる。
また、従来データ用、フレームパターン検出信号用、受
信クロック用の３本必要でありたバスもデータ用および
シリアルクロック用の２本に減る。
信クロック用の３本必要でありたバスもデータ用および
シリアルクロック用の２本に減る。
他に低速のマイコンの使用が可能になるため、システム
の消費電ｆＡ【、の低減にもなる。
の消費電ｆＡ【、の低減にもなる。
このように、本発明によればマイクロコンピュータの処
理が少なくて済み、低処理速度で安価なマイクロコンピ
ュータの使用またはよシ高度な処理の実行が可能なパー
ソナル無線機を得る。
理が少なくて済み、低処理速度で安価なマイクロコンピ
ュータの使用またはよシ高度な処理の実行が可能なパー
ソナル無線機を得る。
第１図は本発明の一実施例によるブロック図である。
１・・・・・・ＮＲ，Ｚ信号復調回路、２・・・−・・
ＭＳＫ信号入力端子、３・・・・・・復調ＮＲＺデータ
ライン、４・・−・・・フレームパターン検出回路、５
・・・・・・出力スイッチ制御信号ライン、６・・・・
・・スイッチ、７・・・・・・シリアルクロックライシ
、８・・・・・・８ビツトシフトレジスタ、９・・・・
・・８ビツトＣＰＵ内部バス、ｌＯ・・・・・・３ビツ
トカウンタ、１１・・・・・・割り込み信号出力うイン
、１２・山・・マイクロコノピュータ。 代理人 弁理士 内 原 １・′−・ 二″′′
ｌａｉ、、−，，。
ＭＳＫ信号入力端子、３・・・・・・復調ＮＲＺデータ
ライン、４・・−・・・フレームパターン検出回路、５
・・・・・・出力スイッチ制御信号ライン、６・・・・
・・スイッチ、７・・・・・・シリアルクロックライシ
、８・・・・・・８ビツトシフトレジスタ、９・・・・
・・８ビツトＣＰＵ内部バス、ｌＯ・・・・・・３ビツ
トカウンタ、１１・・・・・・割り込み信号出力うイン
、１２・山・・マイクロコノピュータ。 代理人 弁理士 内 原 １・′−・ 二″′′
ｌａｉ、、−，，。
Claims (1)
- パーソナル無線機において、フレーム同期信号の検出回
路を備え、フレーム同期信号の検出結果にもとづいてマ
イクロコンピュータへクロック信号を供給することを特
徴とするパーソナル無線機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256642A JPH0695672B2 (ja) | 1984-12-05 | 1984-12-05 | パーソナル無線機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256642A JPH0695672B2 (ja) | 1984-12-05 | 1984-12-05 | パーソナル無線機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61134136A true JPS61134136A (ja) | 1986-06-21 |
| JPH0695672B2 JPH0695672B2 (ja) | 1994-11-24 |
Family
ID=17295436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59256642A Expired - Fee Related JPH0695672B2 (ja) | 1984-12-05 | 1984-12-05 | パーソナル無線機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695672B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267653A (ja) * | 1991-02-22 | 1992-09-24 | Canon Inc | モデム装置 |
| JP2006115079A (ja) * | 2004-10-13 | 2006-04-27 | Matsushita Electric Ind Co Ltd | 受信装置およびプログラム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51120639A (en) * | 1975-04-15 | 1976-10-22 | Hitachi Ltd | Master station equipment for data highways |
| JPS5533281A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | Data transfer system |
| JPS5846750A (ja) * | 1981-09-14 | 1983-03-18 | Fujitsu Ltd | 調歩再生方式 |
| JPS58115533A (ja) * | 1981-12-29 | 1983-07-09 | Matsushita Electric Works Ltd | シ−ケンサ |
-
1984
- 1984-12-05 JP JP59256642A patent/JPH0695672B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51120639A (en) * | 1975-04-15 | 1976-10-22 | Hitachi Ltd | Master station equipment for data highways |
| JPS5533281A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | Data transfer system |
| JPS5846750A (ja) * | 1981-09-14 | 1983-03-18 | Fujitsu Ltd | 調歩再生方式 |
| JPS58115533A (ja) * | 1981-12-29 | 1983-07-09 | Matsushita Electric Works Ltd | シ−ケンサ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267653A (ja) * | 1991-02-22 | 1992-09-24 | Canon Inc | モデム装置 |
| JP2006115079A (ja) * | 2004-10-13 | 2006-04-27 | Matsushita Electric Ind Co Ltd | 受信装置およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0695672B2 (ja) | 1994-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4995099A (en) | Power conservation method and apparatus for a portion of a predetermined signal | |
| WO2002027958A3 (en) | Method and apparatus for processing paging indicator bits transmitted on a quick paging channel | |
| KR960001310B1 (ko) | 신호 검출기 및 신호 검출 방법 | |
| JPH0671241B2 (ja) | スペクトラム拡散通信の初期同期方式 | |
| JPH0212422B2 (ja) | ||
| KR900008596B1 (ko) | 메시지 데이타를 수신할 수 있는 페이징 수신기 | |
| KR970000387B1 (ko) | 신호 존재 또는 부재의 선택적 검출 장치 및 방법 | |
| JPS61134136A (ja) | パ−ソナル無線機 | |
| JP3226295B2 (ja) | 伝送信号処理装置及び復調方法 | |
| JPS61205052A (ja) | パ−ソナル無線用集積回路 | |
| JP2848229B2 (ja) | 受信回路 | |
| JPH05344046A (ja) | 表示付き無線選択呼出受信機 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JPS63164554A (ja) | デ−タ速度自動認識システム | |
| JP2648430B2 (ja) | フレーム同期確立回路 | |
| JP2003263404A (ja) | シリアル通信方式とそれを用いたマイクロコンピュータ | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JPH0568136B2 (ja) | ||
| JP3516152B2 (ja) | 同期確立装置 | |
| JPH0388535A (ja) | 受信データ処理装置 | |
| JPS6196841A (ja) | 呼び出し信号検出装置 | |
| JPH04336788A (ja) | Ｄｔｍｆ信号受信装置 | |
| JPH11237463A (ja) | Ｇｐｓ受信機の同期判定装置 | |
| JPH06261080A (ja) | Ｆｓｋデータ復調装置および無線式遠隔制御装置 | |
| JPH04292044A (ja) | セルラー電話受信部のメッセージ抽出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |