KR970000387B1 - 신호 존재 또는 부재의 선택적 검출 장치 및 방법 - Google Patents

신호 존재 또는 부재의 선택적 검출 장치 및 방법 Download PDF

Info

Publication number
KR970000387B1
KR970000387B1 KR1019920703114A KR920703114A KR970000387B1 KR 970000387 B1 KR970000387 B1 KR 970000387B1 KR 1019920703114 A KR1019920703114 A KR 1019920703114A KR 920703114 A KR920703114 A KR 920703114A KR 970000387 B1 KR970000387 B1 KR 970000387B1
Authority
KR
South Korea
Prior art keywords
signal
time
peak time
response
receiver
Prior art date
Application number
KR1019920703114A
Other languages
English (en)
Other versions
KR930701024A (ko
Inventor
씨. 래플린 티모씨
Original Assignee
모토로라 인코포레이티드
안쏘니 제이. 살리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 안쏘니 제이. 살리 filed Critical 모토로라 인코포레이티드
Publication of KR930701024A publication Critical patent/KR930701024A/ko
Application granted granted Critical
Publication of KR970000387B1 publication Critical patent/KR970000387B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0212—Power saving arrangements in terminal devices managed by the network, e.g. network or access point is master and terminal is slave
    • H04W52/0216—Power saving arrangements in terminal devices managed by the network, e.g. network or access point is master and terminal is slave using a pre-established activity schedule, e.g. traffic indication frame
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0248—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal dependent on the time of the day, e.g. according to expected transmission activity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/022—Selective call receivers
    • H04W88/025—Selective call decoders
    • H04W88/026—Selective call decoders using digital address codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Details Of Television Scanning (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Radio Transmission System (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
신호 존재 또는 부재의 선택적 검출 장치 및 방법
[도면의 간단한 설명]
제1도는 종래 기술의 POCSAG 신호 및 이 신호에 응답하는 선택 호출 수신기의 동작을 도시하는 도면이다.
제2도는 본 발명의 한 실시예에 따른 선택 호출 수신기의 블럭도이다.
제3도는 본 발명의 한 실시예에 따라 동작하는 동기 장치의 블럭도이다.
제4도는 선택 호출 수신기에서 동작하는 마이크로컴퓨터에서 동작하는 다중-타스킹 프로그램(multi-tasking program)으로 동작하는 타스크로서의 신호 검출 및 비트 동기화를 도시하는 도면이다.
제5도는 제4도의 신호 서치 루틴의 동작을 도시하는 도면이다.
제6도는 신호 존재의 검출에 응답한 비트 클럭 위상 선택을 도시한 도면이다.
제7도는 강한 신호에 대한 신호 검출기에 대한 신호검출기의 응답을 도시한 도면이다.
제8도는 약한 신호에 대한 신호 검출기의 응답을 도시하는 도면이다.
제9도는 신호의 부재 또는 노이즈 존재에 대한 신호 검출기의 응답을 도시하는 도면이다.
제10도는 원하는 보드 속도를 가진 강한 신호에 대한 신호 검출기의 응답을 도시하는 도면이다.
제11도는 원하는 보드 속도의 1/2인 보드 속도를 가진 강한 신호에 대한 신호 검출기의 응답을 도시하는 도면이다.
제12도는 제7도와 비슷한 상태하에서 본 발명의 동작을 나타내는 표를 도시한 도면.
제13도는 제8도와 비슷한 상태하에서 본 발명의 동작을 나타내는 표를 도시한 도면이다.
제14도는 제9도와 비슷한 상태하에서 본 발명의 동작을 나타내는 표를 도시한 도면이다.
제15도는 선택 호출 수신기 시스템 로딩 대 하루중 시간을 나타내는 그래프를 도시한 도면이다.
제16도는 신호 존재 및 신호 부재 서치 모드사이에서 선택하는 제1실시예의 순서도이다.
제17도는 신호 존재 및 신호 부재 서치 모드 사이에서 선택하는 제2실시예의 순서도이다.
[발명의 상세한 설명]
[발명의 분야]
본 발명은 일반적으로 수신된 데이타 전송들(data transmissions)을 동기화시키는 데이타 수신기에 관한것이며, 특히 하루중 해당 시간에 따라 좌우되는 두개 또는 그 이상의 모드중 선택가능한 한 모드에서 신호 서치를 실행하는 휴대용 선택 호출 수신기에 사용하기 위한 신호 검출기 및 비트 동기 장치에 관한 것이다.
[발명의 배경]
디지탈 전송에 대한 비트 동기화는 데이타 전송의 심볼 경계의 존재를 결정하고, 그후 상기 데이타 전송으로부터 데이타 비트 또는 데이타 심볼을 동기적으로 샘플링하도록 임의적으로 비트 클럭을 제공하는데 사용되는 프로세스이다. 비트 동기화는 통상적으로 POCSAG(Post Office Code Standardization Advisory Group)으로 지칭되며, 예컨대 영국의 브리티쉬 텔레콤(British Telecom)에 의해 제안된 디지탈 시그날링 프로토콜을 디코딩하는 선택 호출 수신기에 사용되는 프로세스일 수도 있다.
이러한 프로토콜에 대한 동기화는 공지되어 있으며, POCSAG 또는 Golay 시그날링 프로토콜에 대한 동기화를 보여주는 미국 특허 제4,518,961호에 상세하게 기술되어 있다. 아울러, 미국 특허 제4,506,262호는 코스 앤드 파인 동기화 모드와 함께 얼리/레이트 위상 고정 루프를 사용하는 POCSAG에 대한 동기화를 보여준다.
제1도에 대해 언급하건데, 라인(10)은 전형적인 POCSAG 신호를 포함한다. 이 신호에 앞서, 노이즈 또는 다른 형태의 프로토콜이 파선으로 에워진 영역(12)에 도시된 바와 같이 전송될 수도 있다. 상기 POCSAG신호는 다수의 1-0 변이를 포함하는 프리앰블 신호(14)로 시작한다. 상기 프리앰블 신호는 다수의 32비트 정보 워드로 이어지며, 이들 워드는 각각 31,21 확장 BCH 코드(32,21)로 코딩된다. 상기 정보 워드는 소정의 이진수 시퀀스를 포함하는 싱크 코드 워드(16A)로 시작한다. 매 17워드마다 해당 신호에서 다른 싱크 코드(16B)가 발생한다. 상기 싱크 코드들 사이에서, 상기 정보는 각각 두개의 32,21 워드를 포함하는 8개의 정보 프레임으로 구성된다. 설명을 위해, 참조 번호(18)로 표시된 프레임(4)의 내용이 라인(34)상에 도시된다. 라인(34)은 두개의 32비트 워드(36 및 38)를 가지며, 각각의 정보 워드는 32,21 포맷으로 구성된 32 데이타 비트를 갖는다. 라인(34)상에 도시된 데이타 비트가 사실상 랜덤 시퀀스(a random sequence)로 나타날 수 있음을 인지할 수 있다.
상기 싱크 코드는 해당 신호에 대한 프레임 동기화 수단을 제공한다. 따라서,프리앰블 신호에 대해 우선적으로 비트 동기화하고 계속해서 싱크 코드에 대해 프레임 동기화하는 것이 바람직하다. 라인(20)은 POCSAG 신호에 동기하는 선택 호출 수신기의 동작을 도시한다. 간격(22 및 24)동안, 상기 선택 호출 수신기는 해당 신호를 동기시키려한다. 그러나, 상기 신호는 존재하지 않는다. 간격(22 및 24)동안, 프리앰블(14)가 존재하며, 상기 선택 호출 수신기는 비트 동기화 하며 싱크 코드(16A)를 찾는다. 그때, 공지된 방식으로, 상기 선택 호출 수신기는 간격(28 및 32)으로 도시된 바와 같이 앞서 할당된 프레임(4)에서 정보를 디코딩한다. 상기 선택 호출 수신기는 또한 해당 전송의 연속 존재를 결정하기 위해 간격(30)동안 싱크 코드(16B)를 테스트한다.
몇몇 예에서, 상기 프리앰블 신호는 이 신호를 검출되지 않게 하는 노이즈에 의해 훼손될 수도 있다. 이상태에서, 32비트 워드에서 데이타 비트상에 비트 동기화를 실행하고 계속해서 주기적 싱크 코드 신호들중 하나를 프레임 동기화시키는 것이 바람직하다. 이 모드에서의 비트 동기화 프로세스는, 32비트 워드에서의 데이타가 사실상 랜덤하기 때문에 비교적 어렵다. 그 결과, POCSAG 정보 워드안에서의 데이타 신호 또는 POCSAG 프리앰블 신호상에서 비트 동기화를 이룰 수 있는 선택 호출 수신기를 제공하는 것이 바람직하다.
바테리 수명은 휴대용 선택 호출 수신기의 결정적인 요소이며, 가능하면 언제나 바테리 파워를 보존하는것이 바람직하다. POCSAG 신호의 부재시, 선택 호출 수신기는 저파워 모드에서 동작하고 상기 POCSAG 신호의 존재를 검출하기 위해 수신 및 디코딩 회로를 주기적으로 활성화시킨다. 어떠한 신호도 검출되지 않을 경우, 상기 선택 호출 수신기는 다시 저파워 모드로 동작한다. 이 프로세스는 바테리 파워를 보존한다. 따라서, 저파워 모드로의 복귀를 재촉하기 위해 해당 신호의 부재를 재빨리 검출하는 것이 바람직하다.
종래의 선택 호출 수신기는 전형적으로 소정 수의 변이를 분석하고 여러 알고리즘에 응답하여 POCSAG 신호의 부재를 결정한다. 위와 같은 알고리즘의 하나가 미국 특허 제4,554,665호에 나타나 있으며, 이 특허 명세서에서 소정 수의 변이의 사용은 모든 변이가 발생하기를 기다리는 것을 요구한다. 위와 같은 기술은 저주파 가청음이 POCSAG 신호 대신 전송될 때와 같이 변이가 비교적 드물게 발생하는 조건하에서 크게 유용하다. 모든 변이가 발생하기를 기다리는 동안, 종래의 수신기는 추가 바테리 파워를 소모한다.
더욱이, 종래 기술의 선택 호출 수신기는 전형적으로 노이즈 환경에서의 POCSAG 신호 검출 감도와 단지 노이즈 또는 다른 신호가 존재할때 POCSAG 신호의 오 검출 사이에서 소정의 관계를 설정한다. POCSAG 신호의 부재 검출시, 파워가 수신기를 정지시키므로써 보전되기 때문에, 상기 관계 설정은 신호를 서치하는 동안 일정한 평균 바테리 파워 소모를 초래한다. 그러나, 선택 호출 수신기가 전세계의 서로 다른 많은 선택 호출 수신기 환경에서 사용되기 때문에, 한 응용에서 감도 및 오검출과 바테리파워 소모 성능은 다른 응용에는 최적이 되지 않을 수도 있다.
더욱이, 상기 POCSAG 신호의 최신 버젼은 1200 보드 데이타 속도를 갖는다. 1200 보드에서 랜덤 데이타를 가진 데이타 전송에 대해 동기화할 수 있는 전형적인 비트 동기 장치가 또한 해당 데이타 속도(600, 300보드)의 정수 제수인 데이타 전송에 대해 동기할 것이다. 예컨대, GSC(Golay Sequential Code)는 600 및 300 보드에서 메시지 정보를 전송하는 다른 선택 호출 수신기 프로토콜이다.
게다가, 마이크로컴퓨터를 가진 종래 기술의 선택 호출 수신기는 전형적으로 매우 높은 속도에서 인입 신호를 샘플링하고 동기화후 데이타 비트 샘플링을 위해 비트클럭을 설정하도록 소프트웨어로 실행된 디지탈 위상 고정 루프를 사용한다. 소프트웨어 발생 디지탈 위상 고정 루프는 실시간 소프트웨어 환경에서 높은 샘플링 속도 및 지속적인 위상 조정을 필요로 한다. 이것은 비교적 높은 버스 속도에서 마이크로 컴퓨터가 동작할 것을 필요로 한다. 미국 특허 제4,414,676호는 상기 데이타 속도의 다섯배에서 샘플링하고 각각의 샘플 사이에서 여러 계산을 실행하는 동기 장치를 보여주나, 랜덤 데이타상에서의 동기화 기능은 보여주지 않는다.
[발명의 요약]
비교적 많은 신호가 오프 피크 시간(off peak time)보다는 피크 시간(peak time)에서 수신되는 다수의 신호를 수신할 수 있는 수신기는, 제1서치 모드에서의 서치에 의해 신호가 수신되는지 여부를 결정하기 위한 제1수단, 및 제2서치 모드에서의 서치에 의해 신호가 수신되지 않았는지 여부를 결정하기 위한 제2수단을 포함한다. 선택회로는 상기 피크 시간동안 상기 제1수단을 작동시키고 상기 오프 피크 시간 동안 상기 제2수단을 작동시킨다.
[양호한 실시예의 설명]
제2도에 대해 언급하건데, 선택 호출 수신기(페이저와 같은)가 AAA 규격의 바테리일 수 있는 바테리(20)에 의해 파워가 공급된다. 상기 바테리는 상기 선택 호출 수신기안의 회로들에 대한 동작 파워를 공급한다. 안테나(21)는 무선 신호로 변조된 POCSAG 신호 주파수를 수신한다. 수신기(22)는 주파수 변조 신호를 수신하여 기술적으로 널리 공지된 프로세스를 통해 라인(24)상에 출력된 이진수 POCSAG 신호를 복조 및 회복한다. POCSAG 신호의 부재시, 라인(24)상에 수신된 신호는 노이즈 신호 또는 다른 신호의 등가 신호를 갖는다.
수신된 신호는 디코더 수단(30)에 의해 처리되며, 이 디코더 수단은 파선으로 표시된 기능부들을 포함한다. 상기 디코더 수단은 크리스탈을 포함할 수도 있는 클럭(32)에 의해 구동되며, 이후 기술되는 두개의 서치모드중 하나를 선택하는 것과 디코딩 동작에 대한 시간축(time base)을 제공한다. 상기 수신된 신호(24)는 POCSAG 보드 속도의 존재 또는 부재를 검출하는 신호 검출기(38) 및 POCSAG 신호에 대해 비트 동기화하는 비트 동기 장치(40)에 의해 처리된다. 비트 클럭 신호(42)는 상기 수신된 신호(24)에서 발생하는 POCSAG 싱크 코드를 검출하고 상기 싱크 코드 검출에 응답하여 프레이밍 신호(framing signal: 46)를 발생시키기 위해 프레임 동기 장치(44)에 의해 사용된다. 한 실시예에 있어서, 상기 비트 동기 장치(40)는 비트 클럭을 발생시키기 위해 사용되는 위상 고정 루프일 수도 있고 또는 다른 실시예에 있어서, 비트 클럭은 신호 검출기에 의해 실행되는 프로세스의 결과로써 발생될 수도 있다. 어드레스 디코더(48)는 수신된 신호(24)와 함께 발생하는 소정의 어드레스를 검출하기 위해 비트 클럭신호(42) 및 프레이밍 신호(46)를 사용한다. 상기 어드레스 디코더(48)는 어드레스의 검출에 응답하여 경보 신호(50)를 발생시킨다. 상기 경보 신호(50)는 경보 발생기(52)로 하여금 선택 호출 수신기의 유져가 볼 수 있고 들을 수도 있는 경보를 발생시키게 한다. 바테리 세이버(54)는 수신기(22)를 주기적으로 동작시킨다. 제어기(56)는 POCSAG 신호를 디코딩하고 파워 소모를 보존하기 위해 적절한 동작 및 상기 기능부들의 협력을 유발하도록 디코딩 수단(30)안의 기능부들에 대해 타이밍 신호를 공급한다. 상기 제어기(56)는 또한 신호 검출기(38) 및 /또는 비트 동기 장치(40)에 의해 사용되는 동작 특성 및 어드레스 디코더(48)에 의해 사용되는 소정의 어드레스와 같은 정보를 포함하는 코드 플러그(60)를 판독한다. 상기 신호 검출기(38)는 또한 원하는 POCSAG 신호(노이즈, 달리 불필요한 신호를 포함함)의 부재를 선택적으로 검출하며 바테리 세이버(54)로 하여금 파워를 소모하게 하는 제어기(56)에 의해 사용되는 부재 신호를 공급한다.
제어 수단(30)의 기능은 하드웨어 회로로 실행될 수 있으나, 양호한 실시예는 호스트 마이크로컴퓨터에서 동작하는 소프트웨어 루틴을 가진 프로그램으로 이들 기능 블럭을 실행한다. 모토로라 MC146805H2 마이크로컴퓨터와 같은 호스트 마이크로컴퓨터는 이들 기능들을 쉽게 실행시킬 수 있으며 양호한 호스트 마이크로컴퓨터이다. 본 기술에 숙련된 사람들로 하여금 수신기안의 마이크로컴퓨터로 수신기를 제어하고, 전송된 신호를 디코딩하게 하며, 본원에 기술된 바와 같이 본 발명을 형성하는 것이 기술적으로 널리 공지되어 있다. 이러한 기술 내용은 미국 특허 제4,518,961호, 미국 특허 제4,649,583호, 및 미국 특허 제4,755,816호를 포함한다.
제3도는 본 발명에 따라 동작하는 신호 검출기(38) 및 비트 동기 장치(40)의 블럭도이다. 원하는 보드 속도의 4배 주파수를 가진 클럭 신호(100)가 클럭(32)로부터 유도되며, 신호 검출기(38) 및 비트 동기 장치(40)의 동작을 위한 타이밍을 제공한다. 상기 클럭 신호(100)는 4개의 위상 신호(104 내지 107)를 공급하는 위상 발생 수단(102)를 구동한다. 각각의 위상은 독립적이며, 1/2비트를 나타내고 각각의 위상은 선행 위상으로부터 1/4비트 정도 분리된다. 이것은 4 위상 발생기(112)를 구동하도록 2비트 카운트(110)를 사용하여 달성될 수 있다.
상기 클럭 신호(100)는 또한 수신된 신호 입력(24)상에서의 0-1 변이 또는 1-0 변이에 응답하여 변이신호(117)를 공급하는 변이 검출 수단(115)을 구동한다. 플립-플롭(119)은 데이타를 샘플링 및 래치하는 D플립플롭이다. 배타적 OR 게이트(121)는 상기 수신된 신호(24)를 상기 플립-플롭(119)으로부터 지연된 신호와 비교한다. 변이가 발생할 경우 배타적 OR 게이트(121)는 상기 변이에 응답하여 펄스를 공급할 것이다. 상기 펄스는 플립-플롭(123)에 의해 래치되며, 이 플립플롭의 출력은 변이 신호(117)를 공급한다.
계수 수단(130)은 통합 시간 (integration time)동안 동작하며 9개의 누산기(131 내지 139) 또는 계수 레지스터를 갖는다. 누산기(131 내지 134) 및 (135 내지 138)는 각각 4개의 위상 신호(104-107)에 의해 선택적으로 인에이블되며, 각각의 누산기는 1비트 시간의 1/2동안 인에이블된다. 누산기(135 내지 139)는 차후에 영상 레지스터(135 내지 138)로서 지칭될 수도 있다. 한 누산기가 인에이블되는 동안 변이 신호가 발생할 경우, 그 누산기는 감소된다. 누산기(139)는 통합 시간동안 항상 인에이블되며, 각각의 변이 신호에 응답하여 감소된다. 누산기(131 내지 135)내에서의 값들은 4개의 1/2비트 간격 각각동안 누산된 변이를 나타낸다. 영상 레지스터(135 내지 138)는 영상 레지스터(135 내지 138)가 분주기(140)로부터의 신호에 응답하여 증가 또는 감소되는 것을 제외하고는 대응 누산기(131 내지 134)와 비슷하게 동작한다. 상기 신호는 영상 레지스터를 우수 비트상에서 발생하는 에지에 응답하여 증가시키고 기수 비트상에서 발생하는 에지에 응답하여 감소시킨다(우수 및 기수는 임의적으로 할당됨).
동작시, 예컨대, 제어기(145)는 소정의 보드 속도를 가진 신호의 존재(즉, 제1서치 모드)를 서치할 것을 결정하고 코드 플러그(60)로부터 초기 값을 판독한다. 상기 계수 수단(130)은 각각의 누산기(131 내지 134)를 값 13으로 초기화시키고, 신호의 존재를 서치하도록 프로그래밍되며, 영상 레지스터(135 내지 138)를 클리어하며, 전체 누산기(139)를 값 16으로 초기화시키고, 수신된 신호를 샘플링하므로써 신호의 존재를 서치하도록 프로그래밍된다. 전체 누산기(139)가 값 0에 도달하기 전에 임의의 한 누산기(131 내지 134)가 값 0에 도달할 경우, 신호가 검출된다. 그러나, 맨 먼저 전체 누산기(139)가 값 0에 도달할 경우엔, 신호의 부재가 검출된다. 검출시, 영상 레지스터(135 내지 138)의 절대값이 검사된다. 모든 레지스터가 12에 일치하거나 그보다 작은 값을 가질 경우, 원하는 보드 속도의 존재가 결정된다.
동작의 다른 실시예에 있어서, 상기 계수 수단(130)은 각각의 누산기(131 내지 134)를 값 4로 초기화하고, 영상 레지스터(135 내지 138)를 클리어하며, 전체 누산기를 값 16으로 초기화하고, 수신된 신호를 샘플링하므로써 소정의 보드 속도를 가진 신호의 부재(즉 제2서치 모드)를 서치하도록 프로그래밍 될 수 있다. 전체 누산기(139)가 값 0에 도달하기 전에 모든 누산기(131 내지 134)가 값 0에 도달할 경우, 신호 부재가 검출된다. 그러나 전체 누산기(139)가 우선적으로 값 0에 도달할 경우, 신호가 검출된다. 신호 존재의 검출시, 영상 레지스터(135 내지 138)의 절대값이 검사된다. 모든 레지스터가 12에 일치하거나 그보다 작은 값을 가질 경우, 원하는 보드 속도의 존재가 결정된다.
제 1 또는 제2서치 모드에 있어서, 비트의 중심을 나타내는 비트 클럭이 소정의 보드 속도의 검출 및 누산기(131 내지 134)에서의 값에 응답하여 설정될 수도 있다. 또한 상기 제어기(145)는 코드 플러그(60)에서의 값에 응답하여 타이머(148)를 초기화시킨다. 신호 또는 신호의 부재가 검출되기 전에 타이머(148)가 타임 아웃될 경우, 수신된 신호는 너무 적은 변이를 가지며, 신호의 부재가 결정된다.
분석 수단(150)은 신호의 존재 또는 부재를 결정하기 위해 누산기(131 내지 134 및 139)와 타이머(148)를 모니터한다. 게다가, 분석 수단(150)은 보드 속도 존재 검출시 상기 신호에서의 비트를 센터 샘플링하기 위한 8개의 위상중 하나를 선택하는 신호(155)를 발생시킨다. 상기 분석 수단(150)의 동작은 제5도 및 제6도를 참조하여 보다 상세히 기술된다.
신호(155)에 응답하여, 비트 클럭 발생 수단(168)은 8개의 위상중 하나에서 비트 클럭(42)을 발생시킨다. 상기 비트 클럭 발생 수단(168)은 클럭 신호(100) 및 2비트 (102)에 응답하는 8 위상 발생기(162)를 갖는다. 이 결합은 사이의 4개 이상의 위상 뿐만 아니라 계수 수단을 구동하는 4개의 위상에 등가인 4개의 위상을 선택한다. 위상 발생기(162)의 출력중 하나는 신호(155)에 응답하여 선택기(164)에 의해 선택되며, 그에 따라 비트 클럭을 설정한다.
양호한 실시예에 따라, 제어기(56)는 차후 기술되는 방식으로 하루중 시간을 소정의 시간과 비교하므로써 제 1및 제2서치 모드중 하나를 선택한다.
제3도는 본 발명의 하드웨어 실행을 도시하는 반면, 제4도, 제5도 및 제6도는 마이크로컴퓨터에서 동작하는 본 발명의 소프트웨어 실행을 도시한다. 제4도는 선택 호출 수신기에서 동작하는 마이크로컴퓨터에서 작동하는 다중-타스킹 프로그램으로 동작하는 타스크로서 신호 검출 및 비트 동기화를 도시한다. 스텝(200)은 바테리 절약, 프레임 동기화, 어드레스 검출 및 메시지 디코딩과 같은 신호 처리 동작을 나타낸다. 스텝(202)은 신호 서치를 실행할 시간인지를 결정한다. 서치 시간이 아닐 경우, 프로그램은 스텝(200)으로 복귀한다. 서치 시간일 경우, 스텝(204)은 제어기(56)가 신호 존재 서치 모드 또는 신호 부재 서치 모드를 선택하였는지 여부를 결정한다. 신호 존재 서치 모드가 선택될 경우, 스텝(206)은 코드 플러그로부터 최대 통합시간을 판독하며 스텝(208)은 신호 존재 서치 모드에 상응하는 코드 플러그로부터 부재 임계 및 총 에지 카운트를 판독한다. 그후 스텝(210)에서 신호 처리 루틴이 실행된다. 상기 신호 서치 루틴은 제6도 및 제7도에서 설명된다. 양호하게도 스텝(204)에서, 신호 부재 모드가 선택될 경우, 스텝(212)은 코드 플러그로부터의 최대 통합 시간을 판독하고, 스텝(214)은 신호 부재 서치 모드에 상응하는 코드 플러그로부터의 신호 임계 및 총 에지 카운트를 판독한다. 그후 스텝(210)에서, 신호 서치 루틴이 실행된다. 신호 서치 루틴으로부터 복귀시, 스텝(216)은 신호가 발견되는지 여부를 체크한다. 발견되지 않았을 경우, 순서도는 스텝(200)으로 복귀하며, 여기서 신호 처리기는 신호의 부재에 응답한다. 신호가 발견되었을 경우, 스텝(218)은 임의의 영상 레지스터의 절대값이 코드 플러그에 포함된 임계값보다 큰지 여부를 결정한다. 크지 않을 경우, 원하는 보드 속도가 검출되며,스텝(220)은 신호 서치 루틴으로부터 선택된 위상을 가진 비트 클럭을 인에이블시킨다. 그후 상기 프로그램은 연속 신호 처리를 위해 스텝(200)으로 복귀한다. 스텝(218)에서 영상 누산기가 상기 임계치 이상일 경우, 스텝(222)은 상기 임계치가 스텝(210)의 3연속 실행후 실시되었는지 여부를 체크한다. 3연속 실행후 실시되지 않았을 경우, 프로그램은 다시 신호 서치를 시도하기 위해 스텝(210)으로 복귀하며, 그후 스텝(216 또는 218)은 프로그램을 스텝(200)으로 복귀시킨다. 그러나 스텝(220)이 3연속 시간 실시될 경우, 정수 제수인 보드 속도를 가진 신호의 존재가 결정되며, 프로그램은 스텝(200)으로 복귀하고, 여기서 신호 처리기는 신호 부재 검출에 응답한다. 스텝(222)에서 값 3이 임의의 양의 정수값일 수도 있고 코드 플러그 안에 저장될 수도 있다. 더욱이, 다른 실시예에서, 스텝(222)의 실행은 신호 서치 루틴을 스텝(206 내지 208) 또는 (212 내지 214)에 의해 선택된 값과 상이한 값으로 초기화시킬 수도 있다.
제5도의 순서도는 제4도의 신호 서치 루틴(210)의 동작을 도시한다. 상기 순서도는 스텝(240)에서 시작되며, 여기서 4개의 누산기(131 내지 134), 전체 누산기(139), 및 시간(148)이 제4도의 순서도에 의해 선택된 값들로 초기화된다. 게다가, 값 X,Y 및 영상 누산기가 0으로 초기화되며, 상기 수신된 신호가 초기에 샘플링된다.
그후, 스텝(242)은 X에 1을 가산하고, X=5일 경우, X=1로 변화한다. 이것은 값 1 내지 5에 일치하는 X를 제공하는 종합 효과를 가지며, 그후 1로 복귀한다. 스텝(242)은 또한 Y에 1을 가산하며, Y=9일 경우, Y=1로 변화한다. 이것은 1 내지 8에 일치하는 Y를 제공하는 종합 효과를 가지며, 그후 1로 복귀한다. 스텝(242)은 상기 시간 값을 추가로 감소시키고, 1/4비트를 지연시키며, 수신된 신호를 샘플링한다. 스텝(244)은 시간 값=0인지 여부를 체크한다. 시간값=0일 경우, 소정의 보드 속도의 존재를 결정하기에는 수신된 신호에서 너무 적은 변이가 존재하며 스텝(250)은 신호의 부재를 나타내기 위해 호출 루틴으로 복귀한다. 그렇지 않을 경우, 스텝(252)은 수신된 신호의 가장 최근의 샘플을 바로 전의 샘플과 비교하므로서 에지가 검출되는지 여부를 체크한다. 샘플들이 동일할 경우, 에지는 검출되지 않고, 순서도는 스텝(242)으로 복귀한다.
에지가 발생되었을 경우, 이 에지는 처리된다.
상기 값 X은 상기 수신된 신호를 샘플링하는데 사용된 4개의 샘플 윈도우중 하나를 나타낸다. 각각의 샘플 윈도우는 다수의 누산기(131 내지 134)에서 상응하는 특정 누산기 조합을 갖는다. 4개의 윈도우중 하나에서의 변이는 카운트를 대응 누산기에서 변화되게 해준다. 스텝(254)은 한 샘플 윈도우에서 검출되는 에지에 응답하여 상기 누산기중 2개가 감소됨을 보여준다. 더욱이, 전체 누산기는 감소된다. 그후 순서도는 스텝(256)을 실행하며, 이는 상기 영상 레지스터가 샘플 윈도우에서 검출된 에지 및 값 Y에 응답하여 어떻게 계수하는지를 보여준다.
스텝(258)은 임의의 누산기(131 내지 134)가 제로 이하의 값을 갖는지 여부를 체크한다. 제로 이하의 값을 갖지 않을 경우, 스텝(260)은 전체 누산기가 제로값을 갖는지 여부를 체크한다. 전체 누산기가 제로 값을 갖지 않을 경우, 순서도는 스텝(242)으로 복귀한다. 전체 누산기가 제로 값을 가질 경우, 신호가 발견되지 않았음이 결정되고 순서도는 앞서 기술된 스텝(250)으로 진행한다. 다시 스텝(258)으로 돌아가서, 임의의 누산기가 제로값 이하의 값을 가질 경우 스텝(262)은 신호 존재 서치 모드가 선택되는지 여부를 체크한다. 신호 존재 서치 모드일 경우, 신호 존재 검출 조건이 만족되며, 스텝(270)은 신호의 존재에 응답하도록 제6도의 루틴으로 진행한다. 신호 존재 서치 모드가 선택되지 않았을 경우, 스텝(262)은 모든 누산기(131 내지 134)가 제로 값을 갖는지 여부를 체크하기 위해 스텝(272)으로 진행한다. 모든 누산기가 제로값을 가질 경우, 신호 부재 조건이 만족되고 전술된 스텝(250)이 실행된다. 모든 누산기가 제로 값을 갖지 않을 경우, 스텝(274)은 전체 누산기가 제로에 일치하는지를 체크한다. 일치할 경우, 신호 존재 조건이 만족되고 전술된 스텝(270)이 실행된다. 일치하지 않을 경우, 순서도는 정보처리를 계속하기 위해 스텝(242)으로 진행한다.
제6도는 신호 존재 검출에 응답하여 비트 클럭의 위상을 선택하는 것을 도시한다. 신호 존재의 결정은 제5도 스텝(270)의 실행에 의해 표시된다. 스텝(280)은 4개의 누산기(131 내지 134)에서의 값에 응답하여 4비트 벡터를 발생시킨다. 유효하게도, 누산기가 제로이하의 값을 가질 경우, 각각의 누산기에 대해 제로가 발생되며, 그렇지 않을 경우, 누산기에 대해 1이 발생된다. 스텝(282)은 그후 상기 벡터에 응답하여 샘플 클럭에 대한 적합한 위상을 결정한다. 동일한 표가 신호 존재 서치 모드 또는 신호 부재 서치 모드의 선택에 적용되는 것을 주목한다. 상기 벡터에 응답하여, 8개의 위상중 하나가 위상 A-H에 일치하게 선택된다. 상기 위상 선택은 신호(155)의 발생에 일치한다.
제7도는 강한 신호에 대한 신호 검출기의 응답을 도시한다.라인(300)은 강한 신호 조건 아래의 수신된 신호의 아이패턴(eye patterns)에 일치하며, 이때 변이가 이벤트(302,304 및 306)에서 발생한다. 라인(310)은 변이(302 내지 306)에 대해 심플 윈도우(1 내지 4)의 발생을 도시한다. 상기 변이는 모두 샘플 윈도우(2)에서 발생한다. 변이가 샘플 윈도우(2)에서 발생할 때마다, 누산기(1 및 2) 및 (2 및 3)가 감소된다. 강한 신호 아래에서, 이 보기의 변이는 항상 윈도우(2)에서 발생할 것이다.
신호 존재 서치 모드가 선택될 경우(즉, 피크 시간), 누산기(131 내지 134)는 13으로 초기화되고, 전체 누산기는 16으로 초기화되며, 13 변이의 발생후, 누산기(1 및 2) 및 (2 및 3)은 동시에 제로값에 도달하며, 그에 따라 신호 발견 기준을 만족시킨다. 최종 4비트 벡터는 0011가 되며, 이것은 스텝(282)의 표에 따라 위상H의 선택을 초래한다. 라인(315)은 변이(302 내지 306)에 의해 규정된 비트에 대해 샘플 신호(42)의 발생을 도시한다. 라인(315)상에서의 위상H의 선택은 사실상 각 비트의 중심에 일치한다.
대신, 신호 부재 서치 모드가 선택되었을 경우(즉, 오프 피크 시간), 누산기(131 내지 134)는 4로 초기화 되고, 전체 누산기는 16으로 초기화되며, 모든 변이는 샘플 윈도우(2)에서 발생하고, 단지 누산기(1-2) 및 (2-3)만이 감소하는 반면 누산기(3-4)및 (4-1)는 그들의 초기치에 머무르게 될 것이다. 16 변이 후, 전체 누산기는 제로에 일치하며, 그에 따라 신호 발견 기준을 만족시킨다. 최종 4비트 벡터는 다시 0011이 되며, 이는 스텝(282)의 표에 따라, 다시 위상H의 선택을 초래한다.
따라서, 제7도 신호의 보기에서, 상기 신호 존재 서치 모드가 선택되었을 경우, 신호가 13 변이 후 검출되는 반면 신호 부재 서치 모드가 선택되었을 경우, 신호의 존재는 16 변이 후 검출된다. 따라서, 신호의 존재를 예상하므로써, 신호가 비교적 빨리 검출된다. 대부분의 전송이 발생하는 하루의 시간동안 신호 부재 모드 대신 원하는 신호 서치 모드에 대한 서치는 바테리 파워를 절약하기가 매우 쉽다. 반대로, 거의 전송이 발생하지 않는 때의 시간동안 신호 서치 모드 대신 신호 부재 모드로의 서치는 바테리 파워를 절약할 것이다.
제8도는 약한 신호에 대한 신호 검출기의 응답을 도시한다. 라인(320)은 약한 신호 조건에서 수신된 신호의 아이 패턴에 일치하며, 이때 변이가 이벤트(322,324 및 326)에서 발생한다. 약한 신호 조건하에서, 변이의 위치가 노이즈에 의해 불규칙한 악영향을 받는다. 라인(330)은 변이(322 내지 326)에 대한 샘플 윈도우(1 내지 4)의 발생을 도시한다. 변이(322 및 326)는 샘플 윈도우(1)에서 발생하는 반면, 변이(324)는 샘플 윈도우(2)에서 발생한다. 변이가 샘플 윈도우(1)안에서 발생할때마다, 누산기(4-1) 및 (1-2)가 감소된다. 매번 변이가 샘플윈도우(2) 안에서 발생할 때마다, 누산기(1-2) 및 (2-3)가 감소된다. 약한 신호하에서, 이 보기의 변이가 윈도우(1 또는 2)안에서 발생할 것이다.
신호 서치 존재 모드가 선택되었을 경우(즉, 피크 시간), 누산기(131 내지 134)는 13으로 초기화되고, 전체 누산기는 16으로 초기화되며, 모든 변이는 샘플 윈도우(1 및 2)에서 발생하고, 13 변이 발생후, 누산기(1 및 2)는 그것이 윈도우(1 또는 2)에서 검출된 변이에 응답하여 감소되기 때문에 제로값에 도달한다. 이것은 신호 발견 기준을 만족시킨다. 최종 4비트 벡터는 0111이 되며, 이것은 스텝(282)의 표에 따라, 위상 G의 선택을 초래한다. 라인(335)은 변이(322 내지 326)에 의해 규정된 비트에 대한 샘플 신호(42)의 발생을 도시한다. 라인(335)상에서의 위상G의 선택은 사실상 각 비트의 중심에 일치한다.
대신 신호 부재 서치 모드가 선택되었을 경우(즉, 오프 피크 시간), 누산기(131 내지 134)는 4로 초기화되고, 전체 누산기는 16으로 초기화되며, 모든 변이가 샘플윈도우(1 또는 2)안에서 발생하고, 단지 누산기(4-1)(1-2) 및 (2-3)가 감소하는 반면 누산기(3-4)는 자체 초기치에 유지된다. 16변이후, 전체 누산기는 제로에 일치하며, 그에 따라 상기 신호 발견 기준을 만족시킨다. 최종 4비트 벡터가 0010이 되며, 이것은 스텝(282)의 표에 따라, 위상G의 선택을 초래한다.
따라서, 제7도 신호의 실예로써, 제8도는 신호 존재를 완전하게 예상하는 것이 비교적 빠른 신호 검출을 초래함을 도시한다. 더욱이, 제7도 및 제8도는 신호 존재 서치 모드 또는 신호 부재 서치 모드로부터 동일한 중심 샘플 위상의 선택을 도시한다.
제9도는 신호의 부재(즉, 오프 피크 시간) 또는 노이즈의 존재에 대한 신호 검출기의 응답을 도시한다. 라인(340)은 수신된 신호 노이즈의 변이 패턴에 일치하며, 그때 변이는 이벤트(342 내지 348)에서 발생한다.
라인(350)은 변이(342 내지 348)에 대한 샘플 윈도우(1 내지 4)의 발생을 도시한다. 변이는 유효하게도 샘플 윈도우(1 내지 4)(변이가 단지 윈도우(1,2 및 4) 안에서만 발생하는 것으로 도시될지라도)안에서 발생한다. 매번 변이가 샘플 윈도우안에서 발생할 때마다, 대응하는 누산기가 감소된다. 노이즈 조건하에서, 평균적으로, 동일한 수의 변이가 모든 샘플 윈도우안에서 발생한다.
신호 서치 모드가 선택되었을 경우(즉, 피크 시간), 누산기(131 내지 134)는 13으로 초기화되고, 전체 누산기는 16으로 초기화되며, 변이는 불규칙하게 모든 윈도우안에서 발생하며, 16 변이 발생후, 평균 4 변이가 각각의 누산기로 하여금 나머지 5를 남기고 8만큼 감소되게 각각의 샘플 윈도우 안에서 발생한다. 따라서, 신호에 대한 기준이 16 전체 변이안에서 만족되지 않으며, 그에 따라 신호 부재 기준을 만족시킨다.
대신, 신호 부재 서치 모드가 선택되었을 경우(즉, 오프 피크 시간), 누산기(131 내지 134)는 4로 초기화되고, 전체 누산기는 16으로 초기화되며, 변이가 모든 제3윈도우에서 발생하고 8 변이안에서 모든 누산기는 제로로 감소하고, 그에 따라 신호 검출의 부재 기준을 만족시킨다.
따라서, 제9도의 신호의 보기로써, 신호 존재 서치 모드가 선택되었을 경우, 신호 부재가 16변이 후 검출되는 반면, 신호 부재 서치 모드의 경우, 신호의 부재가 8 변이 후에 검출된다. 따라서, 신호의 부재를 정확하게 예상함으로써, 신호의 부재가 보다 빨리 검출될 수도 있다. 노이즈 변이의 최적 분포가 이 보기에 대해 선택되며, 전형적으로 비교적 많은 변이가 정확하게 노이즈를 검출할 것이 요구된다.
제10도는 원하는 보드 속도를 가진 강한 신호에 대한 신호 검출기의 응답을 도시한다. 라인(360)은 강한 신호 조건하에서 수신된 신호의 아이 패턴에 일치하며, 이때 변이가 이벤트(362,364 및 366)에서 발생한다. 라인(370)은 변이(362-364)에 대한 샘플 윈도우의 발생을 도시한다. 상기 변이는 모두 샘플 윈도우(2)에서 발생한다. 매번 변이가 우수 샘플 윈도우(2)에서 발생할 때마다, 영상 레지스터(1-2) 및 (2-3)가 감소되며, 변이가 기수 샘플 윈도우(2)에서 발생할때마다, 영상 레지스터(1-2) 및 (2-3)가 증가된다. 강한 신호하에서, 이 보기의 변이는 항상 윈도우(2)에서 발생한다.
변이가 모든 비트 간격에서 발생할 경우, 영상 레지스터는 증가하는 것만큼 감소된다. 선택된 신호 서치 모드와 무관하게, 전체 누산기가 16으로 초기화되고, 신호가 13 및 16변이 사이에서 검출될 경우, 모든 영상 누산기는 사실상 제로에 일치하는 값을 가지며, 그에 따라 신호 발견 기준을 만족시킨다.
제11도는 원하는 보드 속도의 1/2인 보드 속도를 가진 강한 신호에 대한 신호 검출기의 응답을 도시한다. 라인(380)은 강한 신호 조건하에서 수신된 신호의 아이 패턴에 일치하고, 이때 변이는 이벤트(382 및 386)에서 발생한다. 라인(390)은 변이(282 및 386)에 대한 샘플 윈도우(1-4)의 발생을 보여준다. 상기 변이는 모두 어느 영상 레지스터(1-2) 및 (2-3)가 감소되는지에 응답하여 우수 샘플 윈도우(2)에서는 발생하지만, 어떠한 변이도 기수 샘플 윈도우(2)에서는 발생하지 않으며, 따라서 영상 레지스터(1-2) 및 (2-3)는 증가되지 않는다. 변이가 모든 우수 비트 간격에서 발생할경우, 영상 레지스터는 감소될것이다. 선택된 신호 서치 모드에 무관하게, 전체 누산기가 16으로 초기화되고 신호는 13 및 16변이 사이에서 검출될경우, 영상레지스터(1-2) 및 (1-3)는 13이상의 절대값을 갖게될 것이다. 임의의 영상 레지스터에 대한 한계치가 12로 결정될 경우, 신호 발견 기준은 제4도의 스텝(218)에 따라 만족될 수 없을 것이다.
따라서 본 발명은 검출된 보드 속도가 소정의 보드 속도의 정수 제수가 아닌것을 결정하는 반면 시트 사이에서 불규칙적으로 발생하는 변이를 갖는 소정의 보드 속도를 가진 신호의 존재를 동시에 검출할 수 있다.
제12도는 제7도와 비슷한 조건하에서의 본 발명의 동작을 나타내는 표를 도시한다. 이 보기에서, 전체 16변이가 기록된다, 첫번째 두 행은 15변이가 샘플 윈도우(2)에서 발생하고 한 변이가 샘플윈도우(3)에서 발생함을 보여준다. 제3 및 제4행은 누산기(131 내지 134)에서 누산된 카운트를 보여준다. 신호 존재 서치 모드에서, 제5행은 13 신호 한계치를 가진 스텝(282)에서 사용된 최종 벡터를 도시한다. 사실상 상기 신호는 임의의 누산기가 13 카운트를 누산한 후 발견되도록 결정된다. 이 벡터는 윈도우(3)에서 발생된 변이가 제 13변이후 발생되는 것을 나타낸다. 상기 13 변이에 앞서 변이가 발생될 경우, 누산기(2-3)는 다른 어느 것보다도 먼저 13 카운트를 누산하며, 그에 따라 제5행에서 도시된 0011 벡터로부터 발생되는 H의 위상에 정반대되는 위상 A을 초래하는 1011의 벡터를 발생시킨다. 제6행은 신호 부재 서치 모드에서 최종 열을 도시한다.
제13도는 제8도와 비슷한 조건에서 본 발명의 동작을 나타내는 표를 도시한다. 상기 실시예에서, 전체 32 변이가 기록된다. 첫번째 두행은 14,12,1 및 5 변이가 각각 샘플윈도우(1,2,3 및 4)안에서 발생하는 것을 보여준다. 제3 및 제4행은 누산기(131 내지 134)에서 누산된 카운트를 도시한다. 신호 존재 서치 모드에서, 제5행은 26의 신호 한계치를 가진 스텝(282)에서 사용된 최종 벡터를 도시한다. 사실상 상기 신호는 전테 누산기가 26 카운트를 누산한 후에 발견되는 것으로 결정되며, 이것은 수신된 신호에 따라 좌우되는 제 26번째 및 제32번째 변이 사이에서 임의의 시간동안 발생될 수 있다. 제6행은 신호부재 서치 모드에서의 최종 벡터를 도시한다.
제14도는 제9도와 비슷한 조건하에서 본 발명의 동작을 나타내는 표를 도시한다. 상기 실시예에서, 전체 16변이가 기록된다. 첫번째 두 행은 각각 샘플 윈도우(1,2,3 및 4)에서 4,6,2 및 4 변이가 발생하는 것을 보여준다. 제3 및 제4행은 누산기(131 내지 134)로 누산된 카운트를 도시한다. 신호 존재 서치 모드에서, 제5행은 신호 부재가 검출되었음을 나타내는 최종 벡터를 도시한다. 제6행은 신호 부재 서치 모드에서의 최종 벡터를 도시한다. 제9도를 참조하여 설명된 바와 같이, 이 벡터는 제8 및 제 16변이 사이의 임의의 시간에서 발생할 수 있다.
본 발명의 한 응용에 있어서, 세개의 파라미터가 본 발명의 성능을 제어하도록 조절될 수도 있다.
제1파라미터는 전체 에지 카운트이다. 이 파라미터를 증가시키므로써, 노이즈 또는 다른 신호로부터 상기 신호를 구별해내는 본 발명의 능력이 개선된다. 이것은 본 발명이 판정해야 할 샘플을 많이 갖고 있기 때문이다. 이 능력은 추가된 변이를 누산하기 위해 소모된 여분의 파워로 인해 개선된다. 예컨대, 제13도의 신호에서 단지 16 샘플이 취해지고 한계치 13이 사용되었을 경우, 신호의 존재가 변이의 발생에 따라 부정확하게 상실되는 반면, 신호의 존재가 32 변이를 사용하여 발견된다. 제1의 16변이는 각각 16 변이가 윈도우(1,2,3 및 4)에서 5,6,1,4로 발생할 수도 있다. 한편 제13도의 신호가 부재(26 대신 28의 한계치를 선택하므로써)하는 것으로 결정되고 단지 16 샘플이 취해지며 한계치 14가 사용되었을 경우, 신호의 존재가 부정확하게 검출될 수도 있다. 제1의 16변이는 각각 윈도우(1,2,3 및 4)에서 7,7,1,1로 발생할 수도 있다. 따라서, 비교적 많은 샘플을 취하므로써, 보다 정확한 결정이 이루어질 수도 있다.
신호 존재의 오검출은 신호 검출에 응답하여, 선택 호출 수신기가 POC SAC 싱크 코드를 검출하도록 긴간격 동안 수신기의 동작을 유지하기 때문에 바람직하지 못하다. 노이즈가 존재하기 때문에, 어떠한 싱크 코드도 발견되지 않을 것이다. 따라서 바테리 파워가 싱크 코드를 서치하도록 불필요하게 확장되며 선택 호출 수신기의 바테리 수명은 저하된다. 그러나, 서로 다른 선택 호출 수신기 응용은 서로 다른 감도 및 폴싱 특성(falsing characteristics)을 필요로 하고, 본 발명은 감도 및 폴싱 특성을 조절한다. 더욱이, POCSAG 1200 보드 프로토콜의 출현으로, 본 발명은 600 및 300 보드 데이타 속도를 가진 GSC 신호를 거절하는 수단을 제공하며, 그에 따라 폴싱의 주요 소스를 제거하게 된다.
제2파라미터는 신호 존재 서치 모드 또는 신호 부재 서치 모드에서의 한계 카운트이다. 이 파라미터는 신호 검출의 상대적 감도를 설정한다. 예컨대, 제13도는 비교적 노이즈가 섞인 신호이다. 28의 신호 한계치 또는 5의 노이즈 한계치가 사용되었을 경우, 본 발명은 신호를 검출하지 않을 것이다. 감도를 조정하는 것은 본 발명의 감도가 원하는 시스템 감도 또는 가기 다른 선택 호출 수신기에 매칭되게 허용해준다.
제3파라미터는 최대 통합시간이다. 이 파라미터는 본 발명이 변이를 갖지 않은 최대수의 비트를 설명하게 허용해준다. 예컨대, 전혀 변이를 갖지 않은 신호가 수신되었을 경우, 파워 소모 모드로 리턴하기 위해 재빨리 모드 속도의 부재를 결정하는 것이 바람직하다. 사실상, 이 파라미터는 사실상 보드 속도의 존재시 전체 에지 카운트가 발생할 수 있는 최대 시간을 제공하도록 선택된다.
선택 호출 수신기에 대한 로딩은 선택 호출 수신기 시스템에 대한 선행 유져가 통산적인 비지니스 시간동안 우선적으로 액티브해지기 때문에 하루중 해당 시간에 크게 의존한다. 다른 유져는 그들의 선택 호출 수신기가 24시간 동안 액티브해질 것을 요구하며, 이들 유져는 오프 시간 주기동안 대부분의 시스템 로딩을 설명한다. 전형적인 선택 호출 수신기 시스템에 대한 시스템 로딩이 제15도에 그래프로 도시된다. 이른 아침 시간, AM 12:00 내지 AM 6:00가 통상적으로 가볍게 로딩되는 시간이다. 하루가 진행함에 따라, 로딩이 약 8:00 AM, 12:00 PM, 및 5:00 PM에서 피크에 도달하도록 증가한다. 상기 피크시간동안 신호를 수신하는 특정 선택 호출 수신기의 가능성이 발생하기 때문에, 피크시간동안 신호 존재 서치 모드에서 신호를 서치하는 것이 가장 바람직하다. 반대로, 오프-피크 시간동안 특정 선택 호출 수신기의 신호를 수신할 가능성은 낮아지며, 오프 피크 시간동안 신호부재 서치 모드로 신호를 서치하는 것이 가장 효과적이다.
신호 존재 서치 모드 또는 신호 부재 서치 모드의 선택은 임의의 여러 방법으로 이루어질수 있다. 두 방법은 이하에서 설명된다. 우선, 제16도를 참조하여 설명하면, 하루중 시간은 클럭(32)에 응답하여 제어기(56)에 의해 스텝(400)에서 결정된다. 하루중 해당 시간이 스텝(402)에서 코드 플러그에 기억된 소정의 하루 시간과 비교될 경우, 선택 신호 존재 서치 모드가 선택된다. 상기 시간이 스텝(402)에서 비교되지 않을 경우, 신호 부재 서치 모드가 선택된다, 스텝(406).상기 코드 플러그 안에 저장된 하루중 소정 시간이, 예컨대, 시스템 유져에 의해 선택 호출 수신기에서 프로그래밍될 수도 있다.
제17도에 대해 언급하건데, 신호 존재 서치 모드 또는 신호 부재 서치 모드를 선택하는 제2방법은 주어진 시간 프레임(즉, 하루중 소정의 시간)이 피크 시간인지 또는 오프 피크 시간인지 여부를 주기적으로 결정한다. 상기 시간 프레임은 임의의 시간 주기, 예컨대, 분, 또는 시간일 수도 있다. 상기 시간 프레임동안 시간의 어느 시점 예컨대 중간에서 상기 스텝들이 시작된다. 시간 프레임이 피크 전송 시간임을 결정할 시간일 경우, 스텝(420), 선택 호출 수신기가 선택 호출 수신기 터미날에 동기되는지 여부가 결정된다, 스텝(422).
동기될 경우, 메모리(60)안의 시프트 레지스터는 1로 증가되며, 스텝(424), 동기되지 않을 경우, 시프트 레지스터느 0으로 증가된다,스텝(426). 시프트 레지스터가 보다 많은 수의 1's를 가질 경우, 스텝(428). 신호 존재 서치 모드가 선택된다, 스텝(430). 그러나 시프트 레지스터가 보다 많은 수의 0's를 가질 경우, 신호 부재 서치 모드가 선택된다, 스텝(432). 이 시프트 레지스터는 선택 호출 수신기로 하여금 프로그래밍된 시간에 의존하지 않고 자체 서치 모드 결정을 할 수 있는 선행 히스토리를 조사하게 허용하는 히스토리의 다이나믹 윈도우를 제공한다.
본 발명은 낮은 버스 속도에서 마이크로컴퓨터를 동작시키는 수단을 제공한다. 본 발명은 비트당 4배의 비교적 낮은 속도에서 수신된 신호를 샘플링하며, 단지 통합 시간 동안 각 누산기에서의 변이를 누산한다. 단순히 보다 적은 수의 계산 및 어떠한 위상 조절도 종래의 마이크로컴퓨터형 비트 동기 장치와 같이 통합 시간 동안 이루어지지 않는다. 간단한 계산이 신호 또는 노이즈를 검출하기 위해 누산의 분포에 따라 이루어지며, 이것은 즉 하나 또는 모든 레지스터가 제로 값을 갖는지를 결정하기 위함이다. 계산의 결과로써, 데이타에 따라 위상에서의 비트 클럭이 설정될 수 있다. 상기 단순화는 버스 싸이클에 대한 요구를 감소시키며, 따라서 마이크로컴퓨터로 하여금 비트 동기화 동안 비교적 낮은 속도에서 동작하게 하는 수단이 제공된다. 이것은 파워 소모를 감소시키고 선택 호출 수신기의 바테리 수명을 연장시킨다. 게다가, 간단한 동작 및 본 발명의 감소된 복잡성은 집적 회로로 본 발명을 실행하게 하고, 본 발명의 빠른 검출 양상과는 타협하지 않는다. 본 발명은 한 형태로 단순히 신호 존재 또는 부재 검출기를 포함하는 것을 인지할 수 있다. 다른 형태로 본 발명은 소정의 보드 속도의 존재 및 소정 보드 속도의 정수 제수인 보드 속도의 부재를 검출하기 위한 수단을 포함한다.
많은 변경이 본 발명의 정신 및 범위를 벗어나지 않고 이루어질 수 있다. POCSAG 신호와 관련하여 도시되었을 지라도 본 발명은 소정의 보드 속도를 가진 다른 프로토콜과 관련하여 사용될 수도 있다. 대신, 상기 누산기는 상기 조건이 신호의 부재 또는 존재의 결정을 위해 만족된 후 분석될 수도 있다. 게다가, 다소간의 샘플 윈도우가 사용될 수도 있다. 예컨대, 6개의 샘플윈도우가 사용되었을 경우, 한 샘플 윈도우에서 발생하는 변이는 2개 또는 3개의 누산기로 하여금 카운트를 기록하게 하며, 전술된 분석과 비슷한 분석이 신호의 부재 또는 존재를 결정하도록 사용될 수도 있다. 다른 실시예가 다수의 변경을 포함할 수도 있음이 인지될 수 있다. 비트 클럭의 위상 세팅이 앞서 결정되며, 다른 실시예로서, 비트 클럭의 가능한 위상수가 증가될 수 있고, 누산기의 값을 분석함으로서 비트 클럭의 위상이 선택된다. 예컨대, 누산기의 가중 평균(weighted average)이 변이들의 평균위치를 결정하는데 사용될 수도 있으며, 비트 클럭이 평균위치와 180°위상차로 세트될 수도 있다.비트 클럭의 위상을 선택하는 단계가 무시될 수 있으며, 비트 클럭 수단(168)이 제거될 수 있음과, 본 발명은 신호 존재 또는 부재 검출기로써 사용될 수 있음을 인지해야 한다. 더욱이, 심볼당 2개의 레벨을 가진 이진수 신호에 대해 본 발명이 기술된다. 본 발명은 심볼당 두개 이상의 레벨을 가진 신호상에서 동작할 수도 있으며, 이때 변이가 심볼들 사이에서 발생한다. 다른 실시예로서, 코드 플러그에 따른 동기화 파라미터의 세팅이 제거될 수 있음이 인지되어야 한다.

Claims (10)

  1. 선택 호출 수신기에 있어서, 비교적 많은 신호가 오프 피크 시간(off peak time)보다는 피크 시간(peak time)에서 수신되는 다수의 신호를 수신할 수 있는 수신기(22)와; 상기 수신기(22)에 연결되어, 상기 신호들이 제1서치 모드(a first search mode)에서의 서치에 의해 수신되는지 여부를 결정하기 위한 제1제어기(145)와; 상기 수신기(22)에 연결되어 상기 신호들이 제2서치 모드(a second search mode)에서의 서치에 의해 수신되지 않았는지 여부를 결정하기 위한 신호 검출기(38); 및 상기 제1제어기(145) 및 상기 신호 검출기(38)에 연결되어, 상기 피크 시간동안 상기 제1제어기(145)를 작동시키고 상기 오프 피크 시간동안 상기 신호 검출기(38)를 작동시키기 위한 제2제어기(56)를 포함하는 것을 특징으로 하는 선택 호출 수신기.
  2. 제1항에 있어서, 상기 작동용 제2제어기(56)가 상기 피크 시간 및 오프 피크 시간을 한정하기 위해 한소정의 시간과 현재의 시간을 비교하는 타이머(148)를 포함하는 것을 특징으로 하는 선택 호출 수신기.
  3. 비교적 많은 신호가 오프 피크 시간보다는 피크 시간에서 수신되는 다수의 신호를 수신할 수 있는 수신기에서, 상기 피크 시간 동안은 신호 존재 서치 모드를 선택하고, 상기 오프 피크 시간동안은 신호부재 서치 모드를 선택하는 단계를 포함하는 방법에 있어서, 상기 피크 시간이, (a)상기 수신기가 다수의 시간 주기 각각 동안 수신된 신호에 동기하는지 여부를 결정하는 단계; (b)단계(a)의 긍정적인 결정에 응답하여 상기 시간 주기동안 피크시간을 나타내는 정보를 저장하는 단계; 및 (c)단계(a)의 부정적인 결정에 응답하여 상기 시간 주기동안 오프 피크 시간을 나타내는 정보를 저장하는 단계에 의해 결정되는 것을 특징으로 하는 방법.
  4. 선택 호출 수신기에 있어서, 각각의 신호가 소정의 보드 속도(a predetermined baud rate)에서 발생하는 제1 및 제2상태 사이에서의 변이를 갖는 다수의 신호를 수신할 수 있는 수신기(22)로서, 이들 신호중 비교적 많은 신호가 오프 피크 시간보다는 피크 시간에서 수신되는 수신기(22)와; 상기 수신기(22)에 연결되어, 소정의 보드 속도를 가진 신호를 서치하므로써 상기 신호들이 수신되는지 여부를 결정하기 위한 제1제어기(145); 상기 수신기(22)에 연결되어, 노이즈를 서치하므로써 상기 신호가 수신되지 않는지 여부를 결정하는 신호 검출기(38); 및 상기 제어기(145) 및 신호 검출기(38)에 연결되어 상기 피크 시간동안에는 상기 제1제어기(145)를 작동시키고 오프 피크 시간동안에는 상기 신호 검출기(38)를 작동시키는 제2제어기(56)를 포함하는 것을 특징으로 하는 선택 호출 수신기.
  5. 제4항에 있어서, 상기 작동용 제2제어기(56)가 상기 피크 시간 및 오프 피크 시간을 한정하기 위해 현재의 시간을 소정의 시간과 비교하기 위한 타이머를 포함하는 것을 특징으로 하는 선택 호출 수신기.
  6. 소정의 보드 속도에서 발생하는 심볼사이의 변이를 가진 신호의 존재 또는 부재를 선택적으로 검출하기 위한 선택 호출 수신기에 있어서, 다수의 계수 레지스터와; 각각의 샘플 윈도우(sample window)가 상기 다수의 계수 레지스터에서 대응하는 조합을 가진 정수개의 샘플 윈도우를 심볼당 설정하기 위한 수단과 ; 제1시간 주기동안 존재 검출을 선택하고 제2시간 주기 동안 부재 검출을 선택하는 수단과; 신호를 잠정적으로 포함하는 신호를 신호를 수신하며 변이를 가진 수신된 신호를 공급하는 수단과 ;각기 설정된 샘플 윈도우에서 발생하는 수신된 신호의 변이를 감지하는 수단과; 변이가 감지되는 각각의 샘플 윈도우에 대응하는 계수 레지스터에서의 계수 수단; 및 존재 검출의 선택 및 제1소정 카운트 수를 가진 계수 레지스터에 응답하여 존재 신호를 발생시키는 수단; 및 부재 검출의 선택 및 제2소정 카운트 수를 초과하는 모든 계수 레지스터에 응답하여 부재 신호를 발생시키는 수단을 포함하는 것을 특징으로 하는 선택 호출 수신기.
  7. 소정의 보드 속도에서 발생하는 심볼사이의 변이를 가진 신호의 존재 쪼는 부재를 선택적으로 검출하는 방법에 있어서, 각각 상기 다수의 계수 레지스터 안에서 대응하는 자체 조합을 가진 정수개의 샘플 윈도우를 심볼당 설정하는 단계와 ; 최소한 제1시간 주기동안 존재 검출을 선택하고 최소한 제2시간 주기동안 부재 검출을 선택하는 단계와; 최소한 제1시간 주기 동안 존재 검출을 선택하고 최소한 제2시간 주기동안 부재 검출을 선택하는 단계와 ; 상기 신호를 잠정적으로 포함하는 신호를 수신하며 변이를 가진 수신된 신호를 공급하는 단계와 ; 각기 설정된 샘플 윈도우에서 발생하는 수신된 신호의 변이를 감지하는 단계와 ; 변이가 감지되는 각각의 샘플 윈도우에 대응하는 계수 레지스터에서의 계수 단계와 ; 존재 검출의 선택 및 제1소정 카운트 수를 가진 계수 레지스터에 응답하여 존재 신호를 발생시키는 단계 ; 및 부재 검출의 선택및 제2소정 카운트 수를 가징 모든 계수 레지스터에 응답하여 부재 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 신호 존재 또는 부재의 선택적 검출 방법.
  8. 제7항에 있어서, 상기 존재 신호를 발생시키는 단계가 제1소정수 에지의 발생시 소정수의 카운트를 가진 계수 레지스터에 응답하여 존재 신호를 발생시키고, 상기 발생 단계가 제2소정수 에지의 발생시 제2소정수 카운트를 초과하는 모든 계수 레지스터에 응답하여 부재 신호를 발생시키는 것을 특징으로 하는 신호 존재 또는 부재의 선택적 검출 방법.
  9. 제8항에 있어서, 제1소정수 에지의 발생시 소정수의 카운트를 갖지 않는 임의의 계수 레지스터 및 존재 검출의 선택에 응답하여 부재 신호를 발생시키는 단계와, 제2소정수 에지의 발생시 소정수의 카운트를 초과하지 않는 임의의 계수 레지스터 및 부재 검출의 선택에 응답하여 존재 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 신호 존재 또는 부재의 선택적 검출 방법.
  10. 제9항에 있어서, 다수의 계수 레지스터에서의 값의 함수로서 중심이 결정되는 존재 신호에 응답하여 보드 신호의 중심을 나타내는 샘플 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 신호 존재 또는 부재의 선택적 검출 방법.
KR1019920703114A 1990-06-05 1991-05-13 신호 존재 또는 부재의 선택적 검출 장치 및 방법 KR970000387B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US534,587 1990-06-05
US07/534,587 US5140702A (en) 1990-06-05 1990-06-05 Time based signal detector for operating in a presence search mode and absence search mode during peak times and off peak times
PCT/US1991/003304 WO1991019358A1 (en) 1990-06-05 1991-05-13 Time based signal detector

Publications (2)

Publication Number Publication Date
KR930701024A KR930701024A (ko) 1993-03-16
KR970000387B1 true KR970000387B1 (ko) 1997-01-09

Family

ID=24130699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920703114A KR970000387B1 (ko) 1990-06-05 1991-05-13 신호 존재 또는 부재의 선택적 검출 장치 및 방법

Country Status (6)

Country Link
US (1) US5140702A (ko)
EP (1) EP0532552B1 (ko)
KR (1) KR970000387B1 (ko)
AT (1) ATE177884T1 (ko)
DE (1) DE69131012T2 (ko)
WO (1) WO1991019358A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347548A (en) * 1992-06-19 1994-09-13 Motorola Inc. Circuit for simultaneous recovery of bit clock and frame synchronization
JP3110173B2 (ja) * 1992-10-23 2000-11-20 日本電気株式会社 無線選択呼出受信機の受信制御方式
JP2778391B2 (ja) * 1992-11-12 1998-07-23 日本電気株式会社 表示器付き無線選択呼出受信機
JP2891012B2 (ja) * 1993-01-12 1999-05-17 日本電気株式会社 無線選択呼び出し受信機
US5563910A (en) * 1993-11-12 1996-10-08 Motorola, Inc. Recursive baud rate detection method and apparatus
US5606728A (en) * 1995-06-05 1997-02-25 Motorola, Inc. Method and apparatus for reducing power consumption in a selective call radio
US7590083B2 (en) 1995-12-07 2009-09-15 Transcore Link Logistics Corp. Wireless packet data distributed communications system
US5991635A (en) * 1996-12-18 1999-11-23 Ericsson, Inc. Reduced power sleep modes for mobile telephones
AU3307297A (en) * 1997-06-09 1998-12-30 Motorola, Inc. Pager which has service provider flexibility
JP3459339B2 (ja) * 1997-07-03 2003-10-20 株式会社リコー Ｐｐｍ方式を採用する変調回路、復調回路及び変復調回路システム
FR2781943B1 (fr) 1998-07-30 2000-09-15 Thomson Multimedia Sa Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique
US7076227B1 (en) * 1998-12-03 2006-07-11 Apex/Eclipse Systems, Inc. Receiving system with improved directivity and signal to noise ratio
US7106853B1 (en) * 1999-09-20 2006-09-12 Apex/Eclipse Systems, Inc. Method and means for increasing inherent channel capacity for wired network
CA2504989C (en) * 2005-04-22 2013-03-12 Gotohti.Com Inc. Stepped pump foam dispenser

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518961A (en) * 1980-10-01 1985-05-21 Motorola, Inc. Universal paging device with power conservation
US4414676A (en) * 1981-03-31 1983-11-08 Motorola, Inc. Signal synchronization system
GB2105500B (en) * 1981-06-16 1985-01-23 Motorola Ltd Data operated squelch
GB2103402B (en) * 1981-07-27 1984-09-05 Standard Telephones Cables Ltd Synchronisation of digital radio pager
US4449248A (en) * 1982-02-01 1984-05-15 General Electric Company Battery saving radio circuit and system
US4745408A (en) * 1983-04-09 1988-05-17 Nec Corporation Radio paging system and receiver therefor
ATE45252T1 (de) * 1984-11-15 1989-08-15 Autophon Ascom Ag Schaltungsanordnung zur erzeugung eines empfangskriteriums.
JPS61184933A (ja) * 1985-02-12 1986-08-18 Clarion Co Ltd パルス性雑音除去用信号補償ゲ−ト回路
JPH0656976B2 (ja) * 1986-06-18 1994-07-27 日本電気株式会社 個別選択呼出し受信機
US4860005A (en) * 1988-01-07 1989-08-22 Motorola, Inc. Communication receiver with automatic turn on/off
US4894649A (en) * 1988-01-07 1990-01-16 Motorola, Inc. Pager having time controlled functions
JPH01190054A (ja) * 1988-01-25 1989-07-31 Man Design Kk 受信機
US4995099A (en) * 1988-12-01 1991-02-19 Motorola, Inc. Power conservation method and apparatus for a portion of a predetermined signal

Also Published As

Publication number Publication date
ATE177884T1 (de) 1999-04-15
EP0532552A4 (en) 1993-10-13
WO1991019358A1 (en) 1991-12-12
US5140702A (en) 1992-08-18
EP0532552B1 (en) 1999-03-17
DE69131012T2 (de) 1999-10-07
KR930701024A (ko) 1993-03-16
EP0532552A1 (en) 1993-03-24
DE69131012D1 (de) 1999-04-22

Similar Documents

Publication Publication Date Title
KR960001310B1 (ko) 신호 검출기 및 신호 검출 방법
KR970000387B1 (ko) 신호 존재 또는 부재의 선택적 검출 장치 및 방법
US5376975A (en) Method and apparatus for preamble battery saving in selective call receivers
US5095498A (en) Bit synchronizer
US5144296A (en) Adaptive battery saving controller with signal quality detecting means
KR930009094B1 (ko) 전력 보존 수신기 및 그 방법
US4995099A (en) Power conservation method and apparatus for a portion of a predetermined signal
US5309154A (en) Selective call receiver with a universal synchronization code operating mode
US5822689A (en) Circuit and method using data synchronization for battery power conservation in a paging receiver
US5181227A (en) Receiver having a signal detector and bit synchronizer
JP4271858B2 (ja) シンボル決定のフィードバックを用いる正確な同期のための方法および装置
JP2712868B2 (ja) 選択呼出受信機
WO1993022848A1 (en) Adaptative battery saving controller
US5206885A (en) Selective call receiver with fast bit synchronizer
US5917871A (en) Bit synchronization circuit and method capable of correct bit synchronization for both 2-value and 4-value FSK transmission signals
KR930010365B1 (ko) 전력 보존방법 및 장치
US5799050A (en) Sync detection circuit and method using variable reference for comparison with mismatch count
JP2730463B2 (ja) 無線選択呼出受信機
JP2003535505A (ja) データビットレート推定方法及び受信機
CN1032509C (zh) 具有两种模式电池节省功能的选呼接收机及其方法
US6111855A (en) Method and apparatus for baud detection in a communication device
JPH0226137A (ja) 無線呼出受信機
JPH06284065A (ja) データ受信タイミング調整装置
JPH04503594A (ja) バッテリセイビング装置及び最適な同期コードワード検出を提供する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001229

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee