JPH04292044A - セルラー電話受信部のメッセージ抽出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は自動車電話で代表される
セルラーシステムのような車載電話通信における移動局
が、基地局との間で無線リンクを介して電話回線で交信
される場合、伝送される異なったフォーマットの基地局
からの下り制御チャンネル（ＦＯＣＣ）及び下り音声チ
ャンネル（ＦＶＣ）の受信段でのベースバンドに復調後
のデータストリームから、共通回路を利用してメッセー
ジを抽出する方法に関する。

【０００２】

【従来の技術】一般にセルラー電話装置が受信される移
動電話サービスとしてＡＭＰＳ（Ａｄｖａｎｃｅｄ　　
Ｍｏｂｉｌｅ　　Ｐｈｏｎｅ　　Ｓｅｒｖｉｃｅ）及び
ＴＡＣＳ（Ｔｏｔａｌ　　Ａｃｃｅｓｓ　　Ｃｏｍｍｕ
ｎｉｃａｔｉｏｎ　　Ｓｙｓｔｅｍ）が知られており、
可搬式の移動局に受信されるか、送信すべき総てのデー
タと制御情報をデジタル的に処理すること並びにマイク
ロプロセッサによって構成された論理ユニットにより、
移動局のセットに内部制御情報を与えるのが一般的で、
要求機能をソフトウエアにより実現することから多くの
プログラムが必要になるが、これは高いクロック周波数
と消費電流の増大を招いている。

【０００３】一方、データの復調には、携帯或いは車載
で利用される移動局は、電池駆動されるため、その容量
は寸法、重量から厳しい制約を受け、使用可能時間に影
響を及ぼしている。

【０００４】又、交信データの伝送方法は、送信時には
クロック情報を符号化してデータと共に変調して信号に
含ませて送信し、これの受信時には受信信号中からクロ
ック情報を抽出し再生したクロックによって受信データ
をサンプリングする同期式を採用して、各メッセージの
位置をフレーム同期信号で決め、プロセッサとモデムと
でデータを転送する場合、及び次のビット又はキャラク
タの変調態勢になった場合に、プロセッサにたいして割
込みをかけるようにしている。

【０００５】他方、無線局同志の競合を回避することと
、信号が受信できたか検証することを目的とするために
、共通チャンネルの制御信号に回線ビジー情報Ｂ／Ｉビ
ットを含ませている場合は、プロセッサによりＢ／Ｉビ
ットを抽出し、各判定条件に該当するか判断しているた
めにプロセッサの処理能力を莫大化させ、より一層消費
電力を増大させるという、移動局の小型軽量化に全く逆
行する障害が生じている。

【０００６】又、本電話交信のための下りメッセージは
、ビット同期のためのドッテイング・シーケンス（１０
１０．．．．．．）によって始まり、入来データとの同
期を達成するためのワード同期ＢＣＨシーケンス（１１
１０００１００１０）を伴っており、各ワードは符号化
されパリテイを含めて４０ビットあり、且つ５回（通話
チャンネルでは１１回）繰返される。

【０００７】更にチャンネルについては基地局からの下
り制御チャンネル（Ｆｏｒｗａｒｄ−Ｃｏｎｔｒｏｌ　
　Ｃｈａｎｎｅｌ：ＦＯＣＣ）がストリームＡ、ＢとＢ
／Ｉストリームの３つの離散したメッセージ（情報）ス
トリームから成り、各移動局はストリームＡ又はＢとＢ
／Ｉストリームをモニタしている。

【０００８】又、基地局からの下りチャンネル（Ｆｏｒ
ｗａｒｄ　　Ｖｏｉｃｅ　　Ｃｈａｎｎｅｌ：ＦＶＣ）
は、このデータ速度がＡＭＰＳに対しては１０Ｋｂ／ｓ
ｅｃで、ＴＡＣＳに対して８Ｋｂ／ｓｅｃであり、デー
タストリームは１０１ビットドッテイング・シーケンス
で始まり、それは１１ビットワード同期シーケンスとワ
ードの最初の繰返しを伴っている。各ワードは更に１０
回繰返され、各繰返しには３７ビットドッテイングシー
ケンスと１１ビットワード同期シーケンスが先行するよ
うになっている。

【０００９】次にセルラー電話等において基地局から移
動局を呼出す所謂、移動局の着呼時に使用される移動局
番号が、又、移動局が発呼時には移動局に割付けされた
固有の移動局番号と製造番号と被呼ダイヤル情報とを使
用し、発呼側と被呼側の夫々を特定する仕組になってい
る。ところが情報が途中で誤って伝送される確率が高く
、例えば米国電子工業会の規格によれば、移動局と基地
局との間で交信されるデータ伝送の信頼度を向上させる
ために、同一データを５回送受し同一ビット位置毎にビ
ット情報を３／５の多数決論理に基いて、正しい情報を
得ることが決められている。そこで何ビットかのシリア
ルデータを１つのデータブロックとして５回順次入力さ
れる場合、最大データブロック長やその入力回数を事前
に想定しておき多数決判定すればよいが、容量の大きい
多数のシフトレジスタを必要とし、新たに周辺にゲート
やカウンタ等から構成した制御回路を含めてＩＣ化する
と膨大になり、しかも実装が複雑になる欠点がある。

【００１０】また次に信号方式としてみると、システム
によってビットレート、変調方法、フレーム同期信号の
同期検索法、回線ビジー信号の組込み法、、多数決の決
定法、誤り検出及び送出時のプリアンブルの構成等が異
なっているが、何れにしろプロセッサに取込んでから条
件の変化を処理し実行している。

【００１１】例えば図１の送受信基本構成図において、
従来、移動局側はメッセージの送受信制御をＣＰＵによ
り行っており、メッセージの抽出に関しては（１）メッ
セージ受信割込み、（２）Ｂ／Ｉビット受信割込み、（
３）メッセージ受信タスクに対するメッセージ処理にＲ
ＯＭ、ＲＡＭのバイト数が夫々（１）は８０５及び４７
、（２）は６０及び３、（３）は１，１４０及び７６で
あり、ＲＯＭの総計が２，００５、ＲＡＭの総計が１２
６になっている。従ってメッセージ抽出処理プログラム
（ソフトウエア）は、その処理時間を短縮するために、
メッセージ受信ポインタの示すアドレスにジャンプし、
各々のルーチンで次のジャンプ先アドレスをメッセージ
受信ポインタにセットしている。 （１）ＦＯＣＣモード時、 ａ．１〜１０、１２〜２１、２３〜３２、３４〜４２ビ
ット目の時（メッセージ）、次のジャンプ先アドレスを
セットし割込み処理を終了し、 ｂ．１１、２２、３３ビット目の時（Ｂ／Ｉビット）で
以下同様に割込み処理し、 ｃ．４３ビット目（メッセージの４０ビット目）で５回
取り終えていたなら、受信終了ステータスを繰返し、そ
うでなければ上記ａ．〜ｃ．の処理を繰返す。 （２）ＦＶＣモード時、 ａ．１〜３９ビット目の時、次のジャンプ先アドレスを
セットして割込み処理を終了し、 ｂ．４０ビット目の時、１１回取り終えていたならば受
信終了ステータスを返し、そうでない時にはビット／ワ
ード同期後、上記ａ．ｂ．を繰返す。

【００１２】ＡＭＰＳの受信メッセージは１０ＫＨｚの
クロック立上がりエッジでセットされ、立下りエッジで
受信するために、データの安定時間のクロックの立上り
から立下りまでの５０マイクロ秒であるので、これから
割込みのオーバーヘッド時間と、入力ポートのリード時
間を差引いた時間内にメッセージ受信割込みより優先順
位が低い他の割込み処理が完了しなくてはならない。

【００１３】以上の割込み処理時間の制約の外に親タス
クがあり、ＣＰＵの負担は更に増大し、これを解決する
ためにはＣＰＵの高速化、高機能化を要し専用ＬＳＩの
開発をするとしても、スペース、電力消費、コストの面
で極めて不利になることは免れない。

【００１４】次にデータ変復調回路の動作周波数を低く
してプロセッサへの割込み回数を少なくするために、デ
ータ転送処理のためのプロセッサとモデムとの間に、Ｆ
ＩＦＯ回路を挿入してフレーム同期信号によって１メッ
セージを総て復調してＦＩＦＯに蓄わえ、プロセッサに
よる処理が一段落してからＦＩＦＯのデータを読むよう
にしたデータの復調装置が提案されているが、然しこの
ような装置に採用する部品が超高周波化を拒み、プロセ
ッサの担う情報処理容量が益々増えるだけでなく経済コ
ストを釣り上げる結果を招くに過ぎなかった。

【００１５】

【発明が解決しようとする課題】しかるに本発明は前記
従来の欠点、障害に鑑みて受信段に入力されるベースバ
ンドに復調後の異なるフォーマットのデータストリーム
からのプロセッサによる制御に要する容量を最小限に止
めるために、共通回路を用いて経費削減したメッセージ
の処理方法を提供するにある。

【００１６】

【課題を解決するための手段】ＣＰＵによってシーケン
ス制御部に対してＦＯＣＣ又はＦＶＣモードを選択して
初期設定し、同期検出部に入力されるベースバンドに復
調された受信データが有効であれば、ビット同期又はワ
ード同期が検出され、メッセージ抽出部においては上記
モード選択に従って受信データストリームからフレーミ
ングを開始し、抽出された生の受信メッセージを多数決
判定によって、Ｂ／Ｉ（ビジー／アイドル）ビットと受
信メッセージのＢＣＨＥＣＣ（エラーチエック／訂正）
信号とが、受信バッファに送出するようにしたもので、
ＦＶＣを基準としてＦＯＣＣフォーマットに対してはワ
ードカウントの奇数、偶数、Ｂ／Ｉビット位置における
抽出禁止、ビットカウントとＢ／Ｉビットカウントとの
和を実質上のメッセージビット位置とすることを条件と
して、共通回路化を計ることである。即ちＦＯＣＣフォ
ーマットの特徴であるＢ／Ｉビットの存在位置とその数
との関係からデータストリームのビットカウント及びＢ
／Ｉビットカウントとの加算結果をＦＶＣとの共通なメ
ッセージ抽出位置とする回路構成により多数決判定に持
ち込めるようにすることである。

【００１７】

【実施例】以下図面とともに本発明の実施例について詳
説する。図２において先ず受信クロック信号ＲＣを受信
してタイミング発生部４がマスタクロックでシフトした
クロック信号が入力するシーケンス制御部３に対して、
ＣＰＵが異なったフォーマットの基地局からの順制御チ
ャンネル（ＦＯＣＣ）モード又は順音声（通話）チャン
ネル（ＦＶＣ）モードかを選択して初期設定し、メッセ
ージ抽出部２において上記モードに従ってフレーミング
を開始する。同期検出部に入力されるベースバンドに復
調された受信データストリームのデータが有効であれば
、ビット同期又はワード同期が検出され、上記メッセー
ジ抽出部において抽出された受信メッセージが多数決判
定部を経てＢ／Ｉビットと受信メッセージＲＭを得るよ
うになっていて、メッセージの抽出位置は図３にＦＯＣ
Ｃモード時のメッセージの抽出ビット位置を、また図４
にＦＶＣモード時のメッセージ抽出ビット位置を夫々表
わしてある。

【００１８】１．ＦＯＣＣモード時：図３に示すように
、ＦＯＣＣのフォーマットは１ワード４０ビットを１０
ビット毎に分けて、その間にＢ／Ｉビットが挿入され、
ストリームＡ、Ｂは交互に入来して各々５回繰返される
。ビットカウンタはワード毎に−４４〜−１までカウン
トし、その間にＢ／Ｉビットが−４１、−３３、−２２
、−１１に現われるので、その度毎にＢ／Ｉビットカウ
ントが３、２、１、０と変わる。その両者を加算したも
のをメッセージの抽出ビット位置として、Ｂ／Ｉビット
位置以外で受信データをサンプリングすればよい。

【００１９】２．ＦＶＣモード時：図４にあるように、
ＦＶＣデータフォーマットはビット同期、ワード同期、
４０ビットのワードの順で１組となり、これが１１回繰
返される。ＦＶＣではＢ／Ｉビットが無いので、Ｂ／Ｉ
ビットカウントは動かず、”０”のままである。従って
両者を加算したものはビットカウントそのものであり、
これで受信データをサンプリングすればよい。

【００２０】次に図５乃至図１９によって各部の構成、
動作について説明する。図５はタイミング発生部の回路
構成で、受信クロックはマスタクロックによりシフトさ
れて、受信データの取込みにφ１を、システムクロック
にφ２を、立上りにφ３の３相クロックを生成する。こ
れによって各ステートが定義されてφ１とφ３の立上り
の相間で、シーケンス制御部によってシーケンスが制御
される。

【００２１】図６はタイミング発生部の３相クロックの
タイミングチヤートであり、ハッチをかけた部分が対象
となるステートと制御の領域（コントロール）を表して
いる。

【００２２】次に図７は同期検出部のブロック構成図で
、図８の動作チャートと共に説明すると、シリアル受信
データは１１ビットシフトレジスタによりパラレル変換
されて、ビット同期検出部とワード同期検出部とに夫々
送られ、ビット同期検出部ではＣＰＵが予め設定したビ
ット同期長Ｎの値によって、同図（Ｂ）のようにビット
周期のパターンがサーチされる。

【００２３】ワード、ビット各同期検出信号は、シーケ
ンス制御部で設定されたＦＯＣＣ及びＦＶＣモードに応
じて夫々の制御信号を生成して同期検出部が制御される
。

【００２４】図９はシーケンス制御部内部の詳細な回路
構成で、ロードデータ発生部、ビットカウンタ、ワード
カウンタはＦＯＣＣ，ＦＶＣ各モードに共用される。Ｆ
ＯＣＣモード時のメッセージ処理は図１０に示すように
予めＣＰＵがこのモードに設定してあるので、同期検出
部からのワード同期検出信号によりＦＯＣＣシーケンス
が開始され、先ずロードデータ発生部によって−４４か
らビットカウンタにセットされ、φ２に＋１され、最終
値の−１になる毎にワードカウンタを＋１される。この
−４４から−１までの繰返しはワードカウンタが、スト
リームＡ、Ｂ各５回宛の都合１０になるまで続けられ、
ビットカウンタの値−４４、−３３、−２２、−１１を
検出してＢ／Ｉビット検出信号とデータビット検出信号
を生成し、更に１メッセージ分のデータはストリームＡ
がワードカウンタ９の時、ストリームＢは１０の時ビッ
トカウンタ−１と夫々確保されると、それを別のブロッ
クであるＢＣＨＥＣＣ回路への転送信号が送出される。 又、ビット同期及びワード同期の各検出信号、並びにイ
ンタラプトがそのシーケンスに応じて送出される。

【００２５】ＣＰＵによりＦＶＣモードに選定されてお
り、ＦＶＣモード時のメッセージ処理は、１回目にＦＶ
Ｃ同期カウンタが動作していなく、図１１に２回目以降
の動作タイムチャートを示すように、１回目のワード同
期が検出されてからＦＶＣモードがシーケンス開始され
る。ロードデータ発生部によって−４０をビットカウン
タにセットしてφ２で＋１されていき、最終値の−１に
なると、ＦＶＣ同期カウンタに−４８がセットされ、同
様にしてφ２で＋１されていき、更にＦＶＣ同期カウン
タが−１になると、ワードカウンタは＋１され、この繰
返しはワードカウンタが１１になるまで続けられる。こ
の間にワード同期検出の有無はＦＶＣ同期カウンタの最
終値である−１の時点で判断され、これによりワードの
有、無効が認識され、この時の有効ワードの数は有効ワ
ードカウンタによりカウントされて、ＦＶＣ同期カウン
タに達した時点で１メッセージ分のデータが確保できた
として、ＢＣＨＥＣＣ転送信号として送出する。その他
ビット同期、ワード同期の各検出制御信号、インタラプ
トがそのシーケンスに応じて送出される。

【００２６】次にメッセージ抽出部の詳細を図１２に示
し、ＦＯＣＣモード時及びＦＶＣモード時のメッセージ
抽出ビット位置を夫々図１３、図１４に示す。図１２に
おいて不動作部分に対してはクロックを供給しないよう
に、ＦＯＣＣモード時には図９におけるビットカウンタ
はストリームＡ、Ｂ毎に−４４から−１までカウントし
、その間にＢ／Ｉビット検出信号として−４４、−３３
、−２２、−１１に夫々出力されるが、夫々のタイミン
グで、Ｂ／Ｉビットカウンタにおいて図１３に示すよう
にＢ／Ｉビットカウンタ値３、２、１、０とカウントし
、上記両者の加算結果をクロックＭＵＸのデコード値と
しており、このクロックＭＵＸは図１５に示すように後
段の多数決判定のための−４０から−１までのデコード
値に対して同期化した受信データのビットが”１”の時
にだけ、クロックをメッセージの１から４０に対応する
多数決判定に夫々分配される。ストリームＡ、Ｂの区別
は図９中のワードカウンタにおけるＬＳＢを見て奇数の
時ストリームＡ、偶数の時Ｂ、対象としないストリーム
の時にはクロックＭＵＸをインヒビットとして上記した
ように無駄なクロックを供給しないようにしており、Ｂ
／ＩビットはストリームＡ、Ｂの区別なくＢ／Ｉビット
検出信号によってラッチされる。

【００２７】ＦＶＣモード時にはＢ／Ｉビット検出信号
が出ないので、Ｂ／Ｉビットカウンタの出力も内部で”
０”に固定されるため、クロックＭＵＸのデコード値は
図１４のＢ／Ｉビットカウンタ値のようになる。そして
２回目以降にワード同期が所定のタイミングで検出され
ず、無効ワードになるとクロックＭＵＸをインヒビット
させて、その時のデータをラッチしないようになってい
る。

【００２８】メッセージの多数決判定部は図１６に、そ
の動作説明図を図１７に示す。図１６において最初、カ
スケード３段フリップフロップＦ．Ｆ．は総てリセット
されており、メッセージの任意ビットが”１”の時に右
シフトとなるように、図１２のクロックＭＵＸが制御す
る。５回繰返すまでに３回以上”１”であれば、そのビ
ットについて３／５多数決判定は”１”であったと判定
する。

【００２９】次にＢ／Ｉビットの２／３多数決判定は、
図１８に示す回路構成によって求められ、抽出されたＢ
／Ｉビットはカスケード３段シフトレジスタに夫々入力
され、時系列的にしかもスタテイックに２／３多数決判
定され、図１９のような真理値が得られる。

【００３０】

【発明の効果】本発明はセルラー電話装置の受信段での
復調後に、異なったデータフォーマットからメッセージ
を抽出する方法において、従来メッセージの抽出に際し
て本来のメッセージの解析処理や割込み処理等と共にそ
の演算や広範且つ煩雑なプログラム等のソフトウエアの
実行をＣＰＵに依存してきているため、処理時間に制約
が生じるだけでなく、集積化されるＣＰＵ自体とその周
辺のメモリ等の規模が膨大化し、不経済を免れなかった
が、本発明は処理シーケンスの固定的な機能、例えばデ
ータストリームのビットカウンタ、Ｂ／Ｉビットカウン
タ、加算器、メッセージ抽出部並びにＦＶＣモードを基
準にＦＯＣＣモードに対してワードカウンタの奇、偶数
化、Ｂ／Ｉビット位置の抽出禁止、ビットカウントとＢ
／Ｉビットカウントの和を実質メッセージビット位置と
する等、の機能をＣＰＵの処理機能から分離して処理回
路の共用分を増やし、汎用の低廉に入手可能なＣＰＵに
置換できてその負担を軽減させ、コストの大幅な切下げ
を計ることができた。尚、これまでプログラム等のソフ
トウエアに依存していたＣＰＵの実行部を切離した独立
の回路に置換し得るため、上記プログラムのデバッグに
要する時間並びにメモリ容量等も削減することができた
。

【図面の簡単な説明】

【図１】本発明の実施対象となるセルラー自動車電話装
置の移動局側送受信機の回路構成図。

【図２】本発明を実施するための回路ブロック構成図。

【図３】ＦＯＣＣデータフォーマットのチャート図。

【図４】ＦＶＣデータフォーマットのチャート図。

【図５】タイミング発生部の回路構成図。

【図６】タイミング発生部における３相クロックのタイ
ミングチャート図。

【図７】同期検出部の回路構成図。

【図８】（Ａ）は同期検出部の受信データとビット及び
同期検出位置との関係チャート図、（Ｂ）はビット同期
の可変長サーチパターン図。

【図９】シーケンス制御部の構成図。

【図１０】ＦＯＣＣメッセージ処理チャート図。

【図１１】ＦＶＣメッセージの２回目以降の処理チャー
ト図。

【図１２】メッセージ処理部の回路構成図。

【図１３】ＦＯＣＣモード時のメッセージ抽出ビット位
置チャート図。

【図１４】ＦＶＣモード時の抽出ビット位置チャート図
。

【図１５】図１２のメッセージ抽出部におけるクロック
ＭＵＸのデコード値と抽出メッセージのビット位置との
関係図。

【図１６】メッセージの３／５多数決判定部の回路構成
図。

【図１７】図１６の動作説明図。

【図１８】Ｂ／Ｉビットの２／３多数決判定回路構成図
。

【図１９】図１８の真理値図。

【符号の説明】

１　　　　　　　　　　　　同期検出部２　　　　　　
　　　　　　メッセージ抽出部３　　　　　　　　　　
　　シーケンス制御部４　　　　　　　　　　　　タイ
ミング発生部５　　　　　　　　　　　　多数決判定部
ＲＤ　　　　　　　　　　シリアル受信データ（復調後
）ＲＣ　　　　　　　　　　受信クロックＭＳ　　　　
　　　　　　モード選択

Claims (1)

【特許請求の範囲】
1. 【請求項１】セルラー電話受信段での復調後に異なるデ
   ータフォーマットからメッセージを抽出する方法におい
   て、同期検出部に受信されたシリアル受信データをパラ
   レル変換し、ＣＰＵが予め設定したビット同期長の値に
   応じてビット同期及び固定ワード同期のパターンを夫々
   サーチすると共に、その結果をシーケンス制御部に送出
   し、マスタクロックによりシフトされて上記受信データ
   の取込み、クロックシステム及び立上りクロックの３相
   受信クロックが入力されるタイミング発生部がシーケン
   ス制御信号を送出し、上記シーケンス制御部が予め設定
   されている基地局からの下り制御チャンネル（ＦＯＣＣ
   ）モード時に、上記同期検出部の出力信号に基いて処理
   シーケンスを開始し、Ａ、Ｂストリームにパリテイビッ
   トを含め４０ビット５回の繰返し中に、Ｂ／Ｉビット検
   出信号及びデータビット検出信号をつくると共に、１メ
   ッセージ分のデータにまとまった時に、ＢＣＨエラーチ
   エック／訂正（ＥＣＣ）転送信号をつくり、基地局から
   の下り音声チャンネル（ＦＶＣ）モード時に、１回目の
   ワード同期検出により有、無効ワードを判別して上記Ｂ
   ＣＨＥＣＣ転送信号をつくると共に、上記ビット同期及
   び上記固定ワード同期に応じた制御信号及びインタラプ
   ト信号をつくり、メッセージ抽出部が上記ＦＯＣＣモー
   ド時に上記Ｂ／Ｉビット検出信号によりラッチされるス
   トリームＡ，Ｂ毎にＢ／Ｉビットカウンタにより加算器
   を介して後段の多数決判定部へラッチをかけ、上記ＦＶ
   Ｃモード時には、上記Ｂ／Ｉビット検出信号が出力され
   ず、無効ワード時にインヒビットをかけてラッチ解除し
   、多数決判定を径て受信メッセージを抽出するようにし
   たことを特徴とするセルラー電話受信部のメッセージ抽
   出方法。