JP2873059B2 - 無線通信システムのパターン同期回路 - Google Patents

無線通信システムのパターン同期回路

Info

Publication number
JP2873059B2
JP2873059B2 JP2201723A JP20172390A JP2873059B2 JP 2873059 B2 JP2873059 B2 JP 2873059B2 JP 2201723 A JP2201723 A JP 2201723A JP 20172390 A JP20172390 A JP 20172390A JP 2873059 B2 JP2873059 B2 JP 2873059B2
Authority
JP
Japan
Prior art keywords
pattern
synchronization
bit
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2201723A
Other languages
English (en)
Other versions
JPH0486134A (ja
Inventor
良則 関
順次 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP2201723A priority Critical patent/JP2873059B2/ja
Publication of JPH0486134A publication Critical patent/JPH0486134A/ja
Application granted granted Critical
Publication of JP2873059B2 publication Critical patent/JP2873059B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、例えば無線通信システムでデータ通信を
行う際に、データの開始点を明確にする目的でデータの
前に送信されるフレーム同期信号のターン同期回路に関
する。
[従来の技術] 第6図は無線通信システムにおけるデータ信号のフォ
ーマットの一例を示すものである。データの前にはデー
タのビットクロックを再生するためのビット同期信号お
よびデータの開始点を明確にするためのフレーム同期信
号が配されている。従来、このフレーム同期信号として
M系列PN5段同期パターン信号を用いることが知られて
いる。
第7図は送信装置10の要部の構成を示すものである。
同図において、11はM系列PN5段同期パターン信号を
形成するための同期パターン信号形成回路である。この
同期パターン信号形成回路11は、5ビットシフトレジス
タ11aおよびエクスクルーシブオア回路(EX−オア回
路)11bとで構成される。すなわち、シフトレジスタ11a
の3ビット目のレジスタQ3および5ビット目のレジスタ
5の出力信号はEX−オア回路11bに供給され、このEX−
オア回路11bの出力信号はシフトレジスタ11aの1ビット
目のレジスタQ1に供給される。
この場合、シフトレジスタ11aの各ビットQ1〜Q5には
同期開始パターン信号がセットされ、以下シフトレジス
タ11aのシフト動作が順次行なわれることにより、第9
図Aに示すようなM系列PN5段同期パターン信号S1が形
成される。
この同期パターン信号形成回路11で形成される同期パ
ターン信号S1は、ビット同期信号に続いて無線送信回路
12に供給され、アンテナ13を介して送信される。
又、第8図は受信装置20の要部の構成を示すものであ
る。
同図において、アンテナ21からの受信信号は無線受信
回路22を介して5ビットシフトレジスタ23に供給され
る。このシフトレジスタ23には、ビット同期信号から再
生されたクロックCLK(第9図Bに図示)がシフトロッ
クとして供給される。このシフトレジスタ23の各ビット
Q1〜Q5の出力信号は、それぞれEX−オア回路例24に供給
される。
また、25はM系列PN5段同期パターン信号を形成する
ための同期パターン信号形成回路である。この同期パタ
ーン信号形成回路25は、上述した送信装置10内の同期パ
ターン信号形成回路11と同様に、5ビットシフトレジス
タ25aおよびEX−オア回路25bで構成される。シフトレジ
スタ25aの各ビットQ1′〜Q5′には最初に同期開始パタ
ーン信号がセットされると共に、このシフトレジスタ25
aにはクロックCLKがシフトクロックとして供給される。
このシフトレジスタ25aの各ビットQ1′〜Q5′の出力信
号はEX−オア回路列24に供給される。
EX−オア回路列24では、シフトレジスタ23および25a
の各ビットの出力信号の一致、不一致が検出される。つ
まり、一致しているビットに対応するEX−オア回路から
は低レベル“0"の信号が出力され、一致していないビッ
トに対応するEX−オア回路からは高レベル“1"の信号が
出力される。
このEX−オア回路列24の各EX−オア回路の出力信号は
ノア回路26に供給される。このノア回路26は、シフトレ
ジスタ23および25aの各ビットの出力信号が全て一致し
ているときには高レベル“1"信号が出力される。それ以
外のときには低レベル“0"の信号が出力される。このノ
ア回路26の出力信号S2はシフトレジスタ25aに供給され
る。この場合、信号S2が低レベル“0"であるときにはシ
フトレジスタ25aはシフト動作がされずに同期開始パタ
ーン信号がセットされ続け、一方、信号S2が高レベル
“1"となるときにはシフトレジスタ25aのシフト動作が
開始される。
また、シフトレジスタ25aの各ビットQ1′〜Q5′の出
力信号はEX−オア回路列27に供給される。このEX−オア
回路列27には同期終了パターン信号が供給される。EX−
オア回路例27では、シフトレジスタ25aの各ビットQ1′
〜Q5′の出力信号および同期終了パターン信号の一致、
不一致がビットごとに検出される。つまり、一致してい
るビットに対応するEX−オア回路からは低レベル“0"の
信号が出力され、一致していないビットに対応するEX−
オア回路からは高レベル“1"の信号が出力される。
このEX−オア回路列27の各EX−オア回路の出力信号は
ノア回路28に供給される。このノア回路28からは、シフ
トレジスタ25aの各ビットQ1′〜Q5′の出力信号および
同期終了パターン信号が全て一致しているときには高レ
ベル“1"の信号が出力され、一致していないときには低
レベル“0"の信号が出力される。
以上の構成においてシフトレジスタ23に無線受信回路
22で受信される同期パターン信号S1′が供給されると
き、このシフトレジスタ23にはクロックCLKが供給さ
れ、シフト動作が行われる。シフトレジスタ25aには5
ビットの同期開始パターン信号が初期値としてセットさ
れているが、シフトレジスタ23の各ビットQ1〜Q5の出力
信号およびシフトレジタ25aの各ビットQ1′〜Q5′の出
力信号の各ビットが総て一致しないときにはノア回路26
の出力信号S2は低レベル“0"のままであり、シトレジス
タ25aには5ビットの同期開始パターンがセットされ続
ける。各ビットが全て一致すると、ノア回路26の出力信
号S2は、第9図Cに示すように、高レベル“1"の信号
(同期信号)となってシフトレジスタ25aのシフトが開
始され、同期パターン信号形成回路25では同期パターン
信号S1(第9図Aに図示)が生成され始める。
この後、シフトレジスタ23と25aはクロックCLKにより
同じタイミングでシフトされていき、1つシフトされる
ごとにEX−オア回路列24およびノア回路26によってシフ
トレジスタ23の各ビットQ1〜Q5の出力信号および25aの
各ビットQ1′〜Q5′の出力信号の一致が検出される。
この場合、一致しているときにはノア回路26の出力信
号S2は高レベル“1"のまま、つまり同期中であり、シフ
トレジスタ25aは順次シフトされていく。一方、一致し
なくなるときには、ノア回路26の出力信号S2が低レベル
“0"となり、シフトレジスタ25aのシフト動作は停止さ
れ、再び同期開始パターンがセットされて同期パターン
信号S1′が受信されるのを待つ状態となる。
一致していて、シフトレジスタ25aが順次シフトされ
ていくと、次第に同期パターン信号S1の終了に近づいて
いく。そして、シフトレジスタ25aの各ビットQ1′〜Q
5′の出力信号が同期終了パターン信号と一致すると、
ノア回路28の出力信号S3は、第9図Dに示すように高レ
ベル“1"の信号となる。つまり、データの開始点を知ら
せる同期終了信号が出力される。
「発明が解決しようとする課題」 このように第8図例によれば、受信信号の同期パター
ン信号S1′および内部で形成される同期パターン信号S1
とを比較し、完全に一致する場合に同期終了信号が出力
されて、同期が確立されているものである。
ところで、無線によるデータ通信においては、フェー
ジングやマルチパス等の影響により有線によるデータ通
信システムに比べ、データのビット誤りを発生する確率
が高くなる。そのため、第8図例のようにして同期パタ
ーン信号S1′、S1の比較を行っても、比較した結果が不
一致となることが多く、同期を確立する可能性が低かっ
た。
同期パターン信号S1′、S1を比較した結果が誤る場合
としては、以下の2点が挙げられる。
比較される2つの同期パターン信号S1′、S1が互いに
何ビットか前後している、いわゆる同期ずれによる比較
結果の誤り。
受信される同期パターン信号S1′中にあるビットフェ
ージング、マルチパス等の影響により変化してしまうこ
とによる比較結果の誤り。
の場合、同期パターン信号S1の発生タイミングを比
較結果が一致するまでずらすことにより同期を確立する
ことができるが、の場合には同期パターンをずらして
比較結果は一致しない。
そこで、この発明では、同期パターン信号の数ビット
を受信できない場合や、誤って受信した場合にも良好に
同期の確立を行なうことができるようにするものであ
る。
[課題を解決するための手段] この発明は、無線通信データを受信する無線受信手段
に受信データがあるか否かを判断する判断手段と、この
判断手段で受信データがあると判断されるとき、受信デ
ータに同期したビットクロックでもって受信データを1
ビットずつサンプリングする受信手段と、この受信手段
でサンプリングされる1ビットのデータの新しいものか
ら順に、所定ビット長で構成される受信パターンを格納
する格納手段と、複数ビットからなる同期パターン信号
を、先頭より1ビットずつずらしながら順次抜き取られ
た所定ビット長の複数組からなる同期パターンとして格
納する照合テーブルと、受信手段で1ビットのデータが
サンプリングされるごとに上記格納手段に格納される受
信パターンを、上記照合テーブルに格納された複数組の
同期パターンと比較する照合手段と、を有する無線通信
システムのパターン同期回路であって、照合手段での受
信パターンと同期パターンの比較結果が、不一致ビット
数が1ビット以下の時には、ターン一致と判断するもの
とし、照合手段は、パターン一致を判断した場合には、
次の受信パターンと次の同期パターンとの比較を行い、
この照合手段でのパターン一致が連続する場合にはカウ
ント値をカウントアップし、パターン一致が連続しない
場合にはカウント値をゼロクリアするカウンタを設ける
ものである。
そして、照合手段で受信パターンが同期終了パターン
となるとき、カウンタのカウンタ値が一定値以上である
ときには、同期が確立したとするものである。
[作用] 上述構成において、受信データの存在が検出されたの
ち、受信データは1ビットずつサンプリングされる。そ
して、サンプリングされるごとに、例えば8個のデータ
で構成される受信パターンが、複数個の同期パクーンと
順次比較され、不一致数が1ビット以下のときには、パ
ターン一致と判断される。そして、受信パターンと比較
される同期パターンが同期終了パターンとなるとき、パ
ターン一致の連続回数が一定値以上であれは、同期が確
立される。
そのため、無線通信システムにおいて生じるフェージ
ングやマルチパス等の影響により同期パターン信号の数
ビットを受信できなかった場合や、受信パターン中に1
ビット誤りがある場合にも、同期の確立を行うことがで
きる。
[実 施 例] 以下、第1図を参照しながら、この発明の一実施例に
ついて説明する。この第1図において、第8図と対応す
る部分には、同一符号を付して示している。
同図において、無線受信回路22からは送信装置10から
のデータ信号を受信するとき高レベル“1"となるキャリ
ヤセンス信号CSが出力され、このキャリヤセンス信号CS
は、CPU31に供給される。
このCPU31には、無線受信回路22より出力される受信
データDATAも供給される。
また、32は、例えばROMで構成される照合テーブルで
あり、この照合テーブル32はCPU31に接続される。
この照合テーブル32には、第2図に示すように、M系
列PN5段同期パターン信号を、先頭より1ビットずつず
らしながら順次抜き取られた8ビット(1バイト)のデ
ータで構成される24個の同期パターン1BH〜9FHが格納さ
れる。第3図は、照合テーブルの内容を示しており、先
頭アドレスには同期開始パターン1BHが、最終アドレス
には同期終了パターン9FHが格納される。
また、33は、例えばRAMで構成されるデータ記憶部で
あり、このデータ記憶部33はCPU31に接続される。
第4図は、CPU31の機能の概要を示すブロック図であ
る。
同図において、311はキャリヤ検出手段である。この
キャリヤ検出手段311では、無線受信回路22より供給さ
れるキャリヤセンス信号CSより受信データがあるか否か
が検出される。つまり、キャリヤセンス信号CSが高レベ
ル“1"となるとき、受信データありと判断されることに
なる。
また、312は1ビットデータ受信手段である。この受
信手段312では、キャリヤ検出手段311で受信データあり
と判断された後、無線受信回路22より供給される受信デ
ータDATAに同期したクロックCLKでもって、受信データD
ATAが1ビットずつサンプリングされる。
また、313は受信パターン格納手段であり、例えば8
ビットバッファでもって構成され、受信手段312でサン
プリングされた1ビットのデータが順次供給される。
この場合、8ビットバッファの最下位ビットに受信手
段312より供給される1ビットのデータが格納され、次
の1ビットのデータが供給されるときには全体が上位側
に1ビッだけトシフトされ、最下位ビットにそのデータ
が格納される。
また、314はパターンの照合手段である。格納手段313
のバッファに8ビットのデータが格納された時点で、こ
の8ビットのデータは受信パターンとして照合手段314
に供給される。バッファに8ビット格納後は、受信手段
312でサンプリングされるごとに、バッファより8ビッ
トのデータが受信パターンとして照合手段314に供給さ
れる。ただし、8ビットのデータがビット同期信号の場
合、例えば55HまたはAAHであるときには、バッファはク
リアされる。
照合手段314では、格納手段313のバッファより供給さ
れる受信パターンが、照合テーブル32に格納されている
複数の同期パターンと比較される。
この場合、同期開始パターンから比較が開始され、不
一致数が1ビット以下となる時点でパターン一致と判断
される。そして、パターン一致と判断されるとき、連続
して次の受信パターンと同期パターンと比較され、パタ
ーン一致と判断されるときには、同様の動作が繰り返さ
れる。この動作は、受信パターンと比較される照合テー
ブル32からの同期パターンが同期終了パターンとなると
き終了する。
また、315は連続一致カウント手段である。このカウ
ント手段315では、照合手段314でパターン一致と判断さ
れる連続回数がカウントされる。なお、照合手段314で
はパターン一致と判断されないときにはカウント値はク
リアされる。
また、316は8ビットデータ受信手段である。照合手
段314で受信パターンと比較される同期パターンが同期
終了パターンとなるとき、カウント手段315のカウント
値が一定値n以上、例えば5以上であるときには、同期
が確立したとして、この受信手段316でクロックCLKに同
期して受信データDATAよりデータ部分がサンプリングさ
れ、8ビットデータとしてデータ記憶部33に供給されて
格納される。
第5図は、CPU31の動作を示すフローチャートであ
る。
パターン同期の動作が開始されると、ステップ101
で、キャリヤセンス信号CSに基づいて、受信データがあ
るか否か判断される。キャリヤセンス信号CSが高レベル
“1"となるときには、受信データありと判断される。
受信データありと判断されるときには、ステップ102
で、受信ビット数を制限するためのカウンタ(受信制限
カウンタ)のカウント値C1がセットされる。この場合、
カウント値C1の初期値は、ビット同期信号およびフレー
ム同期信号の総ビット数以上にセットされる。
次に、ステップ103で、照合テーブル32より同期パタ
ーンを読み出すためのアドレスAdがセットされる。この
場合、最初は同期開始パターンを読み出すための先頭ア
ドレスにセットされる。
次に、ステップ104で、受信データDATAをクロックCLK
でサンプリングし、7ビットのデータを受信したか否
か、つまり、8ビットのバッファに7ビットのデータが
格納されたか否か判断される。7ビット受信したときに
は、ステップ105で、連続一致数をカウントするための
カウンタ(連続一致カウンタ)のカウント値C2が0にリ
セットされる。
次に、ステップ106で、受信データDATAがクロックCLK
でサンプリングされて1ビットのデータが受信され、8
ビットのバッファの最下位ビットに格納される。
次に、ステップ107で、受信制限カウンタがカウント
ダウンされてカウント値C1が1だけ小さくされる。
次に、ステップ108で、カウント値C1が0であるか否
か判断される。カウント値C1が0であるときには、受信
データDATAがフレーム同期信号部分を過ぎていることを
意味し、もはや同期の確立は不可能であるので、ステッ
プ101に戻って、受信データがあるか否かの検出に移
る。
ステップ108で、カウント値C1が0でないときには、
ステップ109で、照合ターン数カウンタのカウント値C3
をセットする。この場合、カウント値C3の初期値は、受
信データDATAのビットレートおよび照合処理時間に依存
し、本例のようにM系列PN5段同期パターンを用いた場
合は、次の関数を満足するNの最大値とされる。
1/ビットレート<照合処理時間×N (ただし、N≦24) 次に、ステップ110で、1バイトデータの照合が行な
われる。つまり、照合テーブル32のアドレスAdより同期
パターン(最初は同期開始パターン)が読み出され、8
ビットのバッファに格納された8ビットの受信パターン
と比較される。
次に、ステップ111で、誤りなしか否か、つまり、8
ビットの全てが一致するか否か判断される。誤りがある
場合には、ステップ112で、誤りが1ビットであるか否
か判断される。誤りが1ビットより多いときには、ステ
ップ113では、アドレスAdが1だけ大きくされる。
次に、ステップ114で、アドレスAdは最終アドレスか
否か判断される。最終アドレスでないときには、ステッ
プ116に進む。一方、最終アドレスであるときには、ス
テップ115で、アドレスAdが先頭アドレスにリセットさ
れたのち、ステップ116に進む。
ステップ116では、照合パターン数カウンタがカウン
トダウンされ、カウント値C3が1だけ小さくされる。
次に、ステップ117で、カウント値C3が0であるか否
か判断される。カウント値C3が0でないときには、ステ
ップ110に戻り、上述したと同様の動作が行なわれる。
ただし、アドレスAdは1だけ大きくされているので、ス
テップ110では照合テーブル32より次の同期パターンが
読み出されて受信パターンと比較される。
ステップ117で、カウント値C3が0であるときには、
8ビットバッファに格納されている受信パターンと、カ
ウント値C3の初期値に対応する個数だけ照合テーブル32
に格納されている同期パターンを照合した結果、完全一
致あるいは1ビットだけ不一致(以下「パターン一致」
という)のものがないことを意味しており、ステップ10
6に戻る。そして、受信データDATAがクロックCLKでサン
プリングされて1ビットのデータが受信され、8ビット
のバッファの最下位ビットに格納あれ、このバッファに
格納された新たな受信パターンに対して、上述したと同
様の動作が行なわれる。
また、ステップ111で誤りなしと判断されるとき、お
よびステップ112で1ビットだけ誤りありと判断される
とき、つまりパターン一致と判断されるときには、ステ
ップ118に進む。このステップ118では、受信データDATA
がクロックCLKでサンプリングされて1ビットのデータ
が受信され、8ビットのバッファの最下位ビットに格納
される。
次に、ステップ119で、受信制御カウンタがカウント
ダウンされてカウント値C1が1だけ小さくされる。
次に、ステップ120で、カウント値C1が0であるか否
か判断される。カウント値C1が0であるときには、上述
したように受信データDATAがフレーム同期信号部分を過
ぎていることを意味し、もはや同期の確立は不可能であ
るので、ステップ101に戻って、受信データがあるか否
かの検出に戻る。
ステップ120で、カウント値C1が0でないときには、
ステップ121で、アドレスAdが1だけ大きくされる。
次に、ステップ122で、1バイトデータの照合が行な
われる。つまり、照合テーブル32のアドレスAdより同期
パターンが読み出され、8ビットのバッファに格納され
た8ビットの受信パターンと比較される。
次に、ステップ123で、誤りなしか否か、つまり、8
ビットの全てが一致するか否か判断される。誤りがある
場合には、ステップ124で、誤りが1ビットであるか否
か判断される。誤りが1ビットより多いときには、ステ
ップ105に戻り、連続一致カウンタのカウント値C2が0
にリセットされる。
また、ステップ123で誤りなしと判断されるとき、お
よびステップ124で1ビットだけ誤りありと判断される
とき、つまりパターン一致と判断されるときには、ステ
ップ125で、連続一致カウンタがカウントアップされて
カウント値C2は1だけ大きくされる。
次に、ステップ126で、アドレスAdが最終アドレスか
否か判断される。最終アドレスでないときには、ステッ
プ118に戻り、上述したと同様の動作が行なわれる。
また、ステップ126で、アドレスAdが最終アドレスで
あるときには、ステップ127で、カウント値C2がn以
上、例えば5以上であるか否か判断される。この場合、
カウント値C2は、最終アドレスの同期パターン、つまり
同期終了パターンまでのパターン一致の連続回数を示す
ことになる。カウント値C2がn以上でないときにはステ
ップ101に戻り、受信データの検出に移る。カウント値C
2がn以上であるときには、ステップ128で同期が確立さ
れたものとされる。
そして、ステップ129で、受信データDATAのデータ部
分がクロックCLKでもってサンプリングされ、8ビット
のデータとして順次データ記憶部33に記憶される。
このように本例によれば、不一致数が1ビット以下の
ときにはパターン一致と判断されると共に、同期終了パ
ーンまでのパターン一致の連続回数が一定値以上であれ
ば同期が確立されるので、同期パターン信号の数ビット
を受信できなかった場合や、受信パターン中に1ビット
誤りがある場合にも、良好に同期を確立し、続いて送信
されてくるデータを受信することができる。
なお、上述実施例においては、受信パターンは8ビッ
トでもって構成され、照合テーブル32にも8ビットの同
期パターンが格納されるようにしたものであるが、ビッ
ト数はこれに限定されるものではなく、その他のビット
数でもって構成することもできる。
[発明の効果] 以上説明したように、この発明によれば、不一致数が
1ビット以下のときにはパターン一致と判断されると共
に、同期終了パターンまでのパターン一致の連続回数が
一定値以上であれば同期が確立されるので、同期パター
ン信号の数ビットを受信できなかった場合や、受信パタ
ーン中に1ビット誤りがある場合にも良好に同期を確立
することができ、続いて送信されてくるデータを受信す
ることができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す構成図、第2図およ
び第3図は照合テーブルに格納される同期パターンの説
明のための図、第4図はCPUの機能の概要を示すブロッ
ク図、第5図はCPUの動作を示すフローチャート、第6
図は送信されるデータ信号の信号フォーマットを示す
図、第7図は送信装置の要部の構成図、第8図は受信装
置の要部の構成図、第9図はその説明のための図であ
る。 20……受信装置 21……アンテナ 22……無線受信回路 31……CPU 32……照合テーブル 33……データ記憶部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】無線通信データを受信する無線受信手段に
    受信データがあるか否かを判断する判断手段と、 上記判断手段で受信データがあると判断されるとき、受
    信データに同期したビットクロックでもって受信データ
    を1ビットずつサンプリングする受信手段と、 上記受信手段でサンプリングされる1ビットのデータの
    新しいものから順に、所定ビット長で構成される受信パ
    ターンを格納する格納手段と、 複数ビットからなる同期パターン信号を、先頭より1ビ
    ットずつずらしながら順次抜き取られた所定ビット長の
    複数組からなる同期パターンとして格納する照合テーブ
    ルと、 上記受信手段で1ビットのデータがサンプリングされる
    ごとに上記格納手段に格納される受信パターンを、上記
    照合テーブルに格納された複数組の同期パターンと比較
    する照合手段と、を有する無線通信システムのパターン
    同期回路であって、 上記照合手段での受信パターンと同期パターンの比較結
    果が、不一致ビット数が1ビット以下の時には、パター
    ン一致と判断するものとし、 上記照合手段は、パターン一致を判断した場合には、次
    の受信パターンと次の同期パターンとの比較を行い、 上記照合手段でのパターン一致が連続する場合にはカウ
    ント値をカウントアップ、パターン一致が連続しない場
    合にはカウント値をゼロクリアするカウンタを設け、 受信パターンと比較される同期パターンが同期終了パタ
    ーンとなる時に、上記カウンタのカウント値が一定値以
    上であるときには、同期が確立したとすることを特徴と
    する無線通信システムのパターン同期回路。
JP2201723A 1990-07-30 1990-07-30 無線通信システムのパターン同期回路 Expired - Fee Related JP2873059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2201723A JP2873059B2 (ja) 1990-07-30 1990-07-30 無線通信システムのパターン同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2201723A JP2873059B2 (ja) 1990-07-30 1990-07-30 無線通信システムのパターン同期回路

Publications (2)

Publication Number Publication Date
JPH0486134A JPH0486134A (ja) 1992-03-18
JP2873059B2 true JP2873059B2 (ja) 1999-03-24

Family

ID=16445866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2201723A Expired - Fee Related JP2873059B2 (ja) 1990-07-30 1990-07-30 無線通信システムのパターン同期回路

Country Status (1)

Country Link
JP (1) JP2873059B2 (ja)

Also Published As

Publication number Publication date
JPH0486134A (ja) 1992-03-18

Similar Documents

Publication Publication Date Title
CA1157975A (en) Method of frame synchronisation of a digital tdm communication system and arrangement for performing the method
JPH05153109A (ja) フレーム識別パターン認識方法及び装置
JP2940454B2 (ja) スロット受信同期回路
JP2873059B2 (ja) 無線通信システムのパターン同期回路
US5208840A (en) Method and arrangement for detecting framing bit sequence in digital data communications system
KR970072768A (ko) 불일치 카운트와 비교하기 위한 가변 기준치를 사용하는 동기 검출 회로 및 그 방법
JP2967649B2 (ja) 受信同期回路
JP2008077125A (ja) インターフェース回路。
US6625167B1 (en) Method and apparatus for DS3 pentad-based processing
JP3978898B2 (ja) マルチフレーム同期検出方法及び装置
JPS648942B2 (ja)
JPH08125649A (ja) フレーム同期検出方式
JP2982348B2 (ja) 同期信号抽出回路
JPH0388535A (ja) 受信データ処理装置
JPH0621979A (ja) 受信処理方式
JPH10222346A (ja) 情報処理装置
JP2008077124A (ja) インターフェース回路。
JPH07327028A (ja) マルチフレーム同期方式
JPH02257730A (ja) パターン同期回路
JPH04369984A (ja) シンク発生方法
JPS586634A (ja) 超フレ−ム同期方式
JPH04150539A (ja) 通信のプリアンブル検出装置
JPH04253488A (ja) 同期信号抽出回路
JPH06209312A (ja) フレーム同期回路
JPH07143114A (ja) 同期検出回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080108

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100108

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees