JPS586634A - 超フレ−ム同期方式 - Google Patents
超フレ−ム同期方式Info
- Publication number
- JPS586634A JPS586634A JP56104817A JP10481781A JPS586634A JP S586634 A JPS586634 A JP S586634A JP 56104817 A JP56104817 A JP 56104817A JP 10481781 A JP10481781 A JP 10481781A JP S586634 A JPS586634 A JP S586634A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- signal
- super frame
- super
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
- H04L7/065—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length and superimposed by modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Radio Relay Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、衛星通信方式として適するT DMA (時
分割多元接続)通信方式の同期方式に関する。−特に超
フレーム同期を確立するための装置に関するものである
。
分割多元接続)通信方式の同期方式に関する。−特に超
フレーム同期を確立するための装置に関するものである
。
従来、複数の局が1つの中継器を時分割的に共用して相
互に通信を行う’!’DMA衛星通信系においては、同
期の基準となる1つの特定の局(以下「基準局」と呼ぶ
。)から送信された同期用基準ワードを他の局(−以下
「−殻間」と呼ぶ。)において正しく受信判別し、これ
を受信の時間基準として時分割フレームに対して受信同
期を確立している。
互に通信を行う’!’DMA衛星通信系においては、同
期の基準となる1つの特定の局(以下「基準局」と呼ぶ
。)から送信された同期用基準ワードを他の局(−以下
「−殻間」と呼ぶ。)において正しく受信判別し、これ
を受信の時間基準として時分割フレームに対して受信同
期を確立している。
このような通信系においては、複数の一般局が衛星中継
器の入力における時間軸上で一致するよう力時分割フレ
ームタイミングで同時に通信容量を変更する場合や、特
定の時分割フレームの周期で基準局から制御情報を複数
の一般局に送信する場合に、 L、ばしd複数の連続し
た時分割フレームを周期とする超フレームが定義される
。
器の入力における時間軸上で一致するよう力時分割フレ
ームタイミングで同時に通信容量を変更する場合や、特
定の時分割フレームの周期で基準局から制御情報を複数
の一般局に送信する場合に、 L、ばしd複数の連続し
た時分割フレームを周期とする超フレームが定義される
。
この超フレームは通常、時分割フレームのM分の1(た
たしMは2以上の整数)の周期を持っている。通信系に
参加しようとする一般局は速やかにこの超フレームの同
期を確立すること、および一度確立され九超フレーム同
期の監視を連続的に行うことが必要である。
たしMは2以上の整数)の周期を持っている。通信系に
参加しようとする一般局は速やかにこの超フレームの同
期を確立すること、および一度確立され九超フレーム同
期の監視を連続的に行うことが必要である。
従来の方式によると、基準局は同期用基準ワードを超フ
レーム周期の識別のために、その周期でパターン変調し
て送信し、−殻間ではこれを正しく受信判別し受償超フ
レームの時間基準として費信超7レー五同期の確立を行
う。
レーム周期の識別のために、その周期でパターン変調し
て送信し、−殻間ではこれを正しく受信判別し受償超フ
レームの時間基準として費信超7レー五同期の確立を行
う。
第1図は、従来例による送信側の説明図である。
第1図で、同期用基準ワードRUN社排他的論理和ゲー
ト1の一方の入力に導かれている。まえ、クロック信号
dが導かれた送信超フレームカウンタ2のあらかじめ定
められえ初期値信号CFitデコーダ3に導か、れてい
る。このデコーダ出力すは前記排他的論理和ゲート1の
他方の入力端子に導かれている。
ト1の一方の入力に導かれている。まえ、クロック信号
dが導かれた送信超フレームカウンタ2のあらかじめ定
められえ初期値信号CFitデコーダ3に導か、れてい
る。このデコーダ出力すは前記排他的論理和ゲート1の
他方の入力端子に導かれている。
第2図は、911図に×印で示した点の入力あるいは出
力波形を示す動作タイムチャートである。
力波形を示す動作タイムチャートである。
、 第2図で、1はM時分割フレームで構成された1超
フレームを示す。
フレームを示す。
第3図は、従来例による受信側の説明図である。
ゲート5の出力は検出器6に導かれている。この検出器
6の出力は受信超フレームカウンタ7に導かれている。
6の出力は受信超フレームカウンタ7に導かれている。
この受信超フレームカウンタ7には初期値設定回路、8
が接続されている。この受信超フレームカウンタ7およ
び前記検出器6の出力は、排他的論理和ゲート90入力
端子にそれぞれ導かれている。この排他的論理和ゲート
9の出力は、フリップフロップlOのセット端子に導か
れている。
が接続されている。この受信超フレームカウンタ7およ
び前記検出器6の出力は、排他的論理和ゲート90入力
端子にそれぞれ導かれている。この排他的論理和ゲート
9の出力は、フリップフロップlOのセット端子に導か
れている。
このような装置で、まず送信側の動作を説明する。基準
局において、同期用基準ワードRυWの送信周期を持つ
クロック信号dKより、計数動作している送信超フレー
ムカウンタ2の値があらかじめ定められた初期値になっ
たとき、これをデコーダ3でデコードする。この出力信
号t)Kより、送信すべき同期用基準ワードRITWの
極性を排他的論理和ゲート1を経て反転して送信する。
局において、同期用基準ワードRυWの送信周期を持つ
クロック信号dKより、計数動作している送信超フレー
ムカウンタ2の値があらかじめ定められた初期値になっ
たとき、これをデコーダ3でデコードする。この出力信
号t)Kより、送信すべき同期用基準ワードRITWの
極性を排他的論理和ゲート1を経て反転して送信する。
この動作により基準局から送信される同期用基準ワード
RtrWは第2図に示されるように類フレームシに1回
の割合で、極性の反転した同期用基準ワードRUN
(以下「補の同期用基準ワードff1rJと呼ぶ。)と
なり、このタイ建ングが超フレーム周期の識別に利用さ
れる。
RtrWは第2図に示されるように類フレームシに1回
の割合で、極性の反転した同期用基準ワードRUN
(以下「補の同期用基準ワードff1rJと呼ぶ。)と
なり、このタイ建ングが超フレーム周期の識別に利用さ
れる。
次に、−殻間における受信側の動作を説明する。
−殻間において同期用基準ワードRUN または補の同
期用基準ワードm を含む9信信号系列eは、あらかじ
め時分割フレーム中の定められ九時間位置く発生する基
準局アパーチャーゲート信号fKより制御され、ゲー)
6によって同期用基準ワードRUN または補の同期用
基準ワード1]のみが抽出される。この検出信号gは補
の同期用基準ワードr1のみを検出する検出器6により
検出され、出力信号りを得る。この出力信号hKより受
信超フレームカ9ン夕7を基準局において定められてい
るような初期値にプリセットする。
期用基準ワードm を含む9信信号系列eは、あらかじ
め時分割フレーム中の定められ九時間位置く発生する基
準局アパーチャーゲート信号fKより制御され、ゲー)
6によって同期用基準ワードRUN または補の同期用
基準ワード1]のみが抽出される。この検出信号gは補
の同期用基準ワードr1のみを検出する検出器6により
検出され、出力信号りを得る。この出力信号hKより受
信超フレームカ9ン夕7を基準局において定められてい
るような初期値にプリセットする。
このようKして一般局は受信超フレーム同期を確立する
。
。
また、−殻間において超フレーム同期が確立すると、受
信超フレームカウンタ7からの超フレームタイミング信
号1と、基準局から送信されえ超フレームタイミングを
表わす信号りが、常に時間軸上で一致することを監視し
て、この結果により超フレーム同期外れを検出すること
ができる。
信超フレームカウンタ7からの超フレームタイミング信
号1と、基準局から送信されえ超フレームタイミングを
表わす信号りが、常に時間軸上で一致することを監視し
て、この結果により超フレーム同期外れを検出すること
ができる。
このように従来の方式によると、−殻間は最初に受信超
フレーム同期を確立する場合に、基準局に!つで定義さ
れた超フレームタイミングを検出するまで受信超フレー
ムカ9ン夕7をプリセットすることができず、最悪の場
合には1超フレームの期間にわたり超フレームタイミン
グ検出を待たねばたらない。また、超フレーム同期が確
立していることを監視する場合に1判定が超フレームに
1度の割合でしかできないため、超フレーム同期外れに
対して速やかに再引きこみ動作を開始することができな
い勢の欠点を有する。
フレーム同期を確立する場合に、基準局に!つで定義さ
れた超フレームタイミングを検出するまで受信超フレー
ムカ9ン夕7をプリセットすることができず、最悪の場
合には1超フレームの期間にわたり超フレームタイミン
グ検出を待たねばたらない。また、超フレーム同期が確
立していることを監視する場合に1判定が超フレームに
1度の割合でしかできないため、超フレーム同期外れに
対して速やかに再引きこみ動作を開始することができな
い勢の欠点を有する。
本発明はこの点を改良するもので、−殻間において超フ
レーム中のいかなる位相のタイミングを受信したとして
もその位相Kかかわらず、また特別に超フレーム中の位
相情報を送信データに付加することなく超フレームの周
期に対して十分短い時間で受信超フレーム同期を確立す
ることができ、−超フレーム同期確立後は同期用基準ワ
ードRUNを送信する周期でその同期状態を判定しうる
超フレーム同期装置を提供することを目的とする。
レーム中のいかなる位相のタイミングを受信したとして
もその位相Kかかわらず、また特別に超フレーム中の位
相情報を送信データに付加することなく超フレームの周
期に対して十分短い時間で受信超フレーム同期を確立す
ることができ、−超フレーム同期確立後は同期用基準ワ
ードRUNを送信する周期でその同期状態を判定しうる
超フレーム同期装置を提供することを目的とする。
本発明は、同期の基準となるバースト信号を送信する1
個の基準局と、この基準局の送信する信号に同期して@
当てられたタイミングにバースト信号の送信を行う複数
の一般局とを含み、前記基準局とこの一般局との送信す
る信号が超フレームを構成する時分割多元接続方式の超
フレーム同期方式において、前記基準局(、超フレーム
周期以上の周期の位相を判別することができこの超フレ
ーム□・。
個の基準局と、この基準局の送信する信号に同期して@
当てられたタイミングにバースト信号の送信を行う複数
の一般局とを含み、前記基準局とこの一般局との送信す
る信号が超フレームを構成する時分割多元接続方式の超
フレーム同期方式において、前記基準局(、超フレーム
周期以上の周期の位相を判別することができこの超フレ
ーム□・。
周期でリセットされる符号系列を発生する手段と、前記
同期の基準となるバースト信号に含まれるユニークワー
ドを前記手段の発生する符号系列により正補変調する手
段とを備え、前記−殻間に、前記基準局から受信し友前
記ユニークワードの正補に変調された状態を検出する手
段と、この手段により検出された正補に変調された状態
を示すパターンから超フレームの位相を決定しその位相
に受信超フレームカウンタを同期させる手段とを備えた
ことを特徴とする。
同期の基準となるバースト信号に含まれるユニークワー
ドを前記手段の発生する符号系列により正補変調する手
段とを備え、前記−殻間に、前記基準局から受信し友前
記ユニークワードの正補に変調された状態を検出する手
段と、この手段により検出された正補に変調された状態
を示すパターンから超フレームの位相を決定しその位相
に受信超フレームカウンタを同期させる手段とを備えた
ことを特徴とする。
また、正補に変調された状態を検出する手段K。
受信されたユニークワードと基準局から送信された正変
詞のユニークワードとの7・ミンク距離を求める手段と
、受信されたユニークワードと記憶された標準のユニー
クワードとを比較し全ビットが一致する場合と全ビット
が不一致の場合との間に定められた値をしきい値として
一致するビット数がこのしきい値より大きいか小さいか
Kよって受信されたユニークワードの正補KW調された
状態を判定する手段とを含むことが好ましい。
詞のユニークワードとの7・ミンク距離を求める手段と
、受信されたユニークワードと記憶された標準のユニー
クワードとを比較し全ビットが一致する場合と全ビット
が不一致の場合との間に定められた値をしきい値として
一致するビット数がこのしきい値より大きいか小さいか
Kよって受信されたユニークワードの正補KW調された
状態を判定する手段とを含むことが好ましい。
また、−殻間に、正補に変調された状態を判定する手段
の判定の結果と、)1ミンク距離とを同期用基準バース
トが受信される周期で連続的に記憶する記憶手段と、ハ
ミング距離を積、算するととKより正補変調された状態
のパターンの確がらしさを演算する手段と、この手段に
より演算された確からしさが所定の値以上であるときに
決定され九位相を有効とする手段とを備えることが好ま
しい。
の判定の結果と、)1ミンク距離とを同期用基準バース
トが受信される周期で連続的に記憶する記憶手段と、ハ
ミング距離を積、算するととKより正補変調された状態
のパターンの確がらしさを演算する手段と、この手段に
より演算された確からしさが所定の値以上であるときに
決定され九位相を有効とする手段とを備えることが好ま
しい。
本発明の一実施例を図面に基づいて説明する。
第4図および第5図は、本発明一実施例の要部ブロック
構成図である。
構成図である。
第4図は、送信側装置あ要部ブロック#l!戒図である
。第1図で示した従来例と比較すると、符号系列発生器
12を設け、同期基準ワードRUNをこの符号系列発生
器Uの出力により正補変調するところに特徴がある。
。第1図で示した従来例と比較すると、符号系列発生器
12を設け、同期基準ワードRUNをこの符号系列発生
器Uの出力により正補変調するところに特徴がある。
すなわち、クロック信号は符号系列発生器12にも与え
られ、この符号系列発生器12のプリセット端子P日に
は前記デコーダ3の出力が導かれる。
られ、この符号系列発生器12のプリセット端子P日に
は前記デコーダ3の出力が導かれる。
また、初期パターン発生回路13がこの符号系列発生器
12に接続される。この符号系列発生612の出力は前
記排他的論理和ゲート1の一方の入力端子に導かれる。
12に接続される。この符号系列発生612の出力は前
記排他的論理和ゲート1の一方の入力端子に導かれる。
この排他的論理和ゲート1の他の入力には同期用基準ワ
ードRUNが導かれている。
ードRUNが導かれている。
他の点は第1図に示した従来例と同様である。
第5図は、送信側装置の要部ブロック構成図である。ゲ
ート15の出力はシフトレジスタ16に導かれている。
ート15の出力はシフトレジスタ16に導かれている。
仁のシフトレジスタ16の読出内容は比較器17の一方
に導かれている。この比較器17の他の入力には既知の
同期基準ワードRUNパターンnが導かれている。この
比較器17の出力は比較器用の被比較値端子に導かnて
いる。この比較器18の比較基準値端子にはしきい値0
が導かれている。
に導かれている。この比較器17の他の入力には既知の
同期基準ワードRUNパターンnが導かれている。この
比較器17の出力は比較器用の被比較値端子に導かnて
いる。この比較器18の比較基準値端子にはしきい値0
が導かれている。
この比較器18の出力はN段のシフトレジスタ19に導
かれている。このシフトレジスタ19のクロック端子に
は受信フレームクロック信号qが導かれている。このシ
フトレジスタ19の読出内容は比較善美の一方の入力端
子に導かれている。
かれている。このシフトレジスタ19のクロック端子に
は受信フレームクロック信号qが導かれている。このシ
フトレジスタ19の読出内容は比較善美の一方の入力端
子に導かれている。
また、フレームナンバーカウンタ21のクロック端子に
は高速クロックVが導かれている。このフレームナンバ
ーカウンタ21の出力はパターン発生6四に導かれてい
る。このパターン発生器nの出力は前記比較善美の他の
入力端子に導かれている。
は高速クロックVが導かれている。このフレームナンバ
ーカウンタ21の出力はパターン発生6四に導かれてい
る。このパターン発生器nの出力は前記比較善美の他の
入力端子に導かれている。
このフレームナンパカ9ンタ21の出力は費信超フレー
ムカウンタ23にプリセット値として導かれている。仁
の受信超フレームカウンタ23には受信フレームクロッ
ク信号qが導かれている。この受信フレームカウンタお
の出力は信号発生器24に導かれている。
ムカウンタ23にプリセット値として導かれている。仁
の受信超フレームカウンタ23には受信フレームクロッ
ク信号qが導かれている。この受信フレームカウンタお
の出力は信号発生器24に導かれている。
この信号発生器UO小出力よび前記比較器用の出力は排
他的論理和ゲート怒の入力端子にそれぞれ導かれている
。この排他的論理和ゲート器の出力はフリップフロップ
怒のリセット端子に導かれている。この7リツプフロツ
プ篇の出力性ゲートnの一方の入力端子に導かれている
。このゲートnの他の入力端子には前記比較善美の出力
が導かれている。このゲートγの出力は前記フレームナ
ンバーカウンタ21に導かれるとともにモノマルチパイ
ブレー−回路28に−導かれている。このモノマルチバ
イブレータ回路あの出力は前記受信超フレームカウンタ
nのプリセット端子および前記アリツブ70ツブ拠のリ
セット端子にそれぞれ導かれている。
他的論理和ゲート怒の入力端子にそれぞれ導かれている
。この排他的論理和ゲート器の出力はフリップフロップ
怒のリセット端子に導かれている。この7リツプフロツ
プ篇の出力性ゲートnの一方の入力端子に導かれている
。このゲートnの他の入力端子には前記比較善美の出力
が導かれている。このゲートγの出力は前記フレームナ
ンバーカウンタ21に導かれるとともにモノマルチパイ
ブレー−回路28に−導かれている。このモノマルチバ
イブレータ回路あの出力は前記受信超フレームカウンタ
nのプリセット端子および前記アリツブ70ツブ拠のリ
セット端子にそれぞれ導かれている。
このような装置の動作をまず送信側について第4図を用
いて説明する。基準局において、同期基準ワードRUT
送信の周期を持つクロック信号dKより、あらかじめ定
められた周期(超フレームの周期に相当する。)で計数
動作している基準局の送信超フレームカウンタ2の値が
、あらかじめ設定された初期値(通常は「0」)に々る
と、この出力をデコーダ3がデコードする。この出力信
号bKよって符号系列発生器12のあらかじめ定められ
た初期パターンがプリセットされ、超フレームの周期以
上の周期を持つ位相を判別しうる符号系列(たとえばM
系列)の符号を発生する。この符号系列出力により排他
的論理和ゲート1を経て送信する同期基準ワードRUN
の極性が正補変調され送信される。
いて説明する。基準局において、同期基準ワードRUT
送信の周期を持つクロック信号dKより、あらかじめ定
められた周期(超フレームの周期に相当する。)で計数
動作している基準局の送信超フレームカウンタ2の値が
、あらかじめ設定された初期値(通常は「0」)に々る
と、この出力をデコーダ3がデコードする。この出力信
号bKよって符号系列発生器12のあらかじめ定められ
た初期パターンがプリセットされ、超フレームの周期以
上の周期を持つ位相を判別しうる符号系列(たとえばM
系列)の符号を発生する。この符号系列出力により排他
的論理和ゲート1を経て送信する同期基準ワードRUN
の極性が正補変調され送信される。
したがって、この符号系列発生器12の、符号系列出力
が「1」の時は正の同期基準ワードRU−Wが、「0」
の時は補の同期基準ワードffrが出力信号aとして見
られる。
が「1」の時は正の同期基準ワードRU−Wが、「0」
の時は補の同期基準ワードffrが出力信号aとして見
られる。
次に、受信側の動作を1lEs図によって説明する。
−殻間において、同期基準ワードRUNまたは補の同期
基準ワード「]を含んだ受信信号jはフレーム中のあら
かじめ定められた時間位置の基準局アパーチャーゲート
信号kKより制御されるゲート!5により、同期基準ワ
ードRUT を構成するビット数を長さに持つシフトレ
ジスタ16にサンプリングされ、直並列蜜換が行われて
並列パターン信号eが得られる。この並列パターン信号
eは、あらかじめ定められている送信されたはずの同期
基準ワードRUNのパターン信号mと比較器!7で比較
され、その比較結果がバイナリ−出力nで得られる。こ
の出力nをハミング距離情報と定義する。さらに、その
出力信号nが同期基準ワードRυWのビット数の1/2
の値を持つしきい値信号0と比較6彷で比較される。し
きい値0より大きい場合には同期基準ワードRUN を
受信し九として「1」を得、小さ一場合には補の同期基
準ワードWTY を受信したとしてrOJを得る。この
受信同期基準ワードROW の判定信号pは同期基準ワ
ードRUN の送信周期を持つ受信フレームクロツタq
Kより、超7レーム中の位相を判定するのに十分な回数
MrMJKわた9正補パタ一ン判定のための璽段シフト
レジスタWに取込まれる。このシフトレジスタ19によ
り信号pが直並列変換され、正補パターンrが得られる
。このパターン信号rは、1回期基準ワードRυWの送
信周期の間に超フレームを構成する時分割フレーム数を
計数させる高速クロックVで計数動作するフレームナン
バーカウンタnの出力mKよって定められる、既知の送
信変調パターンを発生するパターン発生器Uのパターン
出力tと比較器20において比較される。すなわち、こ
のパターン出力tはフレームナンバー信号aK一対一で
対応する。
基準ワード「]を含んだ受信信号jはフレーム中のあら
かじめ定められた時間位置の基準局アパーチャーゲート
信号kKより制御されるゲート!5により、同期基準ワ
ードRUT を構成するビット数を長さに持つシフトレ
ジスタ16にサンプリングされ、直並列蜜換が行われて
並列パターン信号eが得られる。この並列パターン信号
eは、あらかじめ定められている送信されたはずの同期
基準ワードRUNのパターン信号mと比較器!7で比較
され、その比較結果がバイナリ−出力nで得られる。こ
の出力nをハミング距離情報と定義する。さらに、その
出力信号nが同期基準ワードRυWのビット数の1/2
の値を持つしきい値信号0と比較6彷で比較される。し
きい値0より大きい場合には同期基準ワードRUN を
受信し九として「1」を得、小さ一場合には補の同期基
準ワードWTY を受信したとしてrOJを得る。この
受信同期基準ワードROW の判定信号pは同期基準ワ
ードRUN の送信周期を持つ受信フレームクロツタq
Kより、超7レーム中の位相を判定するのに十分な回数
MrMJKわた9正補パタ一ン判定のための璽段シフト
レジスタWに取込まれる。このシフトレジスタ19によ
り信号pが直並列変換され、正補パターンrが得られる
。このパターン信号rは、1回期基準ワードRυWの送
信周期の間に超フレームを構成する時分割フレーム数を
計数させる高速クロックVで計数動作するフレームナン
バーカウンタnの出力mKよって定められる、既知の送
信変調パターンを発生するパターン発生器Uのパターン
出力tと比較器20において比較される。すなわち、こ
のパターン出力tはフレームナンバー信号aK一対一で
対応する。
一致が成立し九ときに出力信号Uが出力され、フレーム
ナンバーカウンタ21をその時の状態が保持されるよう
に停止させる。それと同時に、同期基準ワードRUT送
信の周期を持つ受信フレームクロックqで計数動作をし
ている受信フレームクロック23に1前記のようにして
得られ友フレームナンバ信号aを強制的にプリセットす
るとともに、超フレーム同期正常を示すフリップフロッ
プ16をセットし、比較優美の一致出カ■を禁止する。
ナンバーカウンタ21をその時の状態が保持されるよう
に停止させる。それと同時に、同期基準ワードRUT送
信の周期を持つ受信フレームクロックqで計数動作をし
ている受信フレームクロック23に1前記のようにして
得られ友フレームナンバ信号aを強制的にプリセットす
るとともに、超フレーム同期正常を示すフリップフロッ
プ16をセットし、比較優美の一致出カ■を禁止する。
このようにして1回の同期基準ワードRUNまたは補の
同期基準ワードY「rを受信するととにより超フレーム
同期を確立する。
同期基準ワードY「rを受信するととにより超フレーム
同期を確立する。
次に、超フレームの同期状態を監視する動作について説
明する。前記の超フレーム同期回路は。
明する。前記の超フレーム同期回路は。
同期基準ワードRUT O送信周期で常に動作し、その
周期毎に新たな同期基準ワードRUNの極性を示す信号
pが得られる。一方、超フレーム同期の確立し九受信超
フレームカウンタ田の計数出力ωの値に基づき、あらか
じめ定められた正補状態を示す極性信号を発生する信号
発生器24によりその時の同期基準ワードROWの極性
を示す信号Xを得る。正常同期状態ではこの信号Xと受
信同期基準ワードRUTの極性信号pは常に一致してい
るはずである。したがって、これらの2つの信号を排他
的論理和ゲート怒にて比較し、この比較結果を示す信号
yを得て、これが不一致のときには同期外れが発生し九
として再びフリップフロップ渇をリセットし同期確立動
作を再開させる。
周期毎に新たな同期基準ワードRUNの極性を示す信号
pが得られる。一方、超フレーム同期の確立し九受信超
フレームカウンタ田の計数出力ωの値に基づき、あらか
じめ定められた正補状態を示す極性信号を発生する信号
発生器24によりその時の同期基準ワードROWの極性
を示す信号Xを得る。正常同期状態ではこの信号Xと受
信同期基準ワードRUTの極性信号pは常に一致してい
るはずである。したがって、これらの2つの信号を排他
的論理和ゲート怒にて比較し、この比較結果を示す信号
yを得て、これが不一致のときには同期外れが発生し九
として再びフリップフロップ渇をリセットし同期確立動
作を再開させる。
このよう和して本発明によると、常に超フレーム同期状
態を監視することが可能であり、従来の方法に比べ著し
く短時間に再同期ひきこみ動作を行うことができる。
態を監視することが可能であり、従来の方法に比べ著し
く短時間に再同期ひきこみ動作を行うことができる。
第6図は、本発明第二実施例の要部ブロック構成図であ
る。第5図に示した第一実施例が受信さ (れ九同期
基準ワードRUN の正補状態を一定のし 1きい値
によシ判定して、その結果得られた正補連 1続状態
に基すき超フレームにおける位相を判別す すること
を特徴とするのに対して、この第二実施例 (は正補
パターンの確からしさを定量的に判定する 1手段を
備えたことを特徴とする。 ;すな
わち、第6図でゲート15の出力はシフトレジスタ16
に導かれている。このシフトレジスタ16 ”・の
読出内容は比較器17の一方に導かれている。こ 3
の比較器17の他の入力には既知の同期基準ワード
1RUN パターンmが導かれている。この比較器17
iの出力はデータ反転回路30に導かれるととも
に比較器用の一方の入力端子に導かれて゛いる。この比
較器18の他の入力端子にはしきい値0が導かれている
。この比較器18の出方はデータ反転回路3oおよびシ
フトレジスタ31にそれでれ導かれている。
る。第5図に示した第一実施例が受信さ (れ九同期
基準ワードRUN の正補状態を一定のし 1きい値
によシ判定して、その結果得られた正補連 1続状態
に基すき超フレームにおける位相を判別す すること
を特徴とするのに対して、この第二実施例 (は正補
パターンの確からしさを定量的に判定する 1手段を
備えたことを特徴とする。 ;すな
わち、第6図でゲート15の出力はシフトレジスタ16
に導かれている。このシフトレジスタ16 ”・の
読出内容は比較器17の一方に導かれている。こ 3
の比較器17の他の入力には既知の同期基準ワード
1RUN パターンmが導かれている。この比較器17
iの出力はデータ反転回路30に導かれるととも
に比較器用の一方の入力端子に導かれて゛いる。この比
較器18の他の入力端子にはしきい値0が導かれている
。この比較器18の出方はデータ反転回路3oおよびシ
フトレジスタ31にそれでれ導かれている。
データ反転回路(資)の出力は記憶回路32に導かれて
いる。この記憶回路羽の出方は加算器33IC導かれて
いる。この加算器羽の出力は比較器Uの一方の入力端子
に導かれている。この比較6調の出方はゲー)35の一
方の入力端子に導かれている。こりゲート聾の他の入力
端子には前記レジスタ31の出力が導かれている。この
ゲート蕊の出方は比較@36に導かれている。また、前
記記憶回路羽およブシフトレジスタ31にはクロック信
号βがそれ七−導かれている。
いる。この記憶回路羽の出方は加算器33IC導かれて
いる。この加算器羽の出力は比較器Uの一方の入力端子
に導かれている。この比較6調の出方はゲー)35の一
方の入力端子に導かれている。こりゲート聾の他の入力
端子には前記レジスタ31の出力が導かれている。この
ゲート蕊の出方は比較@36に導かれている。また、前
記記憶回路羽およブシフトレジスタ31にはクロック信
号βがそれ七−導かれている。
このような回路構成で、同期基準ワードROWまたは補
の同期基準ワード!ttTWを含む受信信号哄列jから
同期基準ワードRUNま九は補の同期1準ワードR1)
Wの並列パターン・を得て、これヒ既知の同期基準ワー
ドRUTパターン信号mと比較し、ハミング距離情報n
を得る。これをしきい値Oと比較し正補状態信号pを得
るまでの過福は第一実施例と全く同様である。
の同期基準ワード!ttTWを含む受信信号哄列jから
同期基準ワードRUNま九は補の同期1準ワードR1)
Wの並列パターン・を得て、これヒ既知の同期基準ワー
ドRUTパターン信号mと比較し、ハミング距離情報n
を得る。これをしきい値Oと比較し正補状態信号pを得
るまでの過福は第一実施例と全く同様である。
ハミング距離情報nとしきい値0との比較の結果は、正
の同期基準ワードR1jWパターンが受信されたと判定
された場合には、データ反転口賂加は動作せず、ハミン
グ距離情報nがそのままデータ反転回路Iの出力αとし
て得られる。また補の同期基準ワード111−が受信さ
れ九と判定された場合には、データ反転回路30により
ノー之ング距離情報nが反転して、出力信号αとして補
の同期基準ワードfUVrpc対するハミング距離情報
が得られる。毎回、同期基準ワードROWまたは補の同
期基準ワードT11を受信するたびに、これらの信号α
およびPが得られノ〜ミング距離情報αは記憶回路諺に
、同期基準ワードRUTの極性を示す信号pは超フレー
ム中の位相を判別するのに十分な]10段数を持つシフ
トレジスタ31に:それぞれ同期基準ワードRUN送信
の周期を持つタロツク信号/に同期して取込まれる。こ
こで、記憶回路nはシフトレジスタ31と同様にN語の
記憶容量を持ち常に最新のN語のデータが記憶されるよ
うになっている。
の同期基準ワードR1jWパターンが受信されたと判定
された場合には、データ反転口賂加は動作せず、ハミン
グ距離情報nがそのままデータ反転回路Iの出力αとし
て得られる。また補の同期基準ワード111−が受信さ
れ九と判定された場合には、データ反転回路30により
ノー之ング距離情報nが反転して、出力信号αとして補
の同期基準ワードfUVrpc対するハミング距離情報
が得られる。毎回、同期基準ワードROWまたは補の同
期基準ワードT11を受信するたびに、これらの信号α
およびPが得られノ〜ミング距離情報αは記憶回路諺に
、同期基準ワードRUTの極性を示す信号pは超フレー
ム中の位相を判別するのに十分な]10段数を持つシフ
トレジスタ31に:それぞれ同期基準ワードRUN送信
の周期を持つタロツク信号/に同期して取込まれる。こ
こで、記憶回路nはシフトレジスタ31と同様にN語の
記憶容量を持ち常に最新のN語のデータが記憶されるよ
うになっている。
このようにして、新しい同期基準ワードRUTが受信さ
れる度に受信正補パターンrが送出されるが、その受信
正補パターンrが超フレーム中の位相判別に使用できる
程度に確かであるかどうかの判定社、加算器羽を用いて
行われる。すなわち、この加算器(は毎回1ftK−わ
たりハミング距離情報を加算する。この加算器おの加算
結果8は、現在得られている正補パターンrの確からし
さを定量的に示すものであり、この値Cはあらかじめ定
められたしきい値と比較器あにて比較され、これがしき
い値以上の場合にのみ正補パターンrが超フレームの位
相を判別するために使用される。これはゲート蕊の制御
により行われる。
れる度に受信正補パターンrが送出されるが、その受信
正補パターンrが超フレーム中の位相判別に使用できる
程度に確かであるかどうかの判定社、加算器羽を用いて
行われる。すなわち、この加算器(は毎回1ftK−わ
たりハミング距離情報を加算する。この加算器おの加算
結果8は、現在得られている正補パターンrの確からし
さを定量的に示すものであり、この値Cはあらかじめ定
められたしきい値と比較器あにて比較され、これがしき
い値以上の場合にのみ正補パターンrが超フレームの位
相を判別するために使用される。これはゲート蕊の制御
により行われる。
ここで、第6図における比較6蕊は、第5図に示されて
いる第一実施例の比較善美に相幽する。
いる第一実施例の比較善美に相幽する。
以下、超フレーム同期確立までの過程は、前記第一実施
例と同様である。
例と同様である。
以上説明したように本発明によれば、超フレームの位相
を超フレーム周期の中で速やかに判別することができ、
しかも超フレームの同期状態監視を連続的に行うことが
できるので長い周期の超フレーム構造を持つ通信系にお
いても、その通信系に参加しようとしている一般局は超
フレーム同期確立までに、要する時間を短かくすること
ができる。
を超フレーム周期の中で速やかに判別することができ、
しかも超フレームの同期状態監視を連続的に行うことが
できるので長い周期の超フレーム構造を持つ通信系にお
いても、その通信系に参加しようとしている一般局は超
フレーム同期確立までに、要する時間を短かくすること
ができる。
また、超フレーム同期が外れた場合でも、次の超フレー
ム周期を待たすに短い時間で、正しくこれを検出し、再
同期を設定することが可能となる勢の効果を有する。
ム周期を待たすに短い時間で、正しくこれを検出し、再
同期を設定することが可能となる勢の効果を有する。
第1図は従来例の送信側要部ブロック構成図。
第2図は第1図に×印で示した点の入力あるいは、出力
波形を示す動作タイムチャート。 第3図は従来例の受信側要部ブロック構成図。 第4図は本発明第一実施例の送信側要部ブロック構成図
。 第5図は本発明第一実施例の受信側要部ブロック構成図
。 第6図は本発明第二実施例の要部ブロック構成図。 1.9、怒・・・排他的論理和ゲート、2・・・送信超
フレームカウンタ、3・・・デコーダ、5.15.27
・・・ゲ−)、6・・・検出器、7、お・・・受信超フ
レームヵ9ンタ、訃−初期値設定回路、1o・・・−7
リツプ70ツブ、12・・・符号系列発生器、13・・
・初期パターン発出回路、16.19.31・・・シフ
トレジスタ、17.18゜20.34.36・・・比較
器、21・・・フレームナンバカウンタ、22・・・パ
ターン発生器、腕・・・信号発生器、第・・−モノマル
チバイブレータ、(資)・・・データ反転回路、32・
・・記憶回路、お・−加算器。 ′特許出願人 日本
電気株式会社、−17、代理人 弁理士井 出 直
孝ジ、“ゝ゛r’、;’、、Jノ・− ハ 2 図 児 4 図 第 5 図 」 6 口
波形を示す動作タイムチャート。 第3図は従来例の受信側要部ブロック構成図。 第4図は本発明第一実施例の送信側要部ブロック構成図
。 第5図は本発明第一実施例の受信側要部ブロック構成図
。 第6図は本発明第二実施例の要部ブロック構成図。 1.9、怒・・・排他的論理和ゲート、2・・・送信超
フレームカウンタ、3・・・デコーダ、5.15.27
・・・ゲ−)、6・・・検出器、7、お・・・受信超フ
レームヵ9ンタ、訃−初期値設定回路、1o・・・−7
リツプ70ツブ、12・・・符号系列発生器、13・・
・初期パターン発出回路、16.19.31・・・シフ
トレジスタ、17.18゜20.34.36・・・比較
器、21・・・フレームナンバカウンタ、22・・・パ
ターン発生器、腕・・・信号発生器、第・・−モノマル
チバイブレータ、(資)・・・データ反転回路、32・
・・記憶回路、お・−加算器。 ′特許出願人 日本
電気株式会社、−17、代理人 弁理士井 出 直
孝ジ、“ゝ゛r’、;’、、Jノ・− ハ 2 図 児 4 図 第 5 図 」 6 口
Claims (3)
- (1)同期の基準となるバースト信号を送信する1個の
基準局と、この基準局の送信する信号に同期して割当て
られたタイミングにバースト信号の送信を行う複数の一
般局とを含み、前記基準局とこの一般局との送信する信
号が超フレームを構成する時分割多元接続方式の超フレ
ーム同期方式において、前記基準局に、超フレーム周期
以上の周期の位相を判別することができこの超フレーム
周期でリセットされる符号系列を発生する手段と、前記
同期の基準となるバースト信号に含まれるユニークワー
ドを前記手段の発生する符号系列により正補変調する手
段とを備え、前記一般局(、前記基準局から受信した前
記ユニークワードの正補に変調された状態を検出する手
段と、この手段により検出された正補に変調された状態
を示すパターンから超フレームの位相を決定しその位相
に?信越フレームカウンタを同期させる手段とを備えた
ことを特徴とする超フレーム同期方式。 - (2)正補に変調され良状態を検出する手段に%受信さ
れ九ユニークワードと基準局から送信された正変調のユ
ニークワードとのハミング距離を求める手段と、受信さ
れ九ユニークワードと記憶された標準のユニークワード
とを比較し全ビットが一致する場合と全ビットが不一致
の場合との間に定められた値をしきい値として一致する
ビット数がこのしきい値より大きいか小さいかによって
受信されたユニークワードの正補に変調された状態を判
定する手段とを含む特許請求の範囲第(1)項記載の超
フレーム同期方式。 - (3)一般局に、正補に質請された状態を判定する手段
の判定の結果と、ハミング距離とを同期用基準バースト
が受信される周期で連続的に記憶する記憶手段と、ハミ
ング距離を積算することにより正補変調された状態のパ
ターンの確がらしさを演算する手段と、この手段により
演算された確からしさが所定の値以上であるときに決定
された位相を有効とする手段とを備えた特許請求の範囲
第(3)項記載の超フレーム同期方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56104817A JPS586634A (ja) | 1981-07-03 | 1981-07-03 | 超フレ−ム同期方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56104817A JPS586634A (ja) | 1981-07-03 | 1981-07-03 | 超フレ−ム同期方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS586634A true JPS586634A (ja) | 1983-01-14 |
JPS632377B2 JPS632377B2 (ja) | 1988-01-19 |
Family
ID=14390951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56104817A Granted JPS586634A (ja) | 1981-07-03 | 1981-07-03 | 超フレ−ム同期方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS586634A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434905A (en) * | 1993-11-30 | 1995-07-18 | Uniden Corporation | Digital cordless telephone set operated under burst synchronization |
-
1981
- 1981-07-03 JP JP56104817A patent/JPS586634A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434905A (en) * | 1993-11-30 | 1995-07-18 | Uniden Corporation | Digital cordless telephone set operated under burst synchronization |
Also Published As
Publication number | Publication date |
---|---|
JPS632377B2 (ja) | 1988-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3995111A (en) | Transmit phase control system of synchronization burst for SDMA/TDMA satellite communication system | |
US10396921B2 (en) | Multi-lane synchronization method, synchronization apparatus and system, and computer storage medium | |
JP2666679B2 (ja) | スロット受信同期回路 | |
CA2031234C (en) | Multimedia protocol interface for 64kbit/s data flow | |
FR2529040A1 (fr) | Systeme de radiocommunications a sauts de frequence, a redondance inter-paliers | |
JPS586634A (ja) | 超フレ−ム同期方式 | |
US4672612A (en) | Error correction system in a teletext system | |
JPH0149062B2 (ja) | ||
JPS6242544B2 (ja) | ||
JPS6359621B2 (ja) | ||
US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
JPS648942B2 (ja) | ||
JP2873059B2 (ja) | 無線通信システムのパターン同期回路 | |
JP3978898B2 (ja) | マルチフレーム同期検出方法及び装置 | |
JPH04212542A (ja) | ワイヤレス通信方法及びワイヤレス送信機 | |
JPH06284121A (ja) | 同期ワード検出方式 | |
JPS5915349A (ja) | 同期監視方式 | |
JPH065832B2 (ja) | 受信同期回路 | |
JPS6128246A (ja) | 時分割多元接続装置の受信時間軸更新回路 | |
JP2002247143A (ja) | Pnパターンジェネレータのビットエラー挿入回路 | |
JPH11177543A (ja) | シリアル通信装置及びシリアル通信方法 | |
JPH05136779A (ja) | 同期検出回路 | |
JPS60213149A (ja) | 同期回路 | |
JPS63227144A (ja) | 同期検出方式 | |
KR20010028886A (ko) | 데이터 전송 속도의 고속 검출 방법 |