JPS6242544B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は１対の伝送路を用いた時間分割方向制
御形デイジタル通信により従装置と通信を行う主
装置における送受信制御回路に関する。

通信システムのデイジタル化の拡大に伴ない加
入者端末をデイジタル化しデイジタル加入者線伝
送を行なうデイジタル通信システムの検討が進め
られている。一般に双方向のデイジタル伝送に対
しては２対の伝送路が必要であるが、加入入者へ
のデイジタル伝送に対しては既設の１対の加入者
伝送路をそのまま利用できるよう１対の伝送路で
４線伝送が可能となるようなデイジタル通信方式
が検討されており、その１つとして時間分割方向
制御形デイジタル通信方式がある。

はじめにこの時間分割方向制御形デイジタル通
信方式について簡単に説明する。

第１図は本デイジタル通信方式による通信シス
テムの構成を示すブロツク図であり、主装置１と
従装置２とが２線伝送路３でつながれている。例
えば交換システムにおいては主装置１は交換機の
加入者回路に、従装置２はデイジタル加入者端末
に相当する。第２図ａ，ｂは第１図の主装置１と
従装置２での２線伝送回３上のデイジタル信号を
示す図であり、ａは主装置１におけるデイジタル
信号の送受を、ｂは従装置２におけるデイジタル
信号の送受を示す。第２図において、同図ａに示
すように主装置１はバースト信号Ａを２線伝送路
３に送出する。一方従装置２は同図ｂに示すよう
に２線伝送路３において生じる伝送遅延時間ｔ_d
の後主装置１からのバースト信号Ａを受信する。
従装置２はこの送信バーストＡの受信後主装置１
へのバースト信号Ｂを２線伝送路３に送出する。
主装置１はこのバースト信号Ｂを伝送遅延時間ｔ
_d後受信する。このように一定の周期Ｔを主装置
から従装置への伝送時間と従装置から主装置への
伝送時間に分けてバースト的に送受信を行うデイ
ジタル通信方式を時間分割方向制御形デイジタル
通信方式という。

このデイジタル通信方式においては、第２図に
示すように主装置は、従装置への送信時間を固定
して設定できるが、受信時間は伝送遅延時間ｔ_d
の大小により異なるため固定して設定することは
できない。そこで方式の１つとして従装置への送
信時間以外は常に受信回路を受信可能にし伝送遅
延時間ｔ_dの大小にかかわらず従装置からのバー
スト信号を受信できるような方式が考えられる。
しかし、この方式では伝送路上で発生する雑音に
対しバースト同期がはずれやすいという問題点が
ある。

即ち、バースト信号には第３図に示すように信
号ビツトＳを含む情報ビツトにバースト同期ビツ
トＦが一般に付加されており、受信側装置では、
このバースト同期ビツトＦを検出し正しいビツト
位置で受信するのであるが、伝送路上にバースト
同期ビツトＦと同じ極性の雑音が発生した場合、
受信回路は、送信時間以外は常に受信可能状態と
なつているためこの雑音を受信しバースト同期ビ
ツトとみなし同期はずれを起こす確率が高い。

本発明の目的は、伝送遅延時間の大小にかかわ
らず従装置からのバースト信号を受信することが
できかつ、伝送路上での雑音に対しバースト同期
はずれが生じにくい主装置における送受信制御回
路を提供することにある。

本発明の送受信制御回路は、従装置からの制御
信号と主装置の中央制御装置からの制御信号とを
入力し前記従装置と前記中央制御装置のいずれか
一方から通信開始を要求された時通信開始信号を
出力し前記従装置と前記中央制御装置のいずれか
一方から通信終了を要求された時通信終了信号を
出力する信号制御回路と、前記従装置からの受信
信号を入力し同期が保持されているとき同期保持
信号を出力する同期判定回路と、前記受信信号か
ら抽出されたバースト同期信号に同期して計数を
行ない第１の定められた時間受信回路を受信可能
状態にするための第１の受信制御回路を出力する
計数回路と、前記通信開始信号が出力されかつ前
記同期保持信号が出力されない時送信回路の第２
の定められた時間送信可能にする送信制御信号を
出力すると共に前記受信回路に前記の第２の定め
られた時間以外受信可能にする第２の受信制御信
号を出力し前記通信開始信号が出力されかつ前記
同期保持信号が出力されている時前記送信回路に
前記送信制御信号を出力すると共に前記受信回路
に前記の第１の受信制御信号を出力し前記通信終
了信号が出力された時前記送信回路の送信を停止
させると共に前記受信回路を常に受信可能状態に
する時間分割制御回路とから構成される。

次に図面を参照して本発明について詳細な説明
を行う。

第４図は本発明の一実施例を示すブロツク図で
あり、受信回路４と送信回路５と、バースト同期
ビツト抽出回路６と計数回路７と同期判定回路８
と信号制御回路９と選択回路１０とNAND論理の
受信制御ゲート１１とAND論理の送信制御ゲー
ト１２及び主装置の中央部にインタフエイスする
インタフエイス回路１３とから構成されている。

第５図は、本実施例のバースト同期ビツト抽出
回路６と計数回路７と同期判定回路８と信号制御
回路９の１例を詳細に示すブロツク図であり、バ
ースト同期ビツト抽出回路６はバースト信号長と
同じ段数を有するシフトレジスタ２４と、インバ
ータ２５及びNORゲート２６とから、計数回路
７はカウンタ２７とデコーダ２８とから、同期判
定回路８はフリツプフロツプ２９により、信号制
御回路９はORゲート３０とフレーム周期Ｔより
長い時定数を有するリトリガラブルなモノステー
ブルマルチバイブレータ３１からそれぞれ構成さ
れている。なお、カウンタ２７は従装置２より受
信されるバースト信号にビツト位相同期したクロ
ツクにより計数を行う。

はじめに非通信時における動作について説明す
る。この状態では受信回路４の出力にはデイジタ
ル信号は現われずロウレベルとなつており、また
インタフエス回路１３を介し送られる中央制御装
置からの制御信号１９もロウレベルなのでモノス
テーブルマルチバイブレータ３１の出力である制
御信号２０は定常状態では通信終了を示すロウレ
ベルとなつている。従つて送信制御ゲート１２の
出力はロウレベル、受信制御ゲート１１の出力は
ハイレベルになり送信回路５は停止状態、受信回
路４は常に受信可能状態となつている。

次に、インタフエイス回路１３より中央制御装
置からの制御信号１９により通信開始要求があつ
た場合の動作について第６図のタイミングチヤー
トを用いて説明する。第６図のａの制御信号１９
がハイレベルになり通信開始要求があつたことを
示すと、ORゲート３０の出力はハイレベルに変
化し第６図のｂに示すようにモノステーブルマル
チバイブレータ３１の出力即ち制御信号２０はハ
イレベルとなり通信開始要求を受信制御ゲート１
１及び送信制御ゲート１２に出力する。このとき
送信制御ゲート１２はインタフエス回路１３から
の送信時間を与える制御信号２１をそのまま出力
し、第６図のｃに示す制御信号が送信回路５に印
加される。一方、通信開始時点では、カウンタ２
７は自走しておりその結果第６図のｇに破線で示
すように適当なタイミングでデコード出力１７を
フリツプフロツプ２９に送出している。フリツプ
フロツプ２９のデータ入力Ｄに入力される受信信
号１４はロウレベルなのでフリツプフロツププ２
９はデコード出力１７で受信信号１４をラツチし
てもその出力Ｑ即ち制御信号１８は第６図のｈに
示すようにロウレベルで同期はずれを示す。制御
信号１８がロウレベルであることにより選択回路
１０は制御信号２１を選択し制御信号２２を出力
する。受信制御ゲート１１は第６図のｊに示すよ
うに制御信号２２を反転して受信回路４に印加す
る。従つて受信回路４は送信時間を除く全ての時
間において受信可能状態となる。

インタフエイス回路１３より送出される第６図
のｄの送信信号２３は、第６図のｃのハイレベル
で示される固定された送信時間に第６図のｅに示
すようにバースト信号Ａとして２線伝送路３へ送
出される。一方従装置２からのバースト信号Ｂ
は、第２図のａに示したようにおよそバースト信
号長と伝送遅延時間ｔ_dの２倍の時間の和の時間
経過した後、受信回路４に入力される。受信回路
４は第６図のｊのハイレベルで示される時間にお
いては受信可能なので伝送遅延時間ｔ_dの大小に
かかわりなくバースト信号Ｂを受信する。（但し
伝送遅延時間ｔ_dはフレーム周期Ｔの半分とバー
スト信号長との差以上は許されないという条件に
おいて）この受信信号１４を第６図のｆに示す。
この受信信号１４は第５図のシフトレジスタ２４
及びフリツプフロツプ２９に入力される。シフト
レジスタ２４は、受信信号１４にビツト位相同期
したクロツク３２により受信信号１４を入力す
る。シフトレジスタ２４はバースト信号長と同じ
段数を有しており、初段にのみハイレベルが出力
されたときNORゲート２６はハイレベルを出力
する。すなわち受信信号１４はバースト信号Ｂが
受信されない時間ではロウレベルとなるのでバー
スト同期ビツトＦのレベルをハイとするとバース
ト同期ビツトＦがシフトレジスタ２４を通過しロ
ウレベルが左側から入力されている時及びバース
ト同期ビツトＦが初段を除く出力段にあるときは
NORゲート２６の出力はロウレベルとなり、
NORゲート２６の出力がハイレベルとなるのは
バースト同期ビツトＦが初段出力に現われた時に
限られる。即ち、NORゲート２６は抽出された
バースト同期信号１５を出力する。第６図のｉに
示すバースト同期信号１５によりカウンタ２７は
従装置２のバースト位相に修正される。

従つて次のフレームでは第６図のｇに示すよう
にバースト同期信号１５と一定の位相関係にある
デコード出力１７は受信信号１４のバースト同期
ビツトＦと同期するのでフリツプフロツプ２９の
出力Ｑ即ち制御信号１８は第６図のｈに示すよう
にハイレベルに変化し同期保持を示す。制御信号
１８がハイレベルになることにより選択回路１０
はデコーダ２８のデコード出力１６を選択する。
その結果、従装置２からのバースト信号Ｂに同期
した受信時間を与えるデコード出力１６は、制御
信号２２として受信制御ゲート１１に送出され
る。同期が確立されてからの動作については後述
する。なお、モノステーブルマルチバイブレータ
３１には、ORゲート３０を介し受信信号１４が
フレーム周期Ｔ毎に入力されるので、制御信号１
９が第６図のａに破線で示すように通信途中でロ
ウレベルになつても第６図のｂに示すように制御
信号２０は、受信信号１４のうちのバースト同期
ビツトＦをはじめとするハイレベルのデイジタル
信号によりリトリガされハイレベルを維持する。
制御信号１９が通信開始時のみハイレベルになる
か、通信終了時までハイレベルを維持するかは、
主装置１の制御方法によつて異なるが本実施例は
いずれの場合にも適用できる。

なお、説明を簡単にするために、第５図のクロ
ツク３２が受信信号１４にビツト位相同期するた
めの所要時間を無視したが、ビツト位相同期確立
途中においては制御信号１８は同期はずれあるい
は疑似同期を含む同期状態を交互に示すこともあ
ろうが、十分時間が経過すればビツト位相同期が
確立するので最終的には前述したようにバースト
同期は確立する。

次に受信信号１４とのバースト同期が保持され
ている場合の動作について第７図のタイミングチ
ヤートを用いて説明する。第７図のａ，ｂ及びｃ
は、それぞれ送信回路５に印加される制御信号、
送信信号２３及び２線伝送路３のデイジタル信号
を示し、第６図に示した通信開始時と同様にふる
まう。バースト同期は保持されているので、第７
図のｅに示すデコード出力１７により受信信号１
４のバースト同期ビツトＦをフリツプフロツプ２
９はラツチするのでその出力Ｑ即ち制御信号１８
はハイレベルを維持する。従つて選択回路１０は
カウンタ２７の出力１６を選択する。

またカウンタ２７は第７図のｆに示すバースト
同期信号によりバースト同期を保持する。

このデコード出力１６の与える受信時間は制御
信号２１の与える受信時間よりも短かくなつてい
る。従つて受信回路４に印加される受信制御ゲー
ト１１の制御信号は第７図のｇに示すように第６
図のｊに示した通信開始時のそれよりもハイレベ
ルの時間即ち受信時間が短かい。この制御信号は
バースト信号Ｂに同期したカウンタ２７により与
えられるので受信回路４には伝送遅延時間ｔ_dの
大小に応じて受信時間が与えられる。従つて、受
信時間が通信開始時に比し短かくなつても第７図
のｄに示すようにバースト信号Ｂは欠落すること
なく受信される。

この同期保持状態において第７図のＣの破線で
示すバースト同期ビツトＦと同じ極性の雑音が２
線伝送路３上で発生した場合受信時間を短かくし
たことにより受信回路４はこの雑音を受信しない
ので第４図のバースト同期ビツト抽出回路６は誤
つたバースト同期ビツトを抽出することはなくバ
ースト同期は保持される。この受信信号１４のバ
ースト同期ビツトＦを同期判定回路８のフリツプ
フロツプ２９はデコード出力１７でラツチするの
で、制御信号１８はハイレベルを維持しバースト
同期保持を示す。バースト同期ビツト抽出回路６
により抽出されたバースト同期信号１５によりカ
ウンタ２７は同期がかけられ同期状態を更新す
る。

通信の終了は、信号制御回路９の制御信号２０
をロウレベルにすることにより実現する。このた
めの制御手順の１例を次に述べる。主装置１から
通信を終了する場合は、インタフエイス回路１３
は制御信号１９がロウレベルになつていないなら
ばロウレベルにすると共に、第３図に示す信号ビ
ツトＳを用いて従装置２に通信終了要求を行う。
従装置２はこの通信要求を受信後バースト信号Ｂ
の送出を停止する。従つて、受信信号１４は常に
ロウレベルとなりORゲート３０の出力はロウレ
ベルとなる。その結果、モノステーブルマルチバ
イブレータ３１はその時定数経過後制御信号２０
をロウレベルにし通信を終了する。従装置２から
通信を終了する場合は、第３図に示す信号ビツト
Ｓを用いてインタフエイス回路１３に通信終了要
求を行い前述の通信終了手順を起動させるかある
いは主装置１が通信途中で制御信号１９をロウレ
ベルにする通信システムでは、バースト信号Ｂの
送出を停止すればよい。

次に従装置２から通信開始要求を行う場合につ
いて説明する。従装置２は、自己のフレーム位相
でバースト信号Ｂを送出する。このとき受信回路
４は常に受信可能状態なので主装置１のフレーム
位相と無関係にバースト信号Ｂは受信される。こ
の受信信号１４によりモノステーブルマルチバイ
ブレータ３１はORゲート３０を介し起動され制
御信号２０をハイレベルにする。その結果、送信
回路５は送信時間を与える制御信号２１により主
装置１のフレーム位相でバースト信号Ａを送出す
る。従装置２は一般には自己のフレーム位相でバ
ースト信号Ｂを送出後、主装置１から送出される
バースト信号Ａに同期するためにフレーム同期探
索動作を行ない同期確立後第２図のｂに示す形態
でデイジタル通信を行う。

以下主装置１は前述の方法と同じ方法により受
信時間を制御する。

以上信号制御回路９としてORゲート３０及び
モノステーブルマルチバイブレータ３１を用い、
バースト信号Ｂが受信されるか否かにより従装置
２から通信開始及び終了の要求があることを認識
する方法について説明してきたが、これら要求を
全てバースト信号の信号ビツトＳを用いて行うこ
ともできる。信号制御回路９としてプロセツサを
用いた場合におけるこの方法による制御手順につ
いて説明する。従装置２は、信号ビツトＳを用い
てバースト信号Ｂにより自己のフレーム位相で通
信開始要求を行う。この時、受信回路４は常に受
信可能で送信回路５は送信を停止しているのでこ
のバースト信号Ｂは全て受信される。従つて計数
回路７は従装置２のフレーム位相で計数を行う。
信号制御回路９のプロセツサは従装置２のフレー
ム位相で受信されるバースト信号Ｂの信号ビツト
Ｓにより通信開始要求を認識し制御信号２０をハ
イレベルにする。制御信号２０をハイレベルにし
た後は、前述した方法により通信が行なわれる。
主装置１から通信開始を要求する場合は、信号制
御回路９のプロセツサは制御信号１９により制御
信号２０をハイレベルにし同様の方法により通信
を行う。

従装置２から通信を終了する場合は、バースト
信号Ｂの信号ビツトＳにより通信終了要求を行い
信号制御回路９のプロセツサがこれを認識し制御
信号２０をロウレベルにし、送信回路５の送信を
停止させ、受信回路４を常に受信可能状態にす
る。主装置１から通信を終了する場合は、バース
ト信号Ａの信号ビツトＳにより通信終了要求を行
なつた後、信号制御回路９のプロセツサは制御信
号２０をロウレベルにし通信を終了する。

このバースト信号の信号ビツトＳを用いた方法
においては、プロセツサはコードにより従装置２
からの通信開始要求を認識するので伝送路３上で
発生する雑音による誤動作を防止することができ
る。

本発明においては、通信途中バースト同期はず
れが生じた時は受信回路４は、送信時間を除く全
ての時間受信可能状態となるので同期復帰時間が
長くなるということはない。

また、本実施例では同期保護に関しては説明し
ていないが、定められた回数連続して同期が保持
されたとき同期保持状態を示し、一定時間に定め
られた回数同期はずれが生じたとき同期はずれ状
態を示すという公知の同期保護機能を同期判定回
路８に具備させることにより同期保護を容易に行
うことができる。

このように本発明においては、主装置と従装置
とのバースト同期が保持されているときバースト
信号の外側で発生する雑音に起因するバースト同
期はずれを防止することができ、時間分割方向制
御によるデイジタル通信の品質向上に寄与するこ
とができる。

【図面の簡単な説明】

第１図は時間分割方向制御を用いた通信システ
ムの構成を示すブロツク図、第２図は時間分割方
向制御通信方式におけるデイジタル通信の送受を
示す概念図、第３図はバースト信号の構成を示す
概念図、第４図は本発明の一実施例を示すブロツ
ク図、第５図は第４図のバースト同期ビツト抽出
回路、計数回路、同期判定回路及び信号制御回路
の一例を詳細に示すブロツク図、第６図及び第７
図は本実施例の動作を示すタイミングチヤートで
ある。 図において、１は主装置、２は従装置、３は２
線伝送路、４は受信回路、５は送信回路、６はバ
ースト同期ビツト抽出回路、７は計数回路、８は
同期判定回路、９は信号制御回路、１０は選択回
路、１１，１２，２５，２６及び３０はゲート、
１３はインタフエイス回路、２４はシフトレジス
タ、２７はカウンタ、２８はデコーダ、２９はフ
リツプフロツプ、３１はモノステーブルマルチバ
イブレータを示す。

Claims (1)

【特許請求の範囲】
1. １ １対の伝送路を用いた時間分割方向制御形デ
   イジタル通信により従装置と通信を行う送信回路
   及び受信回路を具備した主装置において、渋装置
   からの制御信号と主装置の中央制御装置からの制
   御信号とを入力し、前記従装置と前記中央制御装
   置のいずれか一方から通信開始を要求された時通
   信開始信号を出力し前記従装置と前記中央制御装
   置のいずれか一方から通信終了を要求された時通
   信終了信号を出力する信号制御回路と、前記従装
   置からの受信信号を入力し同期が保持されている
   時同期保持信号を出力する同期判定回路と、前記
   受信信号から抽出されたバースト同期信号に同期
   して計数を行ない第１の定められた時間前記受信
   回路を受信可能状態にするための第１の受信制御
   信号を出力する計数回路と、前記通信開始信号が
   出力されかつ前記同期保持信号が出力されない時
   前記送信回路に第２の定められた時間送信可能に
   する送信制御信号を出力すると共に前記受信回路
   に前記の第２の定められた時間以外受信可能にす
   る第２の受信制御信号を出力し、前記通信開始信
   号が出力され、かつ、前記同期保持信号が出力さ
   れている時前記送信回路に前記送信制御信号を出
   力すると共に前記受信回路に前記の第１の受信制
   御信号を出力し前記通信終了信号が出力された時
   前記送信回路の送信を停止させると共に前記受信
   回路を常に受信可能状態にする時間分割制御回路
   とから構成されることを特徴とする送受信制御回
   路。