JPS58217B2 - デ−タ伝送方式 - Google Patents

Description

【発明の詳細な説明】 本発明はデータ伝送方式に関するものであり、更に具体
的には同一敷地の多数地点間でのデータの内部的伝送に
適した方式に関するものである。

ネットワーク局間でデータをスイッチングするための方
式は現在２つある。

時間マルチプレクス方式は各伝送局に対して伝送フレー
ムを形成するチャネルを割当てることから成る。

この場合には、成る局が宛先局に対する伝送を希望する
とき、そのメツセージをその宛先局に割当てられたチャ
ネルへ送り１文字宛相次ぐフレームの各々へ挿入する。

この方式の利点はすべての局が他の局によるメツセージ
全体の伝送完了を待つことなく伝送を開始しうる点と、
データ文字を予備的に貯蔵するために配設されるバッフ
ァに余りスペースヲ要すない点とにある。

しかしこの方式を用いた装置はその融通性を減じる技巧
的な手順を必要とすると言う不利点がある。

それに加えて、スイッチング・センターに於て各チャネ
ルに対してアダプタが配設されなければならず、そのた
め技巧的なコミュニケーション制御装置の使用を必要と
する。

メツセージ・スイッチング方式と呼ばれる第２の方式は
成る局から他の局へ完全メツセージを伝送することから
成る。

その１例が本出願人のフランス特許７０−１４７１２号
に示されている。

それはコミュニケーション制御器が各スイッチング・セ
ンターに配設され且つ種々のデータ処理装置へリンクし
ている伝送チャネルのうちのどれが利用可能が否かを表
示するテーブルを含んでいる。

その方式の不利点はメツセージ伝送を統制するのに十分
に知能的（インテリジェント）な装置（例えばＩＢＭ３
９６８型或いはＩＢＭ３７０５型装置の使用を含む）を
持つことが要請されることである。

従って上記２つの方式は手順のレベル或いはスイッチン
グ・センターに配設されるべき装置のレベルの何れかに
於て融通性の欠如を示す。

それらは数１１００ｋにも及ぶ長距離コミュニケーショ
ンを保証するネットワークに於てのみ適切である。

他方それらは例えば工場或いはオフィス・ビルディング
内など短距離コミュニケーションのみが行なわれる場所
に設置される内部伝送ネットワークには不適切である。

かくて本発明の主目的は分散型（非集中型）のメツセー
ジ・スイッチング・データ伝送方式を提供することであ
る。

本発明の他の目的はメツセージが極めて高速の伝送媒体
上に伝送され、かくて各局の長時間待機及び大容量のバ
ッファの必要を回避する所のデータ伝送方式を提供する
ことである。

本発明の更に他の目的は、知能（インテリジェンス）が
すべての伝送局中に分散され、工場、オフィス・ビルデ
ィング等の構内で使用されるのに取りわけ適した分散型
メツセージ・スイッチング・データ伝送方式を提供する
ことである。

上記及びその他の目的は、すべての伝送局が８メガバイ
ト／秒の伝送速度の使用を許容する同軸ケーブルのよう
な極めて高速の伝送媒体に接続された所の分散型データ
伝送装置で達成される。

その伝送媒体にはモニタ局も接続され、そこには伝送局
アドレスのリストを含んだメモリ・テーブルを収容して
いる。

モニタ局は伝送媒体上に最初の局のアドレスを伝送する
。

そのアドレスはすべての局によって受信されるが、その
アドレスを認識した局だけがメツセージの伝送が許され
る。

若しもこの局が他の局へ伝送すべきデータ・メツセージ
を持っているならば、この局は宛先局のアドレスで始ま
り且つエンド・オブ・メツセージ（ＥＯＭ）文字で終る
メツセージの伝送を実行する。

モニタ局を含めてすべての局がそのメツセージを受信す
るが、宛先局だけがそれを受領する。

モニタ局はＥＯＭ文字を認識したとき第２の局のアドレ
スを伝送し、以下同様に行なわれる。

しかしアドレスされた局が伝送されるべきメツセージを
持たないときには、そのモニタ局が別の局のアドレスを
伝送しうるようにするために、モニタ局によって認識さ
れるように準備された特別な文字をその局が送出する。

本発明の更に具体的な実施例に於て、伝送媒体はループ
形状をなし、特別の同期ビット・パターンが連続的にそ
のループ上に伝送される。

このパターンは伝送端に於てデータ・ビットと組合わさ
れ、それが受信端に於て受信された組合わせから差引か
れる。

ループの各局に於て再現されるこの同期ビット・パター
ンは、文字レベルに於ける伝送を非同期にしたとしても
すべての局のビット同期を効果的に許容するデータ・ビ
ットとの同期ビット・パターンの組合せ及び受信端に於
けるその解消は、何れの場合でも排他的ＯＲ回路によっ
て廟利に保証されうる。

簡単な実施例では、特別な同期ビット・パターンとして
反復性の０１０１列を用いる。

第１図について説明すると、本発明のデータ伝送装置は
伝送媒体１を含み、それへモニタ局２及び伝送局３ａ、
３ｂ、３ｃ、３ｄ……が接続されている。

伝送媒体１は凡そ８メガビット／秒の伝送速度の使用を
可能Ｑこする同軸ケーブルのような極めて高速度の伝送
線である。

各伝送局３は構内（１０ｃａｌ）端末４或いは遠隔（ｒ
ｅｍｏｔｅ）端末５などの複数個の端末へリンクされて
いる。

後者の場合、すべての端末はモデム（本発明の範囲外な
ので図示せず）を介して伝送局へリンクされる。

これらの構内端末或いは遠隔端末はすべて媒体１の伝送
速度に較べると低い速度（５０ビット／秒乃至４８にビ
ット／秒の範囲）で動作する。

しかし異った速度で動作する端末も同じ伝送局へ容易に
接続可能である。

第１図は伝送局がアダプタ６ａ、６ｂ、６ｃ。

６ｄ……を介して伝送媒体１へ接続されていることを示
す。

アダプタは線を介して伝送局へ接続されているように図
示されているが、実際にはアダプタは伝送局と一体的に
構成される。

実際には伝送局は１組の低速線を高速伝送媒体へ接続す
るマルチプレクサである。

そのようなマルチプレクサ（マイクロプロセッサである
のが好都合である）はデータを端末から媒体に及びその
反対に伝送するため１組のバッファ・レジスタを具備す
べきであり、且つ局と伝送媒体との間のインターフェイ
スとして使用される完全な適応論理をも具備すべきであ
る。

そのようなアダプタについては以下詳細に説明される。

一般にモニタ局２は媒体１上に伝送局３の識別符号を送
出する。

本発明の理解を良好（こするため、それは局３ａのアド
レスであるものと仮定する。

そのアドレスはすべての局で受信される。

伝送媒体上のデータの伝送速度が例えば８メガバイト／
秒であるとき、モニタ局に最も近い局が識別文字を受信
した瞬間から最も遠い局がそれを受信する瞬間までに数
個の文字或いは数１０個の文字に相当する時間期間が経
過する。

これは実際には不都合な結果をもたらさない。

何故ならば識別文字に関与しない局、即ちそれらのアド
レスを認識しない局はそのような文字を受信したとき反
応しないからである。

自局のアドレスが送られた局３ａだけがそのアドレスの
検出後に、２つの可能な方法で情報を伝送することによ
り反応する。

第１の仮定として、局３ａがそれに相互接続された端末
（例えば端末４）から送られて来るメツセージを受取り
それを他の端末へ伝送すべきものとする。

他の端末は局３ｄの端末５であるものとすると、局３ａ
はアダプタ６ａを介して第２図に示されたようなフォー
マットのメツセージを伝送する。

この図に示されたようにメツセージは識別文字（Ｆ）よ
り成るヘッディングと、局アドレス文字（この例では局
３ｄ）と、端末アドレス文字（端末５）とを含む。

若しも伝送媒体１に接続された局の数或いは局に接続さ
れた端末の数が２’＝２５６（１文字は８ビツトより成
る）を越えるならば、局或いはその局に接続された端末
を認識するために２文字或いはそれ以上が準備されなけ
ればならないことは明白である。

このメツセージは１個或いは数個の検査文字（ＣＲＣ）
を含み、エンド・オブ・メツセージ文字（ＥＯＭ）で終
っている。

局３ａが伝送媒体１上に伝送した文字はモニタ局を含め
てすべての局によって受信されるが、宛先局のみがその
アドレスを認識できるのでその宛先局のみがその文字を
受領する。

然る後メツセージは局（この例では３ｄ）によって宛先
端末（この例では端末５、そのアドレスはメツセージ・
ヘッディングに示されている）へ転送される。

モニタ局がエンド・オブ・メツセージ文字（ＥＯＭ）を
識別したとき、モニタ局は他の局をアドレスして今度は
その局が他の局へメツセージを伝送しうるようにする。

第２の仮定として、局３ａは他の局へ伝送されるべきデ
ータ・メツセージを持たないものとする。

この場合でも局３ａは伝送媒体上に文字を伝送してモニ
タ局が他の局をアドレスしうるようにする。

そのような文字は前述のようなＥＯＭ文字でも、或いは
（若しも他の局をアドレスする文字であることをモニタ
局が知りうる文字であるならば）他の任意の特殊文字で
あってもよい。

モニタ局はそのメモリ中にすべての局のアドレスをアド
レス順に収容したテーブルを備えている。

テーブル中のアドレスの順序は伝送媒体上の局の地理的
順序であってもよいがそれに限るものでないことは勿論
である。

成る局のアドレスをこの表中に数回入れておいてその局
が他の局よりも頻繁に伝送するようにすることも同様に
可能であり、時には効果的である。

成る局が極めて多量の伝送されるべきデータを有する端
末に接続されている場合がこれに当る。

装置の動作を最大にするためには、端末のトラヒック変
動を考慮に入れてテーブル中のアドレスの順序を定期的
に更新するのが効果的である。

この目的でデータ入力装置を配設してもよく、或いは若
しもモニタ局がコンピュータのような十分に知能的（イ
ンテリジェント）な装置であるならばメモリ中に貯蔵さ
れた最適化プログラムにより更新を自動的に行なわせる
こともできる。

第３図を参照して本発明の詳細な説明する。

同軸ケーブルでもよい高速伝送媒体をループに使用する
と効果的である。

ループ形態ではすべての信号が同じ方向に移動する。

このため伝送媒体中の伝送方向の変更は不可能である。

第１図の構成では方向変更が可能であるが、その間伝送
を不能にする所の極めて重大な引継ぎ（ターン・オーバ
）時間を必要とするので装置の出力及び効率を減少する
。

第３図に示されたような装置は前述のように、アダプタ
６によって伝送媒体１ヘリンクされた１組の伝送局３を
含む。

しかしモニタ局２にも他の局と同様に情報信号が通るの
で、モニタ局もアダプタ７を介してループへ接続されな
ければならない。

前述のように、モニタ局２はループ状に形成された媒体
上へ局（例えば局３ａ）のアドレスを伝送する。

このアドレスはすべての局によって受信されるが、宛先
局３ａのみがそのアドレスを認識する。

モニタ局は伝送された信号を他の局と同様に受領し、こ
のことが伝送媒体の動作の継続的モニタを可能にしてい
ることに注意されたい。

さて、端末４から端末５（の局３ｄ）へ伝送されるべき
メツセージを持つ局３ａはそのメツセージをループ上へ
送り出す。

メツセージは局３ｂのアダプタ６ｂ１局３ｃのアダプタ
６Ｃ％及び宛先局３ｄのアダプタ６ｄへと進む。

他方、局３ｅが局３ａヘメッセージを伝送するときには
、そのメツセージは局３ｅのアダプタ６ｅｓモニタ局２
のアダプタ７を通って局３ａのアダプタ６ａへ進む。

本発明に従う装置に於ては媒体中での高い伝送速度に起
因して、その媒体が長すぎない場合ですら、文字レベル
での非同期６ご注意してビット同期を保つ必要がある。

この同期はモニタ局による特別のパターンの発生により
保証されうる。

伝送媒体上へ連続的に伝送されるこのビット・パターン
は伝送局から送られたデータ信号上に、或いはモニタ局
から送られるアドレス信号上に重畳される。

受信端に於ては反対の動作が行なわれる。

即ぢ特別なビット・パターンを表わす信号が差引かれて
有効データを回復する。

伝送媒体上を連続的に移動するその特別なパターンは各
局のアダプタにビット同期を与え且つ以下に示されるよ
うに装置が文字同期から独立的ζこ動作するのを許容す
る。

以下に示されるように本発明の実施例は中断されない一
連の０１０１ビツトを用いる。

しかしこのパターンは、伝送端に於てデータ信号上に重
畳された後受信端に於てデータ信号から差引かれるもの
なので、任意の他の反復性同期ビット・パターンであっ
てもよい。

１ 次に第４図を見ると、伝送装置が第３図に示された
ようにループ形態になっているときの局アダプタの実施
例を示している。

第４図に示されたように、アダプタは受信回路１１及び
発出回路１２より成るレピータ１０を介して伝送媒体１
へ接続されている。

レピータの目的は、ビット同期のほかに、受信回路１１
によって受信された信号を再成形することである。

そのようなレピータは本発明の範囲外であるが、１８Ｍ
装置５９７５Ｌ０１の８メガビツト・モデムに実装され
たレピータであってもよい。

内部クロックは受信回路１１から線１３上に送出された
情報信号から位相ロック・ループ回路（ＰＬＬ）によっ
て発生される。

ループＰＬＬは当業者に周知であるから説明を省略する
が、アダプタ中の種々の回路へ及び線１５を介して送出
回路１２ヘクロツク・パルスＴを与える。

符号解読兼同期装置１６の目的は受信回路１１及び線１
７を介してループから受取られた一方の情報信号と他方
のクロック・パルスＴとから、反復性の同期ビット・パ
ターンを再発生することである。

符号解読兼同期装置１６の出力１８は抑制回路１９へ送
られ、そこで同期ビット・パターンが線１７上に受取ら
れた情報信号から差引かれる。

その結果の信号はシフト・レジスタ２０へ送られて、そ
こでクロック・パルスＴ毎にシフトされる。

シフト・レジスタで受取られる信号は２つの形式のもの
であってよいことに注意されたい。

有効データが受信回路１１で受取られたとき、それらが
モニタ局から送られたアドレス・データであろうと或い
は成る局から送られたメツセージのデータ文字であろう
払これらの有効データはレジスタ２０中へ有効に装填さ
れる。

他方同期ビット・パターンだけが受信回路１１によって
受取られたときには、レジスタ２０中へ装填されるすべ
てのビットは０ビツトである。

何故なら同期ビット・パターンは抑制回路１９によって
受取られた信号から差引かれてしまっているからである
。

従ってデータ或いはアドレスの文字は０だけを持つもの
でないことが必要とされる。

例えば８ビツト文字（シフト・レジスタが８個の位置を
持つ）の場合には、データ或いはアドレスの文字は７個
よりも多くのＯを含んではいけない。

レジスタ２０中へ受取られた有効データから２つの場合
が起りうる。

モニタ局が局のアドレスを送信しうるようになったとき
、レジスタ２０に装填されたこのアドレスはそのアドレ
スのすべてのビットがレジスタ中にあるとき符号解読回
路２１によって解読される。

回路２１によってアドレスされた局が検出されると、線
２２を介してラッチ２３のセット入力へビット１が供給
される。

セットされたラッチ２３はその出力２４を介して、元来
Ｏにセットされていた３段計数器２５の動作を可能にし
、かくてＮＯＲ回路２８の出力２７が１にセットされる
ようにする。

ラッチ２３の高レベル出力はＡＮＤ回路２６をも動作可
能にし、それは線２７上のビット１がＡＮＤ回路２９を
動作可能にすることを許容する。

以下に説明されるようにラッチ３０がセットされ、その
ことはビット１がＡＮＤ回路２９の第２人力３１にも存
在することを意味する。

従って高レベル信号がＡＮＤ回路２９の出力からバッフ
ァ３２の制御器へ伝送される。

このバッファはＦＩＦＯ（先着順）モードで動作するワ
イヤード・キュー・メモリである。

然る後ＡＮＤ回路２９の出力の高レベル出力はメツセー
ジの第１文字が並列にシフト・レジスタ２０へ伝送され
るように制御する。

そこで文字はビット毎に線３３上をＡＮＤ回路３４に向
って送られる。

ＡＮＤ回路３４はラッチ２３のセットに続いてＯＲ回路
３８、遅延回路３６及び線３５を介して動作可能にさせ
る。

後で説明される遅延回路３６が何故必要かと言うと、レ
ジスタ２０中でのアドレスの符号解読が最後のビットの
レジスタ中への転送に相当する時間期間の終るかなり前
（こ実行され、そしてメモリ３２からレジスタ２０への
メツセージの第１文字の転送は次のクロック・パルスで
実行されるからである。

アドレス文字の最右端ビットを送ることはこの回路なし
でも可能であるが、間違ったデータを発生するおそれが
ある。

従ってすべてのビットはＡＮＤ回路３４を介して組合わ
せ回路３７へ向って送られる。

このときループへデータを送りうる考察中の局は唯１局
なので、回路１１によって受取られ且つ線１７を介して
回路３７へ送出される情報は同期ビット・パターンであ
る。

上記同期ビットは回路３７に於てデータ信号と組合わさ
れ、そして組合わされた信号はレピータ１０の送出回路
１２を介してループ１上に送られる。

抑制器１９及び組合わせ回路３７は排他的ＯＲ型が好都
合であることに注意されたい。

他の局へ向って送られるようなメツセージの文字に関す
る限り、クロック・パルス毎に増分する計数器２５は８
クロツク・パルス毎に（即ちレジスタ２０からビット毎
に伝送されるべき文字によって必要とされる時間期間の
終りに）０に戻る。

計数器２５がＯになる変毎にＮＯＲ回路２８の出力は１
を出す。

それはＡＮＤ回路２６及び２９を介して、メモリ３２の
文字がレジスタ２０へ転送されるように働く。

ＲＯＭ文字が転送されたとき符号解読回路２１によって
解読されて、ラッチ２３をリセットする信号を線３９を
介して送る。

ラッチ２３がリセットされるとその出力２４は０に低下
し、それはＡＮＤ回路２６及び２９を禁止し且つ計数器
２５を０にロックする。

この信号は所定の遅延の後データ伝送ＡＮＤ回路３４を
常閉（ｎｏｒｍａｌｌｙｃｌｏｓｅ）にする。

しかし実際にはＲＯＭ文字が符号解読回路２１によって
解読されたとき、信号は線３９及びＯＲ回路３８を介し
て遅延回路３６へも送られる。

その信号はＲＯＭ文字のビットによって要求される８ビ
ツト時間の間ＡＮＤ回路３４がループ上に伝送されるの
を可能にする。

上記の例の波形について捕捉説明する。

今モニタ局２からアドレスされた局３ａが、送信すべき
データ又はアドレス信号１１００１００１をバッファ３
２中に持っていたとする。

その信号はシフトレジスタ２０を介して直列化され、線
３３、ＡＮＤ回路３４を介して組合せ回路３７の右側入
力へ供給される（第８ａ図）。

モニタ局２は同期信号１０１０………（第８ｂ図）を常
時伝送媒体１上に送っていることを想起されたい。

この同期信号は局３ａの受信機１１で受信され、情報信
号線１７を介して組合わせ回路３７の左側入力へ供給さ
れる。

第８ａ図の信号と第８ｂ図の信号の排他的ＯＲ論理出力
を第８ｃ図で示す。

組合せ回路３７の出力は周知の任意適当な方式で変調さ
れ又は変調されず送信機１２を介して伝送媒体１上へ送
出される。

第８ｄ図は交番するバイポーラ信号波形として例示され
たが、これに限るものではない。

ここで説明される第２の事例は局が自己のために送られ
たメツセージを受信した場合である。

この場合には結局、識別文字（Ｆ）はレジスタ２０によ
って受信される。

そこで文字を符号解読する符号解読回路２１はその出力
４０上に信号を送り、その信号はラッチ３０をセットす
る。

ラッチ３０はその出力Ｑ４１を介してＡＮＤ回路４２を
動作可能にする。

若しもメツセージがその局ヘアドレスされているならば
、識別文字（Ｆ）に続いてその局のアドレス文字が存在
する。

このアドレス文字は符号解読回路２１によって解読され
、前述の伝送の事例と同様に線２２上に１ビツトを伝送
し、そのビットがラッチ２３をセットする。

再び計数器２５が増分し、ＡＮＤ回路２６は計数器２５
が０を示す度毎に開かれるが、ＡＮＤ回路２９は禁止さ
れたまま留まる。

何故なら後者は丁度セットされているラッチ３０の出力
頁から線３１を介して入力０を受取るからである。

他方計数器２５が０を示す度毎にＡＮＤ回路２６は線４
３上に信号を出し、入力４１によって既に動作可能にさ
れている所のＡＮＤ回路４２を介して線４４上に１が伝
送される。

線４４の目的は、レジスタ２０からメモリ４５への及び
そのメモリ中のレジスタからレジスタへの文字の並列転
送のため設けられたゲートの制御である。

バッファ４５も又周知のＦＩＦＯ型のワイヤード・キュ
ー・メモリであるので詳細な説明は省略する。

レジスタ２０からメモリ４５へ向っての文字の転送はＲ
ＯＭ文字を受取るまで行なわれる。

この場合、ＲＯＭ文字は符号解読回路２１によって解読
され、ビット１が回路２１により線３９上へ送られてラ
ッチ２３及び３０をリセットする。

ラッチ２３がリセットされるとＡＮＤ回路２９及び４２
を禁止し、計数器２５を０にロックする。

第４図に於て、１つのメモリはデータを受取るために使
用され、他の１つは各伝送局に於てデータを送出するた
めに使用される。

実際には、同じメモリは伝送の両方向に使用可能である
。

これは伝送がマイクロプロセッサによって制御されたと
き容易に実行できる。

モニタ局のアダプタは第５図を参照して説明される。

回路の１部は伝送局アダプタの回路と同じであるので、
同じ回路の参照番号はそのまま使うことにする。

ループ１上に送られた情報信号は他の伝送局のものと同
様なレピータ１０の受信回路１１によって受信される。

前述のようにその信号はＰＬＬ回路１４へ供給されてそ
の出力１５でクロック・パルスＴを発出する。

そのクロック・パルスＴはアダプタ回路を同期化するた
めに使用される。

信号は同期ビット・パターン（即ちこの実施例では０１
０１……）を回復するために線１７を介して符号解読兼
同期装置１６へ供給される。

次に情報信号は、排他的ＯＲ回路でもよい所の抑制回路
１９に於て同期ビット・パターンと組合わされて、この
パターンを情報信号から除去するようにする。

その後、その有効データ信号はシフト・レジスタ２０の
入力へ供給され、符号解読回路５０によりビット時刻毎
に符号解読される。

符号解読回路５０が２つの局間を伝送されたメツセージ
のＲＯＭ文字を解読したとき、制御信号が線５１上に送
られて、次の局のアドレスをメモリ５２に収容されたテ
ーブルからシフト・レジスタ２０へ送るための転送を制
御するように働く。

それと同時に線５３上の信号は遅延回路３６を動作可能
にし、その出力５４は前述のように所定の遅延の後デー
タ伝送ＡＮＤ回路５５を動作可能にして、レジスタ２０
からの誤伝送を回避するように働く。

回路３６の他の目的はレジスタ２０に収容された文字の
８ビツトを伝送するため必要とされる８ビツト時間の間
ＡＮＤ回路５５を動作可能にすることである。

ＡＮＤ回路５５が動作可能にされると、並列にレジスタ
２０中へ丁度転送されたアドレス文字のビットはレジス
タの出力線５６、ＡＮＤ回路５５、線５７を介して組合
わせ回路５８（本発明の実施例では排他的ＯＲ回路であ
る）へ送られ、そこで以下に説明されるように線５９上
に送られた同期ビット・パターン０１０１のビットと組
合わされる。

回路５８からの同期ビット・パターンと組合わされたア
ドレス・ビットが線６０を通って送出回路１２へ伝送さ
れる。

後者は上記ビットを再成形した後で線１上に送る。

同期ビット・パターンの差引後にデータ信号は抑制回路
１９によって準備されることが上記に示された。

線６１によって運ばれるこれらの信号は、成る局から他
の局へ伝送される有効データ、或いは反対の例では一連
の０１の何れかである。

これらのデータ信号は回路５８と同じ組合わせ回路６２
に於て発生器６３により与えられる同期ビット・パター
ンのビットと組合わされる。

本発明の具体的な実施例に於ては、発生器はクロック・
パルス毎に状態を変化しかくて０１０１・・・・・・の
連続を供給する所の唯１つの入力を有するラッチで構成
される。

従って、伝送局がメツセージを他の局へ送るとき、線６
１によって供給されるデータ・ビットは回路６２を介し
て同期ビット・パターンと組合わされ、然る後練５９を
介して第２の組合わせ回路５８へ送られることが示され
る。

しかしこの場合、モニタ局は伝送せずしかもＡＮＤ回路
５５が閉成されているので、線５７はＯにセットされる
。

第２の事例、即ち線６１上の信号が０であるとき、組合
わせ回路６２は線５９上に同期ビット・パターンを供給
する。

このとき若しも線５７上のアドレス文字のビットを伝送
するようにＡＮＤ回路５５が動作可能化されるならば、
上記ビットは組合わせ回路５８により線５９の同期ビッ
ト・パターンと組合わされて、その組合わせは送出回路
１２によりループ１上に送出される。

若しもそうでないならば同期ビット・パターンだけがル
ープ１上に送出される。

第６図は第４図及び５図の符号解読兼同期装置１６を示
す。

この図に示されたように、この装置１６はレピータ１０
の受信回路１１を介してビット毎に線１７上に伝送され
たデータを受取るシフト・レジスタ７０を含んでいる。

パターン０１０１０１０１が図示のようにレジスタ中に
装填されたとき、ＡＮＤ回路７１はレジスタのビット１
を収容した偶数番セルから真数入力を、ビット０を収容
した奇数番セルから補数入力を受取るので、ＡＮＤ回路
７１はその出カフ２に１を出す。

然る後ラッチ７３は線７２上の信号によりリセットされ
てその出力ＱがＯにセットされる。

ラッチ７３の出力ＱがＯなのでセット入力へ接続された
出力頁は次のクロック・パルスでラッチがセットされる
ようにし、このとき１か出力Ｑに与えられる。

従って同期ビット・パターンが単独でループ上に伝送さ
れた場合、ビットＯが線１７上に受取られるとＯビット
がラッチ７３の出力から与えられる。

１ビツトについても同じである。線１７が同期ビット・
パターン以外のもの即ち上記パターンとデータ或いはア
ドレス・ビットとの組合わせから生じたビットを受取っ
たとき、ＡＮＤ回路７１は禁止されその出力はＯにセッ
トされる。

しカシラッチ７３は同期ビット・パターンだけが受取ら
れたときクロック・パルス毎に状態を変化して同期化さ
れるので、それでも構わない。

従って抑制回路１９（第５図参照）の入力のうちの一方
は、その回路の第２の入力によって受取られるビット（
それは同期ビット・パターンとデータ・ビットとの組合
わせから生じたもの）と同期化された同期ビット・パタ
ーンを供給する。

ラッチ７３の反復セツティングは十分可能であるけれど
も、後者はレジスタ７０が同期ビット・パターンのみを
受取る度毎に再同期化され、然る後練７２を介してラッ
チのリセット入力へ信号を供給する。

若しもデータ・ビットとの組合わせから生じる信号と同
期したパターンを発生するのに適した符号解読兼同期装
置が用意されるならば、任意の同期ビット・パターンが
使用されうろことを承知されたい。

第７図は第４図及び５図で用いられた遅延回路３６を示
す。

この回路はＥＯＭ文字が前述のように符号解読回路によ
り検出されたとき信号を供給する入力線８０を含む。

この入力線はラッチ８１のセット入力へ接続され、ラッ
チ８１はクロック・パルスのみによって状態を変える。

従って符号解読信号８０が符号解読された文字の最後の
ビット時刻の終了の可成り前に供給されたとしても、う
ツチの出力Ｑはクロック・パルスの時刻に於てのみ１を
供給する。

間違ったデータがレジスタ２０（第４図及び５図参照）
から確実に伝送されないようにするため、ラッチの出力
８３へ遅延回路８２が設けられて、線８４上の出力信号
がレジスタ２０中へのデータの転送と同時に供給される
クロック・パルスの後へ僅かに遅延されるようにする。

線８０上の信号はＯＲ回路８６の入力８５へも送られて
、３ビツト計数器８７をアンロックする。

０にセットされていたこの計数器は文字のレジスタ２０
中への転送に先立つビット時刻から増分し始める。

従って、ＮＯＲ回路８８からの入力８９によってリセッ
トされていたラッチは１を供給する。

何故ならば０が入っていた計数器の３つの段は、（レジ
スタ２０への文字の転送が実行されない限り）パルスが
依然として線８０上に存在するので計数器は既に００１
にセットされており且つリセット入力に信号が存在しな
いので、次のクロック・パルスによってセットされるか
らである。

そのとき線８０上をこ信号が現われないとは言っても、
計数器はラッチの出力Ｑから線８３を介してＯＲ回路８
６の第２入力へ入る信号によって増分し続ける。

計数器はこの方法で８ビット時間の間増分し、それがＯ
に戻ったとき信号がＮＯＲ回路８８によって発生されて
ラッチのリセット入力８９へ与えられる。

しかしこの信号は次のクロック・パルスに於てのみラッ
チをリセットする。

ラッチがリセットされると線８４が低レベルに戻り（僅
かな遅延の後に）、そして計数器８７をロックする。

かくて第７図の遅延回路はＥＯＭ文字がループ上にビッ
ト毎に転送されるのを許容する。

第４図乃至７図を参照して説明された回路によって保証
される機能の一部分は前述のようにマイクロプロセッサ
によって達成されつる。

技術の現状はマイクロプロセッサが各局に内蔵されてア
ダプタとループの間のデータの転送を保証することを妥
当なコストで許容する。

若しもコンピュータ或いはマイクロプロセッサのような
比較的知能的な装置がモニタ局に於て使用されるなら、
局相互間のトラヒックの程度を考慮に入れて定期的にテ
ーブルを更新する自動プログラムを実行することも可能
である。

【図面の簡単な説明】

第１図は本発明のデータ伝送装置の概略図、第２図は局
間で伝送されるデータ・メツセージのフォーマットを示
す図、第３図は伝送媒体がループ状に形成された実施例
を示す図、第４図は第３図に従う本発明の伝送局アダプ
タの実施例のブロック図、第５図は第３図に従う本発明
のモニタ局アダプタの実施例のブロック図、第６図は第
４図及び５図のアダプタに使用される符号解読兼同期装
置の実施例を示す図、第７図は第４図及び５図のアダプ
タに使用される遅延回路の実施例を示す図、第８ａ図乃
至第８ｄ図は組合せ回路３７に対する入出力信号波形を
示す図である。 第３図に於て、１……伝送媒体、２……モニタ局、３ａ
、３ｂ 、３ｃ 、３ｄ 、３ｅ……伝送局、４……
構内端末、５……遠隔端末、５ａ、５ｂ。 ６ｃ、６ｄ、６ｅ、７……アダプタ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の伝送局と、モニタ局と、上記すべての局を接
   続し成る伝送局によって伝送された情報信号がすべての
   伝送局及びモニタ局によって受信されるように結ぶ共通
   伝送媒体とを含むデータ伝送系において、 上記情報信号は宛先伝送局のアドレスで始まり中間に情
   報部分を有し且つ終端符号で終る型式のものとし、 上記モニタ局はすべての伝送局のアドレスを記憶してお
   り、まず第１優先順位の伝送局のアドレスを上記共通伝
   送媒体上に送出し、 第１優先順位に指定された伝送局は上記アドレスを受信
   し且つ識別したときもしも他の伝送局へ送出すべき情報
   信号を有するならばその情報信号を共通伝送媒体上に送
   出し、もしも他の伝送局へ送出すべき情報信号を有しな
   いならばその状態を示す信号を共通伝送媒体上に送出し
   、 上記モニタ局は、もしも上記第１優先順位の伝送局が情
   報信号を送出したならばその情報信号中の終端符号を受
   信した後に第２優先順位の伝送局のアドレスの送出に移
   り、もしも上記第４優先順位の伝送局が送出すべき情報
   信号を有しなかったならば、その状態を示す信号を上記
   共通伝送媒体を介して受信した後に第２優先順位の伝送
   局のアドレスの送出に移るようにしたことを特徴とする
   データ伝送方式。 ２ 上記共通伝送媒体はそれを通って情報信号が１方向
   のみに移動するようにループ形態を有することを特徴と
   する特許請求の範囲第１項記載のデータ伝送方式。 ３ 上記モニタ局は上記ループ上に同期ビット・パター
   ンを常時送出すること及び上記モニタ局が伝送局のアド
   レスを伝送するときアドレス・データをその同期ビット
   ・パターンと重畳して送出することを特徴とする特許請
   求の範囲第２項記載のデータ伝送方式。 ４ 上記モニタ局は上記全ての伝送局のアドレスを記憶
   したメモリ・テーブルを含み、そのテーブルは上記伝送
   局間のトラヒックの変動を考慮に入れるため定期的に更
   新されることを特徴とする特許請求の範囲各項記載のデ
   ータ伝送方式。