JPH0216625B2 - - Google Patents

Info

Publication number
JPH0216625B2
JPH0216625B2 JP3553483A JP3553483A JPH0216625B2 JP H0216625 B2 JPH0216625 B2 JP H0216625B2 JP 3553483 A JP3553483 A JP 3553483A JP 3553483 A JP3553483 A JP 3553483A JP H0216625 B2 JPH0216625 B2 JP H0216625B2
Authority
JP
Japan
Prior art keywords
staff
code
time slot
signal
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3553483A
Other languages
English (en)
Other versions
JPS59161145A (ja
Inventor
Taichi Taniguchi
Toshitsune Hotsuta
Hiroki Hayashizaki
Hitoshi Morotomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3553483A priority Critical patent/JPS59161145A/ja
Publication of JPS59161145A publication Critical patent/JPS59161145A/ja
Publication of JPH0216625B2 publication Critical patent/JPH0216625B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Radio Relay Systems (AREA)

Description

【発明の詳細な説明】 本発明は時分割多重通信(以下TDMAという)
を行う衛星通信方式において、地上系のデイジタ
ル信号をTDMA系に非同期接続する場合のスタ
ツフ制御方式に関するものである。TDMA装置
において、スタツフ制御方式を用いた非同期接続
を行う場合、第1図に示されるように、TDMA
フレーム周期をスタツフ可能時点とし1フレーム
をスタツフ指定符号用タイムスロツトS、情報符
号用タイムスロツトI、可変符号用タイムスロツ
トVに区分する。1フレームの大部分は情報符号
用タイムスロツトIで占められ、可変符号用タイ
ムスロツトVは通常1ビツト、スタツフ指定符号
用タイムスロツトSは数ビツト用意される。送信
側では毎フレーム、地上系デイジタル信号のクロ
ツク位相を監視してスタツフの有無を判定し、ス
タツフありの場合はスタツフ指定符号用タイムス
ロツトにスタツフありパターンAを、可変符号用
タイムスロツトVにダミー符号をそれぞれ挿入す
る。スタツフなしの場合はスタツフ指定符号用タ
イムスロツトSにスタツフなしパターンBを、可
変符号用タイムスロツトVには情報符号がそれぞ
れ挿入される。情報符号用タイムスロツトIには
常に情報符号が挿入される。受信側ではスタツフ
指定符号用タイムスロツトSの内容から可変符号
用タイムスロツトVの内容を知りダミー符号とス
タツフ指定符号を除去して元の信号にもどす。と
ころで、スタツフ指定符号は受信側でスタツフの
有無を検出するための符号で、もしこれを誤つて
検出すれば地上系デイジタル信号のフレーム同期
外れをひきおこし同期復帰するまでの間回線断に
なるためこの検出確率の高いことが望ましい。こ
のためスタツフ指定符号数を増加して多数決判定
を行う方法がとられる。特に衛星回線では与えら
れる回線品質からみて、スタツフ検出誤りを充分
低く抑えるためにはさらにスタツフ指定符号数を
増加しなければならない場合が多い。一方、スタ
ツフ指定符号はスタツフ同期のための重要な符号
ではあるが情報符号伝送上むだパルスであるから
これを増加することは衛星回線の利用効率の低下
に直結するため、むやみに増加することはできな
い。従来のスタツフ制御方式は以上のようなジレ
ンマがあつた。
本発明の目的はこのような問題点を解消するた
めスタツフ指定符号用タイムスロツトを情報符号
の伝送に使用することによりスタツフ検出誤り率
を劣化させることなく、衛星回線の利用効率の改
善を図ることのできるスタツフ制御方式を提供す
るものである。
本発明は以下に説明するスタツフの性質を利用
したものである。スタツフは地上系デイジタル信
号のクロツク周波数とTDMA系のフレーム周波
数とによつて決まり、連続してスタツフすること
がない。また、スタツフ可能時点の繰返し周期と
実際にスタツフを行つた平均周期との比であるス
タツフ率ρは受信側でのデスタツフジツタを小さ
く抑えるため、例えば0.1程度以下の小さい値に
なるようTDMAフレーム周波数が決められる。
つまり、一度スタツフがあると次のスタツフまで
には約10フレーム以上の間隔がある。このスタツ
フの発生するフレーム間隔の最小値lは地上系デ
イジタル信号のクロツク周波数とTDMAフレー
ム周波数のおのおのの偏差値から求められるスタ
ツフ率の最大値ρMAXの逆数TMINに最も近くTMIN
り小さい整数である。以上のことをまとめると次
のことがいえる。すなわち、スタツフありの次に
スタツフがあると予測される最も早いフレームま
での(l−1)フレーム間は絶対にスタツフは行
なわれないのである。従来スタツフ指定符号用タ
イムスロツトを他の情報伝送に用いることは受信
側でのスタツフ検出誤りをひきおこす危険性が極
めて大であるため行なわれていなかつた。しか
し、上述の如くスタツフありの後(l−1)フレ
ームは絶対にスタツフが起こらないことを考えれ
ば、スタツフありの後nフレーム間スタツフ検出
を禁止しておき、、残り(l−n−1)フレーム
間にスタツフなしパターンBを挿入しておけば、
スタツフ検出禁止中のnフレーム間は他の情報伝
送に使用することができる。nの値は以下のよう
にして求められる。即ちスタツフなしパターンB
の挿入されるフレーム数(l−n−1)がスタツ
フ検出禁止フレーム数nと同じかそれより大なら
次のスタツフありの時にスタツフ検出ミスをする
ことがないのでスタツフ検出誤りを生じない。
つまり、l−n−1≧n 従つて、n≦l−1/2 lもnも正の整数だから lが奇数のときn=l−1/2 lが偶数のときn=l/2−1 となる。
もし、最初に誤つて送信側のnフレームに相当
するフレームでスタツフ誤検出を行つて、次のn
フレーム間スタツフ検出を禁止してもnとlの関
係が上記の条件を満たす限り次のスタツフありは
正しく検出されるはずである。一度正しく検出さ
れれば以後正しく検出されるので実用上スタツフ
検出誤り率は従来のものと全く同じといつてよ
い。
第2図は本発明によるスタツフ制御方式の実施
例で、(a)は送信側、(b)は受信側のブロツク図であ
る。まず第2図aを説明する。地上系デイジタル
信号は入力端子101から、そのクロツク信号は
入力端子102からそれぞれ送信エラステイツク
バツフア回路1とスタツフ要求発生回路2に入力
される。スタツフ要求発生回路2は入力端子10
3から送信のTDMAフレーム信号を入力し、入
力端子102からのクロツク信号の位相を毎フレ
ーム監視して、位相のずれがある設定値に達した
時スタツフ要求信号を選択回路3と第1の単安定
マルチバイブレータ回路4に出力する。第1の単
安定マルチバイブレータ回路4はこのスタツフ要
求信号が入力された次のフレームにトリガされn
フレーム間保持する。一方、送信エラステイツク
バツフア回路1に入力された入力信号はTDMA
系のクロツクで読み直され選択回路3へ出力され
る。選択回路3はスタツフ要求発生回路2と第1
の単安定マルチバイブレータ回路4の出力信号を
入力して以下の動作を行なう。まず、スタツフ要
求発生回路2からスタツフありの信号を入力する
とスタツフ指定符号用タイムスロツトSにスタツ
フありパタンAを、可変符号用タイムスロツトV
にはダミー符号を挿入し、次にその後のnフレー
ム間はスタツフ指定符号用タイムスロツトSには
入力端子104からの情報符号Cを、可変符号用
タイムスロツトVには送信エラステイツクバツフ
ア回路1からの出力信号を挿入する。nフレーム
が過ぎるとスタツフ指定用タイムスロツトSには
スタツフなしパターンBを、可変符号用タイムス
ロツトVには送信エラステイツクバツフア回路1
からの出力信号を挿入する。情報符号用タイムス
ロツト1には常に送信エラステイツクバツフア回
路1からの出力信号が挿入される。選択回路3は
以上の動作を行つて出力信号を出力端子105か
ら出力する。次に第2図bを説明する。第2図a
の出力端子105からの出力信号は伝送路を通つ
て第2図aの入力端子106からスタツフ検出回
路5、受信エラステイツクバツフア回路6、第2
の単安定マルチバイブレータ回路7、データ抽出
回路8の各回路に入力される。スタツフ検出回路
5では受信々号と入力端子107からの受信の
TDMAフレーム信号とにより受信々号中のスタ
ツフ指定符号用タイムスロツトSを監視しスタツ
フ検出を行なう。スタツフありが検出されるとス
タツフ検出信号が第2の単安定マルチバイブレー
タ回路7と受信エラステイツクバツフア回路6に
入力される。第2の単安定マルチバイブレータ回
路7はスタツフが検出された次のフレームにトリ
ガがかけられnフレーム間保持する。これはスタ
ツフ検出禁止信号となり、スタツフ検出回路5と
データ抽出回路8に入力される。スタツフ検出回
路5ではこの信号によりnフレーム間スタツフの
検出が禁止される。受信エラステイツクバツフア
回路6はスタツフ検出信号により可変符号用タイ
ムスロツトVの中のダミー符号とスタツフ指定符
号用タイムスロツトSの符号を除去して元の地上
系デイジタル信号に戻し出力端子109から出力
する。一方データ抽出回路8では第2の単安定マ
ルチバイブレータ回路7からのスタツフ検出禁止
信号によりスタツフ指定符号用タイムスロツトS
の中の情報符号Cを抽出し出力端子108から出
力する。第3図に第2図bの動作説明のためのタ
イミング図を示す。第3図aは受信のTDMAフ
レーム信号で第2図bの入力端子107からの信
号である。第3図bはフレーム番号、第3図cは
スタツフ指定符号用タイムスロツトSの内容であ
りAはスタツフありパターンでフレーム番号1と
10に、Bはスタツフなしパターンでフレーム番号
6〜9に、Cは情報符号でフレーム番号2〜5に
抽入される。第3図dはスタツフ検出信号で第2
図bはスタツフ検出回路5の出力信号である。第
3図eはスタツフ検出禁止信号で、これは第2図
bの第2の単安定マルチバイブレータ回路7の出
力信号である。以上のように動作することによつ
てスタツフ指定符号用タイムスロツトSを用いて
スタツフ制御に全く関係のない他の情報符号Cを
伝送することができる。
以上説明したように従来スタツフ同期のための
重要な符号ではあるが情報伝送効率上むだパルス
とされていたスタツフ指定符号用タイムスロツト
を、情報符号の伝送に用いることができるので、
情報伝送効率の向上と、スタツフ検出誤り率の低
減を同時に成遂げることができる。
【図面の簡単な説明】
第1図はスタツフ制御方式のフレーム構成の一
例を示す図、第2図aおよびbはそれぞれ本発明
の実施例によるスタツフ制御方式の送信側および
受信側のブロツク図、第3図a〜eは第2図の実
施例の動作を説明するためのタイミング図であ
る。図において、1……送信エラステイツクバツ
フア回路、2……スタツフ要求発生回路、3……
選択回路、4および7……単安定マルチバイブレ
ータ回路、5……スタツフ検出回路、6……受信
エラステイツクバツフア回路、8……データ抽出
回路である。

Claims (1)

  1. 【特許請求の範囲】 1 1つの独立同期系を伝送路として用いて他の
    独立同期系のデイジタル信号を伝送する場合行な
    われるスタツフ制御方式において、受信側でのス
    タツフの有無の検出のために毎フレーム用意され
    るスタツフ指定符号用タイムスロツトにスタツフ
    有が指定された直後のl−1/2(lは最小スタツ フ間隔のフレーム数)以下の正数フレームの間の
    スタツフ指定符号用タイムスロツトを用いて、ス
    タツフ指定符号以外の情報符号の伝送を行なうこ
    とを特徴とするスタツフ制御方式。
JP3553483A 1983-03-04 1983-03-04 スタツフ制御方式 Granted JPS59161145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3553483A JPS59161145A (ja) 1983-03-04 1983-03-04 スタツフ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3553483A JPS59161145A (ja) 1983-03-04 1983-03-04 スタツフ制御方式

Publications (2)

Publication Number Publication Date
JPS59161145A JPS59161145A (ja) 1984-09-11
JPH0216625B2 true JPH0216625B2 (ja) 1990-04-17

Family

ID=12444397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3553483A Granted JPS59161145A (ja) 1983-03-04 1983-03-04 スタツフ制御方式

Country Status (1)

Country Link
JP (1) JPS59161145A (ja)

Also Published As

Publication number Publication date
JPS59161145A (ja) 1984-09-11

Similar Documents

Publication Publication Date Title
US5430740A (en) Indication of data blocks in a frame received by a mobile phone
GB1566320A (en) Data transmission system
JPH05160815A (ja) 連送方式における誤り回復処理方法
JPS6242544B2 (ja)
JPH0216625B2 (ja)
US4910755A (en) Regenerator/synchronizer method and apparatus for missing-clock timing messages
JPS6359621B2 (ja)
JPS62141875A (ja) 復号誤り伝播防止方式
US5208840A (en) Method and arrangement for detecting framing bit sequence in digital data communications system
GB2080076A (en) Improvements in or relating to timing circuits for pcm reception
JPS61283241A (ja) デ−タ通信受信装置
JPH08256164A (ja) 通信システム
US5602880A (en) Method and system for minimizing resynchronization delays in digital microwave radio systems
JP2697421B2 (ja) ディジタル伝送システムのフレーム同期回路
JPH0221183B2 (ja)
JPH08256181A (ja) バースト通信用自動利得リセット回路
JP2919212B2 (ja) セルシーケンス同期回路の遅延減少方式
JP2969868B2 (ja) 定間隔短固定長データ伝送方式
JPS648941B2 (ja)
JP3027652B2 (ja) 位相制御回路
JP2655631B2 (ja) Csiビットの処理方法および回路
JPS61285838A (ja) デ−タ通信送信装置
JPS588782B2 (ja) マルチフレ−ム同期装置
JPS63278436A (ja) マルチフレ−ム同期方式
JPH02250446A (ja) ディジタル無線中継システム