JPS5949034A - バ−スト形双方向デイジタル伝送の受信回路 - Google Patents
バ−スト形双方向デイジタル伝送の受信回路Info
- Publication number
- JPS5949034A JPS5949034A JP16005682A JP16005682A JPS5949034A JP S5949034 A JPS5949034 A JP S5949034A JP 16005682 A JP16005682 A JP 16005682A JP 16005682 A JP16005682 A JP 16005682A JP S5949034 A JPS5949034 A JP S5949034A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- buffer amplifier
- switch
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
4?発明はバースト千双方向ディジタル伝送の受信回路
に関する。
に関する。
通信システムのディジタル化は拡大の方向にあシ、加入
者線のディジタル化に関しても研究開発72667号記
載のバースト形双方向ディジタル伝送方式がある。かか
る伝送方式における伝送路インタフェイス回路の概略を
第1図に、その動作タイミングを第2図に示す。第1図
の伝送路インタフェイス回路は、送信回路1.受信回路
2及びスイッチ3とから構成さ些、送信回路lにおいて
ブロック化された送信バースト信号Sは、第2図(al
に示す送信期間、スイッチ3が送信回路1側にオンする
ことより伝送路4に送出され、第2図(c)に示す受信
期間スイッチ3が峻信回路2111tlにオンすること
によシ伝送路4からの受信バースト信号孔は受信回路2
に供給される。この時の伝送路4上の信号を第2図(b
)に示す。受信回路2には第2図(d)K示すように受
信バースト信号比の他にスイッチ3が受信回路2側にオ
/したことによるスイッチ雑f(斜線で示す)が供給さ
れる。伝送路4の距離が長いとこのスイッチ雑音のレベ
ルは受信バースト信号1(、のレベルと同根jJtとな
り、誤受信の原因となる。従って、スイッチ雑音の小さ
い陥価なスイッチを必要とし1通信装置の経済性の点で
問題点となる。
者線のディジタル化に関しても研究開発72667号記
載のバースト形双方向ディジタル伝送方式がある。かか
る伝送方式における伝送路インタフェイス回路の概略を
第1図に、その動作タイミングを第2図に示す。第1図
の伝送路インタフェイス回路は、送信回路1.受信回路
2及びスイッチ3とから構成さ些、送信回路lにおいて
ブロック化された送信バースト信号Sは、第2図(al
に示す送信期間、スイッチ3が送信回路1側にオンする
ことより伝送路4に送出され、第2図(c)に示す受信
期間スイッチ3が峻信回路2111tlにオンすること
によシ伝送路4からの受信バースト信号孔は受信回路2
に供給される。この時の伝送路4上の信号を第2図(b
)に示す。受信回路2には第2図(d)K示すように受
信バースト信号比の他にスイッチ3が受信回路2側にオ
/したことによるスイッチ雑f(斜線で示す)が供給さ
れる。伝送路4の距離が長いとこのスイッチ雑音のレベ
ルは受信バースト信号1(、のレベルと同根jJtとな
り、誤受信の原因となる。従って、スイッチ雑音の小さ
い陥価なスイッチを必要とし1通信装置の経済性の点で
問題点となる。
本発明の目的は1個々のスイッチのスイッチ雑音が受信
信号レベルに比べ無視できぬほど大きくとも受信信号へ
の影響を小さくシ、より経爵的な通信装置を提供するこ
とにある。
信号レベルに比べ無視できぬほど大きくとも受信信号へ
の影響を小さくシ、より経爵的な通信装置を提供するこ
とにある。
本発明のバースト形双方向ディジタル伝送の受信回路は
、受信バースト信号全バッファするバッファ増幅器と、
前記)くソファ増幅器の入力段に設けられ前記受信信号
を受信するために設定された第1の受信期間のみ前記受
信ノく−スト信号を前記バッファ増幅器に供給する第1
のスイッチ回路と。
、受信バースト信号全バッファするバッファ増幅器と、
前記)くソファ増幅器の入力段に設けられ前記受信信号
を受信するために設定された第1の受信期間のみ前記受
信ノく−スト信号を前記バッファ増幅器に供給する第1
のスイッチ回路と。
前記バッファ増幅器の出力を入力し識別を行なう識別回
路と、前記第1の受信M ?#41よりも受信開始位相
が遅くかつ前記受信Iく一スト信号のノ(−スト長以上
の長さtゼする第2の受信期間のみ前記)(ソファ増幅
18沙の出力r前MCti+’it別回路に供給する第
2のスイッチ回路とから構成される0 次に図−を参照しながら不発明の詳細な説明する。第3
図に本発明による受信回路2側する伝送路インクフェイ
ス回路の1実施例を示す。
路と、前記第1の受信M ?#41よりも受信開始位相
が遅くかつ前記受信Iく一スト信号のノ(−スト長以上
の長さtゼする第2の受信期間のみ前記)(ソファ増幅
18沙の出力r前MCti+’it別回路に供給する第
2のスイッチ回路とから構成される0 次に図−を参照しながら不発明の詳細な説明する。第3
図に本発明による受信回路2側する伝送路インクフェイ
ス回路の1実施例を示す。
本実施例の動作を第4因のタイミング図な用いて説明す
る。送信回路5においてブロック化された送信バースト
信号Sはドライバ6に供給され、ドライバ6は第4図(
a)に示す制御信号9のノ・イレベルの送信#1間にお
いて送信バースト信号8全トランス7を介し伝送路8に
送出する。一方、伝送路8からの受領バースト16カル
はトジンス7を介し受信回路lOに供給される。受信回
路10では。
る。送信回路5においてブロック化された送信バースト
信号Sはドライバ6に供給され、ドライバ6は第4図(
a)に示す制御信号9のノ・イレベルの送信#1間にお
いて送信バースト信号8全トランス7を介し伝送路8に
送出する。一方、伝送路8からの受領バースト16カル
はトジンス7を介し受信回路lOに供給される。受信回
路10では。
第4図(clに示す制御信号16の)\イレベルの受信
期間において導通するスイッチ1lt−介しパッ゛ファ
増幅器13に受信バースト信号孔が入力される。
期間において導通するスイッチ1lt−介しパッ゛ファ
増幅器13に受信バースト信号孔が入力される。
伝送路8上の信号を第4図(b)に示す。バッファ増幅
器13は第4図(d)に示すように受信バースト信号比
全増幅するが同時に斜線で示すスイッチ雑音も増幅する
。このバッファ増幅器13の出力はスイッチ12に供給
される。スイッチ12は第4図(e)に示す制御信号1
5のハイレベルの受信期間のみ導通しバッファ増幅器1
3の出力は識別回路14に供給される。制御信号15の
与える受信期間の受信開始の位相は制御信号16の受信
開始の位相より後方にシフトしているので第4図(f)
に示すようにバッファ増幅器13において増幅されたス
イ、チ雑音のうち識別回路14に供給される量は極めて
小さくなる。なお、受信回路10は、第5図に示すよう
にロウレベルで導通するスイッチ!21を識別回路14
0入力と地気との間に設け、制御信号15の与える受信
期間においてのみバッファ増幅器13の出力を識別回路
14に供給しそれ以外の期間においては識別回路14の
入力全地気に短絡する構成にしてもよい。
器13は第4図(d)に示すように受信バースト信号比
全増幅するが同時に斜線で示すスイッチ雑音も増幅する
。このバッファ増幅器13の出力はスイッチ12に供給
される。スイッチ12は第4図(e)に示す制御信号1
5のハイレベルの受信期間のみ導通しバッファ増幅器1
3の出力は識別回路14に供給される。制御信号15の
与える受信期間の受信開始の位相は制御信号16の受信
開始の位相より後方にシフトしているので第4図(f)
に示すようにバッファ増幅器13において増幅されたス
イ、チ雑音のうち識別回路14に供給される量は極めて
小さくなる。なお、受信回路10は、第5図に示すよう
にロウレベルで導通するスイッチ!21を識別回路14
0入力と地気との間に設け、制御信号15の与える受信
期間においてのみバッファ増幅器13の出力を識別回路
14に供給しそれ以外の期間においては識別回路14の
入力全地気に短絡する構成にしてもよい。
第6図に本発明の別の実施例を示す。第6図の受信口路
の動作を第7図のタイミング図を用いて説明する。第7
図(a)及び(b)は第4図(e)及び(flと同一で
ありそれぞれ制御信号15及び識別回路14の入力信号
を示す。識別回路14を、制御信号15より受信開始の
位相が遅い第7図(clに示す制御信号17のハイレベ
ルの受信期間でのみ動作状態にすれば、第7図(b)に
斜線で示すスイッチ雑音に対しては識別を行なわないの
で、スイッチ雑音の影響金更に低減することができる。
の動作を第7図のタイミング図を用いて説明する。第7
図(a)及び(b)は第4図(e)及び(flと同一で
ありそれぞれ制御信号15及び識別回路14の入力信号
を示す。識別回路14を、制御信号15より受信開始の
位相が遅い第7図(clに示す制御信号17のハイレベ
ルの受信期間でのみ動作状態にすれば、第7図(b)に
斜線で示すスイッチ雑音に対しては識別を行なわないの
で、スイッチ雑音の影響金更に低減することができる。
従って、識別回路14は第7図(d)に示すように受信
バースト信号Rを識別したディジタル信号比1のみを出
力する。
バースト信号Rを識別したディジタル信号比1のみを出
力する。
第8図に第6図で用いられる識別回路14の1構成例を
示す。第8図の識別回路14はピーク値を保持すると共
に識別のためのしきい値を出力するピーク値保持回路2
1.得られたしきい値を負入力に、受信バースト信号を
正入力にそれぞれ入力しディジタル値を出力する比較器
22及び制御信号17のハイレベルの期間のみ比較器2
2の出力を識別結果として出力するANDゲート23
とから構成されている。なお、受信バースト信号が複流
符号の場合は、破線で示す全波整流回路24を入力段に
設ける。
示す。第8図の識別回路14はピーク値を保持すると共
に識別のためのしきい値を出力するピーク値保持回路2
1.得られたしきい値を負入力に、受信バースト信号を
正入力にそれぞれ入力しディジタル値を出力する比較器
22及び制御信号17のハイレベルの期間のみ比較器2
2の出力を識別結果として出力するANDゲート23
とから構成されている。なお、受信バースト信号が複流
符号の場合は、破線で示す全波整流回路24を入力段に
設ける。
このように本発明によれば個々のスイッチにおける雑音
が無視できぬほど大きくとも識別結果への影響全極めて
小さくすることができ1通信品質が良くかつ経済的なバ
ースト形双方向ディジタル伝送の受信回路を提供するこ
とができる。
が無視できぬほど大きくとも識別結果への影響全極めて
小さくすることができ1通信品質が良くかつ経済的なバ
ースト形双方向ディジタル伝送の受信回路を提供するこ
とができる。
フェイス回路の動作を示すタイミング図、纂3図3図の
伝送路インタフェイス回路の動作を示すタイミング図、
第5図は受信回路の別の構成例を水回路の動作を示すタ
イミング図、第8図は第6図の識別回路の構成例を示す
ブロック図である。 図において、 l、5は送信回路、 2.10は受信
回路、 3.11.12.12’はスイッチ。 4.8は伝送路、 6はドライバ、 7はトランス、1
3はバッファ増Ih器、 14は識別回路。 21はピーク値保持回路、22は比較器、23はAND
ゲート、24は整流回路を示す。 オ l 口 才 2 問 (d) R
23口 牙4 口 (−f) Rオ、!
;図 /Δ オ C図 看 ?困 (d) 、・オ 8
図
伝送路インタフェイス回路の動作を示すタイミング図、
第5図は受信回路の別の構成例を水回路の動作を示すタ
イミング図、第8図は第6図の識別回路の構成例を示す
ブロック図である。 図において、 l、5は送信回路、 2.10は受信
回路、 3.11.12.12’はスイッチ。 4.8は伝送路、 6はドライバ、 7はトランス、1
3はバッファ増Ih器、 14は識別回路。 21はピーク値保持回路、22は比較器、23はAND
ゲート、24は整流回路を示す。 オ l 口 才 2 問 (d) R
23口 牙4 口 (−f) Rオ、!
;図 /Δ オ C図 看 ?困 (d) 、・オ 8
図
Claims (1)
- 【特許請求の範囲】 1、受信バースト信号上バッファするバッファ増幅器と
、前記バッファ増幅器の人力段に設けられ前記受信バー
スト信号音受信するために設定された第1の受信期間の
み前記受信バースト信号を前記バッファ増幅器に供給す
る第1のスイッチ回路と、前記バッファ増幅器の出力を
入力し識別を行なう識別回路と、前記第1の受傷期間よ
りも受信開始の位相が遅くかつ前記受信バースト信号の
バースト長以上の長さを有する第2の受信期間のみ前記
バッファ増幅器の出力を前記識別回路に供給する第2の
スイッチ回路°とから構成されることを特徴とするバー
スト形双方向ディジタル伝送の受信回路。 2o 前記識別回路が、前記第2の受信期間よりも受
信開始の位相が遅くかつ前記受信バースト信号のバース
ト長以上の長さ!有する第3の受信期間においてのみ動
作状態となることを特徴とする特許噴水の範囲第1項記
載のバースト形双、方向ディジタル集送や受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16005682A JPS5949034A (ja) | 1982-09-14 | 1982-09-14 | バ−スト形双方向デイジタル伝送の受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16005682A JPS5949034A (ja) | 1982-09-14 | 1982-09-14 | バ−スト形双方向デイジタル伝送の受信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5949034A true JPS5949034A (ja) | 1984-03-21 |
Family
ID=15706947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16005682A Pending JPS5949034A (ja) | 1982-09-14 | 1982-09-14 | バ−スト形双方向デイジタル伝送の受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5949034A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5672510A (en) * | 1979-11-20 | 1981-06-16 | Toshiba Corp | Muting circuit |
JPS56158546A (en) * | 1980-05-09 | 1981-12-07 | Nec Corp | Transmission and reception controlling circuit |
-
1982
- 1982-09-14 JP JP16005682A patent/JPS5949034A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5672510A (en) * | 1979-11-20 | 1981-06-16 | Toshiba Corp | Muting circuit |
JPS56158546A (en) * | 1980-05-09 | 1981-12-07 | Nec Corp | Transmission and reception controlling circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5958933A (ja) | 双方向バ−スト形デイジタル伝送の受信回路 | |
JPS5949034A (ja) | バ−スト形双方向デイジタル伝送の受信回路 | |
US4305154A (en) | Transceiver | |
CA2058120A1 (en) | Method and system for making bipolar switching to protection channel | |
JPS5949035A (ja) | 時間分割双方向デイジタル伝送の受信回路 | |
JPS5958934A (ja) | 双方向時間分割ディジタル伝送の受信回路 | |
US4316057A (en) | Circuit arrangement for the automatic, adaptive distortion correction of ringings of at least three-stage base band signal | |
AU602649B2 (en) | Rf power control circuit | |
JPS5459810A (en) | Signal waveform transmission system | |
JPS54116802A (en) | Privacy communication system | |
JP2984850B2 (ja) | 受信機 | |
JPH0239764A (ja) | モデム装置 | |
JPS6221071Y2 (ja) | ||
JP3099493B2 (ja) | 情報伝送装置 | |
JPS59187266U (ja) | フアクシミリの自動受信解除装置 | |
SU1201858A1 (ru) | Устройство дл передачи и приема информации | |
JPH0217764A (ja) | ファクシミリ伝送制御方式 | |
JPS5910831Y2 (ja) | 通信機 | |
JPS56145422A (en) | Terminal device | |
JPS6257324A (ja) | 送受信切替装置 | |
IT1186008B (it) | Disposizione per la determinazione dell'altezza degli umpulsi | |
JPH05145897A (ja) | Museデコーダ | |
JPS5961241A (ja) | 端末装置のデ−タ伝送方式 | |
JPS6021664A (ja) | 通信方式 | |
JPH05175990A (ja) | 第2チャネルデータ伝送装置 |