JPH07143114A

JPH07143114A - 同期検出回路

Info

Publication number: JPH07143114A
Application number: JP5286377A
Authority: JP
Inventors: Shiyuugo Yamashita; 周悟山下; Yoshikazu Tomita; 義数富田; Toru Kuroda; 徹黒田; Masayuki Takada; 政幸高田; Tadashi Isobe; 忠磯部; Tsukasa Yamada; 宰山田
Original assignee: Nippon Hoso Kyokai NHK; Sanyo Electric Co Ltd; Japan Broadcasting Corp
Current assignee: Sanyo Electric Co Ltd; Japan Broadcasting Corp
Priority date: 1993-11-16
Filing date: 1993-11-16
Publication date: 1995-06-02
Anticipated expiration: 2014-08-25
Also published as: JP2939100B2

Abstract

(57)【要約】【構成】端子１２からの受信データａをデータレジス
タ３２に入力する。データレジスタ３２のＢＩＣ検出箇
所のデータをセレクタ３８で抽出してＢＩＣ検出回路１
６に与える。ＢＩＣ検出回路１６では、与えられたデー
タからＢＩＣ状態信号ｃを得、ＢＩＣ状態レジスタ２０
に入力していく。ＢＩＣ状態レジスタからは時系列的に
連続するＢＩＣ状態信号ｃからなるＢＩＣパターンをＢ
ＩＣパターン判定回路２４に与える。ＢＩＣパターン判
定回路２４では、正規な変化パターンと与えられたＢＩ
Ｃパターンとを比較する。両者が等しい状態が所定回数
連続することを同期検出部２２が検出すれば、ブロック
同期が確定する。【効果】ブロック同期をより正確に確定しかつより早
く確立できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は同期検出回路に関し、
特にたとえば各パケットの先頭にＢＩＣ（Block Identi
fication Code ：ブロック識別符号）が付加された複数
のブロックによって１つのフレームが構成されたデータ
を受信し、フェージング，マルチパルスあるいはトンネ
ル等によって電波（データ）の消失が生じ得る、移動体
ＦＭ多重放送受信機の同期検出回路に関する。

【０００２】

【従来の技術】移動体ＦＭ多重放送においては、複数の
ブロックによって１フレームのデータが構成されてお
り、従来のようにフレームの先頭にのみ同期信号（フレ
ーミングコード）があるのではなく、各パケットの先頭
に同期信号として作用する４種類のＢＩＣ（ＢＩＣ１〜
ＢＩＣ４）が付加されている。したがって、移動体ＦＭ
多重放送受信機においては、このＢＩＣを検出すること
によってブロック同期を得る。また、１フレームの間に
はＢＩＣ４→ＢＩＣ１，ＢＩＣ１→ＢＩＣ３，ＢＩＣ４
→ＢＩＣ２，ＢＩＣ２→ＢＩＣ３というフレーム内の位
置を確定できる４つの変化点があり、このＢＩＣの変化
点を検出することによってフレーム同期を得る。

【０００３】正規のＢＩＣと受信データのビットパター
ンとの不一致数が誤り許容ビット数以下であれば受信デ
ータはＢＩＣとみなされる。そして、ＢＩＣとみなされ
た受信データは、ブロック同期をロックするために、ブ
ロック同期再生回路に同期タイミング信号を出力する際
に用いられる。ここで、図１１を参照して、従来の同期
検出回路１の動作を簡単に説明する。

【０００４】受信データが端子２に、受信データに同期
したクロック信号が端子３にそれぞれ入力され、ＢＩＣ
検出回路４によって４種類のＢＩＣが検出される。検出
されたＢＩＣは同期検出回路５に供給され、カウンタ６
から出力されるブロック同期信号との間でブロック同期
制御が行われる。すなわち、ＢＩＣ検出回路４から出力
されるＢＩＣとカウンタ６から出力されるブロック同期
信号とが非同期と判定されれば、ブロック同期が外れて
いるとみなされる。また、同期がとれていれば、同期検
出回路５から端子７へブロック同期検出信号が出力され
る。また、同期検出回路５において、ＢＩＣ４→ＢＩＣ
１，ＢＩＣ１→ＢＩＣ３，ＢＩＣ４→ＢＩＣ２，ＢＩＣ
２→ＢＩＣ３のいずれかのＢＩＣの変化点を検出した場
合には、端子８へフレーム変化点検出信号が出力され
る。

【０００５】このように従来の同期検出回路１では、受
信データが単に誤り許容ビット数内のデータであればＢ
ＩＣとして認識し、ＢＩＣの種類に拘わらず、ブロック
同期をとる際に４種類のＢＩＣのいずれかが２８８ビッ
ト毎にブロック後方保護回路分連続して現れれば、ブロ
ック同期が確定したとみなして、ブロック同期検出を行
っていた。

【０００６】

【発明が解決しようとする課題】一方、図１２の移動体
ＦＭ多重放送のデータ構造を見て明らかなように、２ブ
ロック以上の区間におけるＢＩＣの系列には規則性があ
る。しかし、従来では上述のように、フレーム同期をと
るときに各パケットの先頭に付加されたＢＩＣのビット
パターンを個々に使用するだけであり、ブロック同期検
出時には数ブロックの区間にまたがるＢＩＣパターンは
何ら考慮されていなかった。このため、正規のＢＩＣで
はないのにＢＩＣとして検出されたビットパターンがブ
ロック後方保護回数分連続して検出されてもブロック同
期が確立することがあった。また、この問題を発生させ
ないためには、ブロック後方保護回数を大きめにとらな
ければならず、同期の確立が遅くなるという問題点があ
った。

【０００７】また、従来の同期検出回路では、データに
ずれが発生し、ブロック同期の獲得動作が煩雑になると
いう問題点があった。すなわち、一般に、各ＢＩＣのビ
ットパターンの自己相関係数はそれぞれピークを持ち、
４種類のビットパターンの相互相関係数は低くなるよう
に選ばれている。したがって、数ビット程度のデータシ
フトではＢＩＣを誤って検出する可能性は少ない。しか
し、従来では、ブロック同期確定時にはクロック信号に
同期して自走するカウンタ６が示す同期検出点において
ブロック同期を検出しているため、マルチパスによって
数ビットのデータのずれが数十ブロックにまたがって発
生すると、一旦ブロック同期を外してから新たにブロッ
ク同期を獲得しなければならなかった。

【０００８】さらに、トンネル内や弱電界中のビルの狭
間等の受信レベルを満たさない電波（データ）を受信す
る場合には（電波の消失を伴う区間では）、復調器側で
クロック再生を行えないため受信機内のクロック発生回
路の精度によっては復調器の信号検出位置やブロック検
出用のカウンタに誤差が発生し、結果として受信機側に
おけるデータのシフトが発生し、ブロック同期検出点が
ずれる。したがって、ブロック同期検出点を改めて探し
再度ブロック同期を確立しなければならなかった。

【０００９】それゆえに、この発明の主たる目的は、ブ
ロック同期をより正確に確定することができる、同期検
出回路を提供することである。この発明の他の目的は、
ブロック同期検出点のずれを素早く補正できる、同期検
出回路を提供することである。

【００１０】

【課題を解決するための手段】第１の発明は、各パケッ
トの先頭にフレーム同期およびブロック同期をとるため
のＢＩＣが付加された複数のブロックによって１つのフ
レームが構成され、ＢＩＣの種類がフレーム内の位置に
応じて固定的に割り付けられることによってＢＩＣの変
化パターンが所定数種類に固定されているデータを受信
するＦＭ多重放送受信機の同期検出回路であって、デー
タからＢＩＣを検出するＢＩＣ検出手段、およびＢＩＣ
検出手段によって検出されたＢＩＣの時系列データであ
るＢＩＣパターンが所定の変化パターンと等しければＢ
ＩＣパターンを構成するＢＩＣを正規なＢＩＣと判定す
るＢＩＣパターン判定手段を備える、同期検出回路であ
る。

【００１１】第２の発明は、各パケットの先頭にフレー
ム同期およびブロック同期をとるためのＢＩＣが付加さ
れた複数のブロックによって１つのフレームが構成され
たデータを受信するＦＭ多重放送受信機の同期検出回路
であって、ブロック同期確定時に正規のブロック同期検
出点を検出する第１のカウンタ、データから抽出された
ビットパターンが誤り許容ビット数内のパターンであれ
ばそのビットパターンをＢＩＣとするＢＩＣ検出手段、
および第１カウンタの値が正規のブロック同期検出点を
含む所定範囲内にあるときに、ＢＩＣのうちＢＩＣの真
のビットパターンに最も近いビットパターンを有するＢ
ＩＣの検出点をブロック同期検出点とするブロック同期
最適点検出手段を備える、同期検出回路である。

【００１２】

【作用】第１の発明では、まず、受信したデータを第２
シフトレジスタに入力する。第２シフトレジスタのＢＩ
Ｃ検出箇所のデータを選択手段で抽出しＢＩＣ検出手段
に与える。ＢＩＣ検出手段では、与えられたデータから
ＢＩＣを検出し、そのＢＩＣを第１シフトレジスタに入
力していく。第１シフトレジスタには時系列的に連続す
るＢＩＣが入力され、第１シフトレジスタはＢＩＣパタ
ーンをＢＩＣパターン判定手段に与える。そして、ＢＩ
Ｃパターン判定手段で所定の変化パターンと第１シフト
レジスタからのＢＩＣパターンとを比較する。両者が等
しい状態が所定回数連続すれば、ブロック同期が確定す
る。

【００１３】第２の発明では、データから抽出したビッ
トパターンがＢＩＣ誤り許容ビット数内のパターンであ
ることをＢＩＣ検出手段が検出すれば、そのビットパタ
ーンをＢＩＣとしてブロック同期最適点検出手段に与え
る。ブロック同期最適点検出手段では、第１のカウンタ
の値が所定範囲になった場合に、ＢＩＣ検出手段からの
ＢＩＣのうちでＢＩＣの真のビットパターンに最も近い
ビットパターンを持つＢＩＣの検出点をブロック同期検
出点とする。また、正規のブロック同期検出点とブロッ
ク同期最適点検出回路で検出されたブロック同期検出点
とのずれ量が第３のシフトレジスタで保持される。この
ずれ量に応じて、第１のシフトレジスタから転送すべき
データのビット数が、転送ビット数算出手段で算出され
る。さらに、正規のブロック同期検出点に定常なずれが
発生して第３のシフトレジスタの値が常に一定の値をと
る場合には、第３のシフトレジスタの保持するずれ量に
応じて、第１のカウンタが検出する正規の同期検出点を
補正する。なお、第３のシフトレジスタの段数を増やす
ことによって第１のカウンタが示す正規のブロック同期
検出点のずれの計測精度を高めることができる。

【００１４】

【発明の効果】第１の発明によれば、ＢＩＣの時系列デ
ータであるＢＩＣパターンと所定の変化パターンと等し
いか否かを判定することによって、ブロック同期をより
正確に確定でき、また後方保護回数を大きくする必要も
ないので、ブロック同期の確立を早めることができる。

【００１５】第２の発明によれば、マルチパスや受信機
のクロック発生回路によって発生するブロック同期検出
点のずれを素早く補正するので、ブロック同期およびフ
レーム同期が外れにくくなる。したがって、誤り訂正を
行えるブロック数が増加し、その結果としてデータの正
受信率が向上する。この発明の上述の目的，その他の目
的，特徴および利点は、図面を参照して行う以下の実施
例の詳細な説明から一層明らかとなろう。

【００１６】

【実施例】一般に、移動体ＦＭ多重放送では、（２７
２、１９０）短縮化差集合巡回符号を挟んで連続するＢ
ＩＣ間には一定の規則性が存在する。たとえば、３つの
連続るＢＩＣパターンの時系列を表１に示す。

【００１７】

【表１】

【００１８】表１（Ａ）は、現時点をｔ，１パケット前
をｔ−２８８，２パケット前をｔ−５７６，ＢＩＣ１〜
４各々のＢＩＣを１〜４で表した後方向のＢＩＣパター
ンの時系列である。また、表１（Ｂ）は、表１（Ａ）の
逆であり、前方向のＢＩＣパターンの時系列である。表
１より、３つの連続するＢＩＣパターンは１３パターン
存在することがわかる。なお、表１（Ｂ）に現れる点線
部以下のＢＩＣパターンの時系列は、電源投入直後のみ
現れることに留意されたい。この発明の実施例では、こ
の連続するＢＩＣパターンの時系列の規則性を利用して
同期検出を行う。

【００１９】同期検出回路の構成手法としては、表１
（Ａ）および表１（Ｂ）に対応して２通り考えられる。
表１（Ｂ）を実現する同期検出回路は、ＢＩＣの種類
（ＢＩＣを検出できなかったものをも含む。）を示す値
を保持するレジスタをＢＩＣパターン判定回路で使用さ
れるＢＩＣ時系列分だけ連ねたシフトレジスタを持つ。
これを、図１の実施例で述べるＢＩＣ状態レジスタ型の
ブロック同期検出回路１０に示す。なお、ＢＩＣ状態レ
ジスタ型の場合、ブロック同期確定時のＢＩＣ状態レジ
スタのシフト動作は２８８ビット毎に行われる。

【００２０】表１（Ａ）を実現する同期検出回路は、Ｂ
ＩＣパターン判定回路に必要な分だけのＢＩＣ部を含ん
だビット長を持つシフトレジスタ（以下単に、「データ
レジスタ」という）を持ち、データレジスタ内の２８８
ビット離れた所定のＢＩＣ検出箇所に現れるデータがＢ
ＩＣとみなせるか否かを各々の箇所に対して判定し、得
られた結果をＢＩＣ状態レジスタに保存し、その結果を
ＢＩＣパターン判定回路に入力する構成となる。これ
を、図３に示すデータレジスタ型のブロック同期検出回
路３０に示す。このデータレジスタ型の場合、データレ
ジスタのシフト動作はクロック信号に同期して１ビット
毎に行われる。なお、ブロック同期検出回路３０のＢＩ
Ｃ状態レジスタ２０の段数を増やすことで、表１（Ｂ）
を実現する回路をも構成できる。

【００２１】まず、図１を参照して、ＢＩＣ状態レジス
タ型の同期検出回路１０について説明する。同期検出回
路１０は端子１２および１４を含み、端子１２に受信デ
ータａが、端子１４に受信データａに同期した移動体Ｆ
Ｍ多重放送のクロック信号ｂがそれぞれ入力される。受
信データａのデータ伝送レートはたとえば１６ｋｂｐｓ
である。ＢＩＣ検出回路１６は、入力された受信データ
ａがＢＩＣ誤り許容ビット数以内であるかどうかを判定
する。もし、ＢＩＣ誤り許容ビット数以内のパターンで
あれば、ＢＩＣ検出回路１６は受信データａがどのＢＩ
Ｃであるかを決定する。すなわち、ＢＩＣ検出回路１６
は、受信データａがＢＩＣ１，ＢＩＣ２，ＢＩＣ３，Ｂ
ＩＣ４またはＢＩＣを検出できなかったのいずれの状態
に入るかを決定し、それを３ビットのＢＩＣ状態信号ｃ
として、ＢＩＣ状態レジスタ２０に出力する。カウンタ
１８は、クロック信号ｂに同期してカウントアップされ
同期検出部２２からのリセット信号ｄによってリセット
される２８８ビットカウンタである。このカウンタ１８
からのシフトおよびラッチ信号ｅによって示されるＢＩ
Ｃパターン検出時点において、ＢＩＣ状態レジスタ２０
の各段は右へシフトすると同時にＢＩＣ検出回路１６か
らのＢＩＣ状態信号ｃをＢＩＣ状態レジスタ２０の初段
にラッチする。ＢＩＣパターン判定回路２４には、表１
（Ｂ）に含まれるＢＩＣパターンが格納され、これが正
規な変化パターンとみなされる。ＢＩＣ状態レジスタ２
０の各段からの出力はＢＩＣパターン判定回路２４で表
１（Ｂ）に含まれるＢＩＣパターンと比較される。ＢＩ
Ｃパターン判定回路２４が、ＢＩＣ状態レジスタ２０の
各段からの出力から表１（Ｂ）に含まれるＢＩＣパター
ンを検出すると、ＢＩＣ検出信号ｆを同期検出部２２に
出力する。同期検出部２２は、その置かれている状態か
ら、ブロック同期獲得動作、ブロック同期確立動作また
はブロック同期確定時の３つに分類される。

【００２２】ブロック同期獲得動作中の同期検出部２２
は、ＢＩＣパターン判定回路２４でＢＩＣパターンを検
出するまでカウンタ１８にリセット信号ｄを発生し続け
ると同時に、ＢＩＣ状態レジスタ２０の各段にクリア信
号ｇを発生し続ける。このとき、ＢＩＣ状態レジスタ２
０がとり得る値は、上述のＢＩＣ状態信号ｃとは異なる
値に設定される。

【００２３】同期検出部２２は、ＢＩＣパターン判定回
路２４が一旦ＢＩＣパターンを検出するとブロック同期
確立動作に移る。すなわち、同期検出部２２からはブロ
ック同期獲得動作中のように頻繁にリセット信号ｄおよ
びクリア信号ｇは発生せず、ＢＩＣ状態レジスタ２０の
シフトおよびラッチ動作はカウンタ１８が２８８を示す
ごとに信号ｅがカウンタ１８から与えられて行われる。
ここでブロック同期確立動作中に、ＢＩＣパターン判定
回路２４が、一旦正しいＢＩＣパターン以外の変化パタ
ーンを検出すると、同期検出部２２はブロック同期獲得
動作に逆行し、新たに同期獲得動作に入る。

【００２４】逆に、ブロック同期確立動作時に、ＢＩＣ
パターン判定回路２４からのＢＩＣ検出信号ｆが予め定
められた回数分正しいＢＩＣパターンを連続して検出し
た場合、すなわち同期検出部２２のブロック同期後方保
護回数（この実施例では５回）を満たした場合には、同
期検出部２２はブロック同期確定状態に入る。そして、
同期検出部２２は、ＢＩＣ状態レジスタ２０のＭ段（Ｍ
≧３：この実施例では３段）以降をクリア状態に保つク
リア信号ｈを出力すると同時に、ブロック同期信号ｉを
ハイレベルとして端子２６から出力する。なお、ブロッ
ク同期確立動作およびブロック同期確定状態において、
カウンタ１８は２８８ビット毎にＢＩＣ状態レジスタ２
０にシフトおよびラッチ信号ｅを出力する。

【００２５】一方、ＢＩＣパターン判定回路２４は、Ｂ
ＩＣ状態レジスタ２０からの出力によってフレーム変化
点の検出も行う。すなわち、ＢＩＣパターン判定回路２
４は、表１（Ｂ）の＊印のＢＩＣパターンを検出する
と、フレーム変化点検出信号ｊを同期検出部２２に出力
する。なお、ブロック同期確定時のフレーム変化点検出
信号ｊはＢＩＣ状態レジスタ２０の１段目と２段目とを
用いて検出する。同期検出部２２では、このフレーム変
化点信号ｊが正しいタイミングで予め設定された回数分
（フレーム同期後方保護回数分）検出されると、フレー
ム同期確定状態に入り、出力されるフレーム同期信号ｋ
をハイレベルとして端子２８から出力する。

【００２６】なお、カウンタ１８の出力ｌは、同期検出
部２２に同期検出タイミングを伝える信号である。なお
図２に、図１実施例の同期検出回路１０のタイミング図
を示し、図１中の「１」，「２」，「３」および「４」
はそれぞれＢＩＣ１，ＢＩＣ２，ＢＩＣ３およびＢＩＣ
４を、「０」はクリア状態にあることを、「５」はＢＩ
Ｃのビットパターンを検出できなかったことを示す。ま
た、「×」印で示す範囲には、様々なＢＩＣを示すＢＩ
Ｃ状態信号ｃが入力され得る。図４においても同様であ
る。

【００２７】このような同期検出回路１０によれば、以
下のような効果が得られる。 (1) ＢＩＣパターンを用いて同期検出することによっ
て、誤ったブロック同期獲得動作を継続する確率が低下
する。ＢＩＣパターン判定回路２２では、ＢＩＣの正規
の変化パターン以外の変化パターンを構成するＢＩＣを
正規なＢＩＣとみなさないので、誤ってデータをＢＩＣ
とみなして同期獲得状態に入る確率が減少し、ブロック
同期確立が従来より速くなる。

【００２８】たとえば、ＢＩＣのビット数を１６ビッ
ト，ＢＩＣ誤り許容ビット数をｔビットとして、ランダ
ムなデータをＢＩＣと誤認してブロック同期獲得動作に
入った（以下単に、「誤同期獲得」という）場合、ｎブ
ロック後まで誤ったブロック同期獲得動作を継続する従
来の確率ｐ（ｔ，ｎ）は、数１によって求められる。

【００２９】

【数１】

【００３０】なお、数１によって求めた具体的な値は以
下の通りである。ｐ（１，１）＝０．００１９５３ｐ（２，１）＝０．０２１９７３ｐ（３，１）＝０．１３６７１９ｐ（４，１）＝０．５５５４２０ところで、ＢＩＣ時系列の規則性を考慮しない場合のｎ
ブロック連続するＢＩＣに現れる変化パターンは４ⁿ通
りである。しかし、規則性を考慮に入れるとＢＩＣパタ
ーンの数Ｑ（ｎ）は以下のような値をとる。

【００３１】Ｑ（２）＝９Ｑ（３）＝１３Ｑ（４）＝１７Ｑ（５）＝２１Ｑ（６）＝２５したがって、ＢＩＣの正規な変化パターン以外の変化パ
ターンをとるＢＩＣをＢＩＣとみなさない場合に、誤同
期獲得してｎブロック後まで誤ったブロック同期獲得動
作を継続する確率ｐ_e（ｔ，ｎ）は、数２で表される。

【００３２】

【数２】

【００３３】具体的な数値を挙げると以下のようにな
る。ｐ_e（４，１）＝０．５５５４２０×９／１６＝０．３１２４２ｐ_e（４，２）＝０．３０８４９１×１３／６４＝０．０６２６６ｐ_e（４，３）＝０．１７１３４２×１７／２５６＝０．０１１３８ｐ_e（４，４）＝０．０９５１６７×２１／１０２４＝０．００１９５ｐ_e（４，５）＝０．０５２８５８×２５／４０９６＝０．０００３２したがって、この実施例によれば、ｎブロック後まで誤
ったブロック同期獲得動作を継続する確率ｐ_e（ｔ，
ｎ）が、従来の確率ｐ（ｔ，ｎ）より大幅に低下する。

【００３４】(2) ブロック同期未確定時のフレーム変化
点検出をより正確に行える。なぜなら、従来２つのＢＩ
Ｃの変化パターンからフレーム変化点を検出していた
が、この実施例では複数（３つ）のＢＩＣの変化パター
ンによってフレーム変化点を検出できるからである。な
お、ＢＩＣ状態レジスタ２０が十分長い場合には、ブロ
ック同期未確定時のフレーム変化点信号は十分に信頼で
きるので、フレーム変化点信号を、フレーム同期確立の
ための変化点信号として用いることができる。図３の実
施例のデータレジスタ３２が十分長い場合も同様であ
る。このとき、ＢＩＣ状態レジスタ２０およびデータレ
ジスタ３２の長さは、数２で求められる確率からケース
バイケースで決められる。

【００３５】(3) ブロック同期確定時には以下のような
効果がある。クリア信号が与えられるＢＩＣ状態レジス
タ２０のＭ段目のレジスタの段数を大きくした場合に
は、フレーム変化点検出の正確さが増すというメリット
を有する。 (4) 回路規模を小さくできる。

【００３６】次いで、図３に、データレジスタ型の同期
検出回路３０を示す。同期検出回路３０は端子１２およ
び１４を含み、端子１２に受信データａが、端子１４に
受信データａに同期したクロック信号ｂがそれぞれ入力
される。たとえばＮ×２８８＋１６ビット（Ｎ≧１）の
シフトレジスタによって構成されるデータレジスタ３２
に受信データａがクロック信号ｂに同期してシフトされ
ていき、Ｎ×２８８＋１６ビットシフトした後の出力ｍ
が端子３４を介して受信機内部のデータメモリ（ともに
図示せず）に格納され、復号処理を待つ。データレジス
タ３２は、Ｎ＋１個のＢＩＣ検出箇所を含む受信データ
ａを保持する。移動体ＦＭ多重放送のクロック信号ｂに
同期した２８８ビットカウンタからなるカウンタ１８
は、タイミング発生回路３６にＢＩＣパターン検出の開
始信号ｎを出力する。ブロック同期未確定時では、セレ
クタ３８はデータレジスタ３２が１ビットシフトする毎
にタイミング発生回路３６から出力されるＮ＋１個の矩
形波のクロック信号ｏの各々の立ち上がりエッジに同期
して、データレジスタ３２の端子１２側からＮ＋１個の
ＢＩＣ検出箇所（データレジスタ３２中の斜線でハッチ
ングされた部分）を順次選択していく。セレクタ３８に
よって選ばれたＮ＋１個中の１つのビットパターン（１
６ビット）ｐはＢＩＣ検出回路１６に入力される。そし
て、ＢＩＣ検出回路１６で、ＢＩＣ１，ＢＩＣ２，ＢＩ
Ｃ３，ＢＩＣ４またはＢＩＣを検出できなかったのいず
れの状態に入るかが決定される。この決定された状態を
表すＢＩＣ状態信号（３ビット）ｃは、クロック信号ｏ
の立ち下がりエッジに同期してＢＩＣ状態レジスタ２０
に入力される。ＢＩＣ状態レジスタ２０のシフト動作は
クロック信号ｏのｎ＋１個目の立ち下がりエッジで終了
する。シフト終了時点のＢＩＣ状態レジスタ２０に保存
されているＢＩＣ状態信号ｃがＢＩＣパターン判定回路
２４に入力される。なお、ＢＩＣ状態レジスタ２０の初
段からＮ−１段までのＢＩＣ状態信号ｃはセレクタ４０
を通過しＢＩＣパターン判定回路２４に入力される。セ
レクタ４０は、同期検出部２２からのブロック同期信号
ｋに従い、ブロック同期未確定時にはＢＩＣ状態信号ｃ
をそのまま通過させるが、一旦ブロック同期が確立する
と対応するＢＩＣ状態レジスタ２０をクリアするときの
値「０」をＢＩＣパターン判定回路２４に出力する。こ
のＢＩＣ状態信号ｃが時系列的に連続したデータがＢＩ
Ｃパターンとなる。

【００３７】ＢＩＣパターン判定回路２４には、表２に
含まれるＢＩＣパターンが格納され、これが正規な変化
パターンとみなされる。なお、ＢＩＣパターン判定回路
２４に表２に含まれるＢＩＣパターンが格納される結果
として、表１（Ａ）に含まれるＢＩＣパターンも格納さ
れる。

【００３８】

【表２】

【００３９】したがって、ブロック同期未確定中には、
ＢＩＣパターン判定回路２４の入力が表２の破線より上
のＢＩＣパターンすなわち表１（Ａ）に示すＢＩＣパタ
ーンが入力されると、ＢＩＣパターン検出信号ｆを同期
検出部２２に出力する。また、表２の＊印のＢＩＣパタ
ーンを検出するとフレーム変化点信号（この場合、どの
パターンが選ばれたかを示す信号の意味も含む。）ｊを
同期検出部２２に出力する。

【００４０】一方、それ以外の動作モードでは、ＢＩＣ
パターン判定回路２４への入力はセレクタ４０によって
ＢＩＣ状態レジスタ２０の初段からＮ−１段目までの値
を見掛け上「０」とみなされる。したがって、それに対
応させるには、表１（Ａ）に含まれるような未確定状態
の現れないＢＩＣパターンは用いることができず、ＢＩ
Ｃパターンを拡張する必要がある。したがって、ＢＩＣ
パターン判定回路２４では、表２を用いて、入力される
ＢＩＣパターンと表２の破線より下のＢＩＣパターンと
を比較し、ＢＩＣパターン検出信号ｆおよびフレーム変
化点信号ｊを同期検出部２２に出力する。なお、ＢＩＣ
パターン判定回路２４にブロック同期信号ｉを入力させ
るのは、ブロック同期確立時のＢＩＣパターン検出信号
ｆをＢＩＣ状態レジスタ２０の最終段とその１つ前のレ
ジスタからのＢＩＣ状態信号ｃとによって決定してもよ
いことを示している。

【００４１】同期検出部２２は、ＢＩＣパターン検出信
号ｆおよびフレーム変化点信号ｊを受け、後方保護回数
を満たした場合にはブロック同期信号ｉおよびフレーム
同期信号ｋを出力し同期確定状態に入る。また、同期検
出部２２は、ブロック同期獲得動作中にＢＩＣパターン
を検出できない場合はリセット信号ｄを発生し、カウン
タ１８を制御する。なお、信号ｌは、ブロック同期獲得
動作以外の動作モードでブロック同期検出タイミングを
同期検出部２２に伝える信号である。

【００４２】このように構成される同期検出回路３０の
タイミング図を図４に示す。このような図３に示す同期
検出回路３０によれば、図１に示す同期検出回路１０で
述べた効果、すなわち確率ｐ_e（ｔ，ｎ）を低下でき、
またブロック同期未確定時およびブロック同期確定時の
フレーム変化点信号がより正確に検出できるという効果
のほかに以下のような効果が得られる。

【００４３】すなわち、ＢＩＣ状態レジスタ型の同期検
出回路１０によれば、電源投入直後を除いて確率ｐ
_e（ｔ，ｎ）が低下するという性能向上を得ることがで
きるが、その反面、誤同期獲得の判定が複数のブロック
にまたがる場合には、誤同期獲得に費やしたブロック分
の受信データａは、ブロック分割して既に受信機内のメ
モリに入っているため再度メモリから読み出してのブロ
ック分割は困難であり、正しいＢＩＣを検出することが
できない場合があった。この点、データレジスタ型の同
期検出回路３０によれば、確率ｐ_e（ｔ，ｎ）を低下で
きると同時に、最良の場合には誤同期獲得が発生しても
次のビットに対して同期獲得ができるため、誤同期獲得
に伴う受信データａの損失を最小限にすることができ
る。この結果、同期検出回路３０を用いると、ブロック
同期確立が同期検出回路１０より飛躍的に速くなる。

【００４４】なお、同期検出回路３０では、同期検出回
路１０に比べて受信データａが受信機内に送られるまで
にデータレジスタ長分の遅延が発生する。しかし、デー
タレジスタ３２をたとえば６ブロック分のＢＩＣを含む
ように設定すると、０．１０９秒（６×２８８＋１６ビ
ット分）の遅延が発生するだけであり、この程度の遅延
は、人間の感覚からすれば非常に短いといえるので無視
し得る。

【００４５】さらに、同期検出回路３０のように複数箇
所のＢＩＣ検出を行うには、一般にはＢＩＣ検出分だけ
のＢＩＣ検出回路が必要になる。すなわち、データレジ
スタ３２の長さを延ばせば延ばすほど、データレジスタ
３２やＢＩＣパターン判定回路２４等の必要不可欠な構
成要素の回路規模が拡大するほかに、ＢＩＣ検出箇所分
のＢＩＣ検出回路が必要になる。しかし、移動体ＦＭ多
重放送のデータ伝送レートが１６ｋｂｐｓ（１クロック
は６２．５マイクロ秒）と低いため、ＢＩＣ検出回路１
６の入力段にセレクタ３８を、出力段にＢＩＣ検出箇所
分のＢＩＣ状態レジスタ２０を設けることによって、１
つのＢＩＣ検出回路１６で複数箇所のＢＩＣ検出がで
き、これによって回路規模を縮小できる。

【００４６】図５にさらにその他の同期検出回路５０を
示す。同期検出回路５０では、図３に示す同期検出回路
３０と同様、データレジスタ３２に保持される受信デー
タａから所望のＢＩＣ検出箇所のデータがセレクタ３８
によって順次選択され、ＢＩＣ検出回路１６でＢＩＣ状
態信号ｃが生成された後、そのＢＩＣ状態信号ｃはＢＩ
Ｃ状態レジスタ２０に入力される。そして、ＢＩＣ状態
レジスタ２０に保持されているＢＩＣ状態パターンｃが
ＢＩＣパターン判定回路２２に入力される。そして、Ｂ
ＩＣパターン判定回路２４での判定結果に基づいて、同
期検出部２２にＢＩＣパターン検出信号ｆおよびフレー
ム変化点信号ｊが出力される。なお、タイミング発生回
路３６は、フレーム同期およびブロック同期未確定時に
は端子１４からのクロック信号ｂに同期してＮ＋１個の
矩形波信号を発生する。フレーム同期およびブロック同
期ともに未確定の場合以外では、タイミング発生回路３
６はフレーム同期確定前のブロック同期確定時から自走
するカウンタ１８が予め定められた範囲の値になった場
合に、ブロック同期最適点検出回路５２を動作させる信
号ｑをハイレベルにして出力する。カウンタ１８は、ブ
ロック同期確定時にはクロック信号ｂと同期して自走
し、正規のブロック同期検出点を検出する。カウンタ１
８はデータレジスタ３２に入力されたビット数をカウン
トする機能をも果たす。なお、この実施例ではＢＩＣの
検出範囲として、カウンタ１８が「２８５〜２８７」お
よび「０〜３」を示す区間と定めている。

【００４７】したがって、図６に示すブロック同期最適
点検出回路５２では、カウンタ１８が「２８４」を示す
と、図８に示すようにロード信号ｑ′をハイレベルと
し、スイッチ５４，５６および５８はそれぞれ端子５４
ａ，５６ａおよび５８ａに接続される。そして、タイミ
ング発生回路３６から出力されるブロック同期最適点検
出回路５２の初期化信号ｒによって、ＢＩＣ状態用レジ
スタ６０にはＢＩＣを検出できなかったことを示す
「５」がロードされ、ジッタ用レジスタ６２にはジッタ
レジスタ７０から１ブロック前のジッタ値ｓがロードさ
れ、ノルム用レジスタ６４には外部で設定されたＢＩＣ
誤り許容ビット数に「１」を加えた値ｔが端子７２から
ロードされる。

【００４８】カウンタ１８が「２８５」を示すと、ロー
ド信号ｑ′がローレベルとなり、スイッチ５４，５６お
よび５８はそれぞれ端子５４ｂ，５６ｂおよび５６ｃに
接続される。また、カウンタ１８が「２８５〜３」を示
すときには、信号ｑはハイレベルとなる。そしてこのと
き、データレジスタ３２の左端の１６ビットのビットパ
ターンのみがセレクタ３８を通ってＢＩＣ検出回路１６
に入力される。ＢＩＣ検出回路１６では、この入力され
たビットパターンがＢＩＣ誤り許容ビット数以内である
か否かが判定される。もし、ＢＩＣ誤り許容ビット数以
内のビットパターンであれば、ＢＩＣ検出回路１６はど
のＢＩＣパターンが選ばれたかを示すＢＩＣ状態信号
ｃ、およびビットパターンはＢＩＣの真のビットパター
ンと何ビット異なるかを示す信号（以下単に、「ノル
ム」という）ｕをブロック同期最適点検出回路５２に出
力する。ブロック同期最適点検出回路５２では、まずノ
ルムｕが比較回路６６に入力され、ノルム用レジスタ６
４に保持されているノルム値（それまでに検出された最
小値）を比較される。比較回路６６に入力されたノルム
ｕがノルム用レジスタ６４からのノルム値より小さい場
合には、比較回路６６はＯＲ回路６８を介して３種類の
レジスタすなわちＢＩＣ状態用レジスタ６０，ジッタ用
レジスタ６２およびノルム用レジスタ６４にロードパル
スを送る。ロードパルスを受け取ったＢＩＣ状態用レジ
スタ６０，ジッタ用レジスタ６２およびノルム用レジス
タ６４には、それぞれＢＩＣ検出回路１６から出力され
るＢＩＣ状態信号ｃ，タイミング発生回路３６内で変換
された２８８＝０から何ビットずれているかを示すずれ
の量（以下単に「ジッタ」という）ｖおよびノルムｕが
ロードされる。

【００４９】なお、比較回路６６でＢＩＣ検出回路１６
から入力されたノルムｕがノルム用レジスタ６４からの
ノルム値より大きいと判定された場合にはロードパルス
は発生しないので３種類のレジスタ値は変化しない。し
たがって、カウンタ１８が「４」を示す段階で、ＢＩＣ
状態用レジスタ６０およびジッタ用レジスタ６２には、
各々最も確からしい検出点のＢＩＣ状態値およびジッタ
値が保存されていることになる。すなわち、正規のブロ
ック同期検出点に隣接する前後数点においてもクロック
信号に同期して順次ブロック同期検出点を検出し、これ
らの検出点の中からＢＩＣの真のビットパターンに最も
近いビットパターンを有する検出点をブロック同期検出
点とする。

【００５０】また、カウンタ１８が「２８５〜３」を示
す間でＢＩＣ誤り許容ビット数を満たすビットパターン
が検出されなかった場合には、ブロック同期検出点を１
ブロック前のブロック同期検出点と等しくしてもよい。
この場合、ＢＩＣ状態用レジスタ６０およびジッタ用レ
ジスタ６２には、それぞれＢＩＣを検出できなかった場
合のＢＩＣ状態値「５」および１ブロック前のジッタ値
が保存され得る。また、ＢＩＣが検出できなかった場合
に、ブロック同期最適点検出回路５２で検出する最適点
をカウンタ１８が示す正規のブロック同期検出点と等し
くしてもよく、この場合には、ジッタ用レジスタ６２の
初期値ｓを「０」とすることによって簡単に実現でき
る。

【００５１】このようにして得られたＢＩＣ状態信号
ｃ′およびジッタｖ′は、後述する適当なタイミングに
おいて、各々ＢＩＣ状態レジスタ２０およびジッタレジ
スタ７０のそれぞれの初段にロードされる。ＢＩＣ状態
レジスタ２０のロードおよびシフト信号ｅは、フレーム
同期およびブロック同期が確立していない場合には、Ｎ
＋１の矩形波からなる信号ｏと等しく、立ち下がりエッ
ジでＢＩＣ状態レジスタ２０にロードおよびシフト動作
を行わせる。また信号ｅはそれ以外の場合では、ＢＩＣ
検出が終わった段階（この実施例ではカウンタ１８が
「４」を示した段階）でＢＩＣ状態レジスタ２０のシフ
トおよびロード動作を行わせる信号である。

【００５２】なお、この実施例では、ＢＩＣ検出回路１
６は、カウンタ１８によって定められたＢＩＣ検出区間
（この実施例ではカウンタ１８のカウント値が２８５〜
３の区間）において、全てのＢＩＣに対して検出可能と
しているが、フレームカウンタ７４のカウント値からＢ
ＩＣを予測可能な場合すなわちフレーム同期が確立して
いる場合には、予測されるＢＩＣのみを検出するように
しても何ら問題はない。

【００５３】また、ＢＩＣ検出点を可変とした場合に
は、データメモリにデータを書き込むタイミングが難し
くなるが、これはＮ＋１段のシフトレジスタで構成され
るジッタレジスタ７０を用いることによって解決でき
る。ジッタレジスタ７０について説明する。ブロック同
期およびフレーム同期がともに未確定な場合には、同期
検出部２２からのブロック同期およびフレーム同期未確
定を示す信号ｗによってジッタレジスタ７０の初段（図
７では左端のレジスタ）は常にクリア状態に保持され
る。このため、後述の説明からもわかるように、転送ビ
ット数算出回路７８からの出力は常に一定（＝２８７）
となり、カウンタ７６の最大カウント数も一定（＝２８
７）となる。したがって、カウンタ７６の最大カウント
値が安定するので、フレームカウンタ７４のカウントミ
スを最小限にする。ここでカウンタ７６は、データ転送
時にデータレジスタ３２からデータメモリへの受信デー
タａの転送ビット数を算出するために使用される。しか
し、一旦同期が確立しジッタが発生すると、ジッタレジ
スタ７０はカウンタ１８が示す正規のブロック同期検出
点と実際のＢＩＣ検出位置（ブロック同期最適点検出回
路５２が検出する最適なブロック同期検出点）との差を
保持することになる。ジッタレジスタ７０に保持される
値は、データメモリへデータを転送する際に用いられる
カウンタ７６の値がブロックの中央付近を示すとき（こ
の実施例ではカウンタ７６のカウント値が「１２８」か
ら「１２９」に変化するとき）シフトおよびラッチ信号
ｘ′によって、１つ右のレジスタへシフトし、ジッタレ
ジスタ７０の初段（左端）にはジッタ用レジスタ６２に
保持されるジッタｖ′がロードされる。なお、図９に示
すタイミング図では、カウンタ７６が「１２８」から
「１２９」に変化するときに、ジッタレジスタ７０のシ
フトおよびロードが行われていることを表している。こ
こで、ジッタレジスタ７０のロードおよびシフトタイミ
ングを、カウンタ７６のカウント値がブロックの中央付
近を示す際（カウンタ８４のカウント値が「１２８」か
ら「１２９」に変化するとき）としているのは、ＢＩＣ
検出点に変動が起きた場合でもジッタレジスタ７０とデ
ータレジスタ３２との整合がとれるようにするためであ
る。

【００５４】すなわち、ジッタレジスタ７０のシフトお
よびロードタイミングをたとえばＢＩＣ検出動作の終了
時点とすると、ＢＩＣ検出点に変動が起きない場合に
は、現在転送中のブロックに含まれるビット数はジッタ
レジスタ７０の（左端を第１段目として）Ｎ段目からＮ
＋１段目の値を引いた値に「２８７」（正規のブロック
内ビット数２８８ビットより１ビット少ないビット数）
を加えた数である（したがって、カウンタ７６では
「０」から「２８７」まで合計２８８ビット転送するこ
とになる）。しかし、ＢＩＣ検出点に変動が起きたブロ
ック、たとえば前後のブロック内ビット数が「２８８」
でそれらに挟まれるブロックのビット数が「２８５」で
あるようなブロックでは、ジッタレジスタ７０に含まれ
る隣接する２つのレジスタからの出力値の差を算出する
前にレジスタのシフトおよびロード動作が行われるの
で、現在転送中のブロックに含まれるビット数は、ジッ
タレジスタ７０のＮ＋１段目の値からＮ＋２段目の値を
引いた値に「２８７」を加えた数となる。このようなブ
ロック内ビット数を算出する際に生じるジッタレジスタ
７０の使用段の変化を抑制するには、カウンタ７６がブ
ロックの中間値を示す際にジッタレジスタ７０のＮ段目
の値からＮ＋１段目の値を引いた値に「２８７」を加え
た値を保持するか、ジッタレジスタ７０のシフトおよび
ロードタイミングをカウンタ７６がブロックの中間値を
示す際とする方法が考えられる。

【００５５】この実施例では、図９にも示すように後者
の方法を用いており、転送ビット数算出回路７８におい
て、ジッタレジスタ７０のＮ段目のジッタ値ｘからＮ＋
１段目のジッタ値ｙを引いた値を減算器８０で計算し、
この減算器８０の出力と２８７とを加算器８２に入力す
ることによってカウンタ７６の最大カウント数とし、こ
のカウンタ７６の最大カウント数がデータレジスタ３２
の右端のブロック内ビット数（転送ビット数）ｚとな
る。すなわち、データレジスタ３２の出力端に位置する
ブロックに対応するジッタレジスタ７０の段に保存され
る値からその１つ前の段に保存される値を引いてずれ量
の差を求める。そして、この値と正規のブロック内ビッ
ト数より１ビット少ないビット数とを加えた値を、カウ
ンタ７６の最大カウント数とする。

【００５６】このようにして得られた転送ビット数ｚ
は、比較器８４に入力される。比較器８４では、カウン
タ７６のカウント値ａ′がこの転送ビット数ｚと等しく
なった際に、フレーム内のブロック数をカウントするフ
レームカウンタ７４をカウントアップさせかつカウンタ
７６をゼロクリアする信号ｂ′を出力する。この信号
ｂ′を受け取ったカウンタ７６およびフレームカウンタ
７４は、端子１４から入力されるクロック信号ｂに同期
して、それぞれゼロクリアおよびカウントアップを行
う。

【００５７】このような回路によって、瞬間的に起こる
ビットのシフトは補正できるが、同期検出回路５０が正
規のブロック同期検出点からずれた位置で常にＢＩＣを
検出するような場合には、そのずれた位置が正規のブロ
ック同期検出点と考えられるので、そのずれた位置に正
規のブロック同期検出点を補正する手段が必要となる。
なぜなら、正規のブロック同期検出点からずれた位置で
常にＢＩＣを検出する（たとえば、同一方向に１ビット
ずれた状態で定常状態になる）場合であっても補正しな
いならば、本来、正規のブロック同期検出点を中心とし
てたとえば前後４ビットの範囲で最適なブロック同期検
出点を検出するはずのものが、たとえば前方３ビット，
後方５ビットの範囲で最適なブロック同期検出点を検出
することになってしまう。したがって、正規のブロック
同期検出点を中心としてたとえば前後４ビットの範囲で
最適なブロック同期検出点を検出するいわゆる正規の位
置でのブロック同期検出に比べて、何ら補正しない場合
にはブロック同期検出能力が落ちるからである。ここ
で、定常的なずれとは、ジッタレジスタ７０内に保持さ
れるジッタが所定ブロックに亘って一定となった場合を
いう。

【００５８】これを改善するためにこの実施例では、ジ
ッタレジスタ７０の各段の値が同一となった場合にカウ
ンタ１８のカウント値を補正する手段すなわちブロック
同期検出点補正回路８６を備えている。ブロック同期検
出点補正回路８６は、図７に示すように、ジッタレジス
タ７０の各段の値が比較器８８によって全て等しいと判
定された場合にのみジッタレジスタ７０の任意の段（図
７では初段）に保存されているジッタ分だけカウンタ１
８を補正する。また、この補正と同時にジッタレジスタ
７０の各段をゼロクリアする。

【００５９】ジッタレジスタ７０の各段の値が全て同じ
かどうかを判定するブロック同期検出点補正回路８６の
比較器８８は、ジッタレジスタ７０の段数分の入力端を
持つ多入力ＡＮＤゲート９０，多入力ＯＲゲート９２，
多入力ＡＮＤゲート９０および多入力ＯＲゲート９２の
それぞれの出力が入力されるＸＯＲ回路９４からなる復
号論理回路を含む。そして、この復号論理回路を、ジッ
タレジスタ７０に保持できる最大値を表すのに要するビ
ット数分だけ並列に並べ、各復号論理回路から出力され
る信号を多入力ＮＯＲ回路９６に入力する。多入力ＮＯ
Ｒ回路９６の出力がハイレベルとなる場合にはジッタレ
ジスタ７０の各段の値が全て一致しており、多入力ＮＯ
Ｒ回路９６の出力がローレベルとなる場合には一致して
いないことになる。この多入力ＮＯＲ回路９６の出力に
よってジッタレジスタ７０の初段の値がゲートされる。

【００６０】したがって、多入力ＮＯＲ回路９６の出力
がハイレベルの場合には、ジッタレジスタ７０の初段の
ジッタ値はＡＮＤゲート９８を通り加算器１００におい
てカウンタ１８の値ｄ′に「１」を加えた値と加算され
る。図１０から明らかなように、この加算器１００の出
力ｅ′をカウンタ１８にロードすることによってブロッ
ク同期検出点を補正する。この実施例では、図１０に示
すように、カウンタ１８の値が「２５６」になったとき
にカウンタ１８内でハイレベルのロードパルスを出力し
て、加算器１００からの出力ｅ′をカウンタ１８の値と
することによって補正を行う。ただし、カウンタ１８内
でハイレベルのロードパルスを出力するタイミングは、
カウンタ１８の値が「２５６」を示すときに何ら限定さ
れない。すなわち、カウンタ１８が示すブロック同期検
出範囲とこの前後ビット（２８４〜４）およびジッタレ
ジスタロードタイミング（１２８）とを除いた範囲（５
〜１２７、１２９〜２８３）内の任意のカウント値にお
いて、ジッタレジスタ７０が示す定常的なずれ量と現在
のカウンタ１８のカウント値に「１」を加えた値とを足
し合わせた値をクロック信号ｂに同期してカウンタ１８
にロードすることによって、定常的な正規のブロック同
期検出点のずれを補正する。またこの補正の際、データ
レジスタ３２とジッタレジスタ７０との整合を保つた
め、ジッタレジスタ７０の各段の値はゼロクリアされな
ければならない。ジッタレジスタ７０のゼロクリアを促
すクリア信号ｆ′は、ジッタレジスタ７０の初段を除く
各段でレジスタのクリアを行う。ジッタレジスタ７０の
初段のクリアは、先に述べたブロック同期およびフレー
ム同期が未確定であることを示す信号ｗとクリア信号
ｆ′とがＯＲ回路１０２に入力されることによって行わ
れるため、カウンタ１８の補正時には、ジッタレジスタ
７０の初段は他の段と同様にクリアされる。なお、図５
において、ｇ′はフレームカウンタ７４のロード値，
ｈ′はフレームカウンタ７４のロード信号，ｉ′はフレ
ームカウンタ７４のカウント値を示す。

【００６１】なお、ジッタレジスタ７０のうち、減算器
８０への出力端より右側のジッタレジスタ各段は、カウ
ンタ１８を補正する際に用いられる定常的なずれの計測
精度を高める上で有効である。したがって、ジッタレジ
スタ７０の段数を増やすことによって、定常的なずれ量
の検出をより正確に行える。このように同期検出回路５
０によれば、ブロック同期を外すことなく数ビットのデ
ータのずれを素早く補正でき、補正に伴って発生するビ
ット数の異なるブロックをデータメモリに適宜書き込む
ことができる。

【００６２】なお、同期検出回路５０では、定常的なず
れを１回で補正することによってカウンタ１８に対する
ずれの補正を行ったが、定常的なずれを±１ビットずつ
補正してもよい。この場合には、カウンタ１８を補正す
ると同時に、ジッタレジスタ７０の各段には定常的なず
れを１ビット分減じた値（＋１ビットずつ補正すると
き）または１ビット分増やした値（−１ビットずつ補正
するとき）をロードしなければならない。これによって
カウンタ１８の補正時に生じるカウンタ１８とカウンタ
７６との整合をとる。

【図面の簡単な説明】

【図１】この発明の一実施例のＢＩＣ状態型の同期検出
回路を示すブロック図である。

【図２】図１実施例の動作を示すタイミング図である。

【図３】他の実施例のデータレジスタ型の同期検出回路
を示すブロック図である。

【図４】図３実施例の動作を示すタイミング図である。

【図５】その他の実施例の同期検出回路を示すブロック
図である。

【図６】ブロック同期最適点検出回路の一例を示すブロ
ック図である。

【図７】ジッタレジスタ，ブロック同期検出点補正回路
および転送ビット数算出回路を示すブロック図である。

【図８】ブロック同期最適点検出回路の動作を示すタイ
ミング図である。

【図９】ジッタレジスタのシフト動作，転送ビット数算
出回路，比較器およびカウンタ８６の動作を示すタイミ
ング図である。

【図１０】ブロック同期検出点補正回路の動作を示すタ
イミング図である。

【図１１】従来技術を示すブロック図である。

【図１２】移動体ＦＭ多重放送のフレーム構造を示す図
解図である。

【符号の説明】

１０，３０，５０ …同期検出回路１６ …ＢＩＣ検出回路１８，７６ …カウンタ２０ …ＢＩＣ状態レジスタ２２ …同期検出部２４ …ＢＩＣパターン判定回路３２ …データレジスタ３６ …タイミング発生回路３８，４０ …セレクタ５２ …ブロック同期最適点検出回路７０ …ジッタレジスタ７４ …フレームカウンタ７８ …転送ビット数算出回路８４ …比較器８６ …ブロック同期検出点補正回路

【手続補正書】

【提出日】平成６年３月９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００３０

【補正方法】変更

【補正内容】

【００３０】なお、数１によって求めた具体的な値は以
下の通りである。ｐ（１，１）＝０．００１０３８ｐ（２，１）＝０．００８３６２ｐ（３，１）＝０．０４２５４２ｐ（４，１）＝０．１５３６２５ところで、ＢＩＣ時系列の規則性を考慮しない場合のｎ
ブロック連続するＢＩＣに現れる変化パターンは４ⁿ通
りである。しかし、規則性を考慮に入れるとＢＩＣパタ
ーンの数Ｑ（ｎ）は以下のような値をとる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００３３

【補正方法】変更

【補正内容】

【００３３】具体的な数値を挙げると以下のようにな
る。ｐ_e（４，１）＝０．１５３６２５×９／１６＝０．０８６４１４ｐ_e（４，２）＝０．０２３６０１×１３／６４＝０．００４７９４ｐ_e（４，３）＝０．００３６２６×１７／２５６＝０．０００２４１ｐ_e（４，４）＝０．０００５５７×２１／１０２４＝０．００００１１ｐ_e（４，５）＝０．００００８６×２５／４０９６＝０．０００００１したがって、この実施例によれば、ｎブロック後まで誤
ったブロック同期獲得動作を継続する確率ｐ_e（ｔ，
ｎ）が、従来の確率ｐ（ｔ，ｎ）より大幅に低下する。

───────────────────────────────────────────────────── フロントページの続き (72)発明者黒田徹東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (72)発明者高田政幸東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (72)発明者磯部忠東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内 (72)発明者山田宰東京都世田谷区砧１丁目10番11号日本放送協会放送技術研究所内

Claims

【特許請求の範囲】

【請求項１】各パケットの先頭にフレーム同期およびブ
ロック同期をとるためのＢＩＣが付加された複数のブロ
ックによって１つのフレームが構成され、前記ＢＩＣの
種類が前記フレーム内の位置に応じて固定的に割り付け
られることによって前記ＢＩＣの変化パターンが所定数
種類に固定されているデータを受信するＦＭ多重放送受
信機の同期検出回路であって、前記データからＢＩＣを検出するＢＩＣ検出手段、およ
び前記ＢＩＣ検出手段によって検出されたＢＩＣの時系
列データであるＢＩＣパターンが前記所定の変化パター
ンと等しければ前記ＢＩＣパターンを構成するＢＩＣを
正規なＢＩＣと判定するＢＩＣパターン判定手段を備え
る、同期検出回路。
【請求項２】前記ＢＩＣ検出手段によって検出されたＢ
ＩＣが与えられ、前記ＢＩＣパターン判定手段にＢＩＣ
パターンを与える第１シフトレジスタを含む、請求項１
記載の同期検出回路。
【請求項３】所定ブロック分のデータが格納される第２
シフトレジスタ、および前記第２シフトレジスタのＢＩ
Ｃ検出箇所のデータを抽出してそのデータを前記ＢＩＣ
検出手段に与える選択手段を含む、請求項２記載の同期
検出回路。
【請求項４】前記ＢＩＣパターンと前記所定の変化パタ
ーンとが所定回数連続して一致すればブロック同期確定
状態とする、請求項１記載の同期検出回路。
【請求項５】各パケットの先頭にフレーム同期およびブ
ロック同期をとるためのＢＩＣが付加された複数のブロ
ックによって１つのフレームが構成されたデータを受信
するＦＭ多重放送受信機の同期検出回路であって、ブロック同期確定時に正規のブロック同期検出点を検出
する第１のカウンタ、前記データから抽出されたビットパターンが誤り許容ビ
ット数内のパターンであればそのビットパターンをＢＩ
ＣとするＢＩＣ検出手段、および前記第１カウンタの値
が前記正規のブロック同期検出点を含む所定範囲内にあ
るときに、前記ＢＩＣのうちＢＩＣの真のビットパター
ンに最も近いビットパターンを有するＢＩＣの検出点を
ブロック同期検出点とするブロック同期最適点検出手段
を備える、同期検出回路。
【請求項６】所定ブロック分のデータが格納される第２
シフトレジスタ、前記正規のブロック同期検出点と前記ブロック同期最適
点検出回路によって検出されたブロック同期検出点との
ずれ量を保持する第３シフトレジスタ、および前記ずれ
量に応じて前記第２シフトレジスタから転送すべき前記
データのビット数を算出する転送ビット数算出手段を含
む、請求項５記載の同期検出回路。
【請求項７】前記正規のブロック同期検出点に定常的な
ずれが発生しかつ前記第３シフトレジスタの値が常に一
定の値をとる場合、前記第３シフトレジスタの保持する
ずれ量に応じて前記第１カウンタによって示される前記
正規のブロック同期検出点のずれを補正するブロック同
期検出点補正回路を含む、請求項６記載の同期検出回
路。