JPH0486134A - 無線通信システムのパターン同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えば無線通信システムでデータ通信を行
う際に、データの開始点を明確にする目的でデータの前
に送信されるフレーム同期信号のパターン同期回路に関
する。

［従来の技術］ 第６１２１は無線通信システムにおけるデータ信号のフ
ォーマットの一例を示すものである。データの前にはデ
ータのビットクロ・ツクを再生するためのビット同期信
号およびデータの開始点を明確にするためのフレーム同
期信号が配されている。従来、このフレーム同期信号と
してＭ系列ＰＮ５段同期パターン信号を用いることが知
られている。

第７図は送信装置１０の要部の構成を示すものである。

同図において、　１１はＭ系列ＰＮ５段同期パターン信
号を形成するための同期パターン信号形成回路である。

この同期パターン信号形成回路１１は、　５ビットシフ
トレジスタｌｌａおよびエクスクル−シブオア回路（Ｅ
Ｘ−オア回路）１１ｂとで構成される。すなわち、シフ
トレジスタｌｌａの３ビット目のレジスタＱ３および５
ビット目のレジスタ５の出力信号はＥＸ−オア回路１１
ｂに供給され、このＥＸ−オア回路１１ｂの出力信号は
シフトレジスタｌｌａの１ビット目のレジスタＱｌに供
給される。

この場合、シフトレジスタｌｌａの各ビ・ブトＱ１〜Ｑ
５には同期開始パターン信号がセットされ、以下シフト
レジスタｌｌａのシフト動作が順次行なわれることによ
り、第９１］Ａに示すようなＮ１系列ＰＮ５段同期パタ
ーン信号Ｓ１が形成される。

この同期パターン信号形成回路１１で形成される同期パ
ターン信号Ｓ１は、ビット同期信号に続いて無線送信回
路１２に供給され、アンテナ１３を介して送信される。

又、第８図は受信装置２０の要部の構成を示すものであ
る。

同図において、アンテナ２１からの受信信号は無線受信
回路２２を介して５ビットシフトレジスタ２３に供給さ
れる。このシフトレジスタ２３には、ビット同期信号か
ら再生されたクロックＣＬＫ（第９図Ｂに図示）がシフ
トロックとして供給される。このシフトレジスタ２３の
各ビットＱ１〜Ｑ５の出力信号は、それぞれＥＸ−オア
回路列２４に供給される。

また、２５はＭ系列ＰＮ５段同期パターン信号と形成す
るための同期パターン信号形成回路である。この同期パ
ターン信号形成回路２５は、上述した送信装ＷｌＯ内の
同期パターン信号形成回路１１と同様に、　５ビットシ
フトレジスタ２５ａおよびＥＸ−オア回路２５ｂで構成
される。シフトレジスタ２５ａの各ビットＱ１′〜Ｑ５
′には最初に同期開始パターン信号がセットされると共
に、このシフトレジスタ２５ａにはクロックＣＬＫがシ
フトクロックとして供給される。このシフトレジスタ２
５ａの各ビットＱ１′〜０５′の出力信号はＥＸ−オア
回路列２４に供給される。

ＥＸ−オア回路列２４では、シフトレジスタ２３および
２５ａの各ビットの出力信号の一致、不一致が検出され
る。つまり、一致しているビットに対応するＥＸ−オア
回路からは低レベル°゛０′。

の信号が出力され、一致していないビットに対応するＥ
Ｘ−オア回路からは高レベル“１”の信号が出力される
。

このＥＸ−オア回路列２４の各ＥＸ−オア回路の出力信
号はノア回路２６に供給される。このノア回路２６は、
シフトレジスタ２３および２５ａの各ビットの出力信号
が全て一致しているときには高レベル″１”の信号が出
力され、それ以外のときには低レベル゛０°゛の信号が
出力される。このノア回路２６の出力信号Ｓ２はシフト
レジスタ２５ａに供給される。この場合、信号Ｓ２が低
レベル“°０°゛であるときにはシフトレジスタ２５ａ
はシフト動作がされずに同期開始パターン信号がセット
され続け、一方、信号Ｓ２が高レベル°“１°゛となる
ときにはシフトレジスタ２５ａのシフト動作が開始され
る。

また、シフトレジスタ２５ａの各ビットＱｌ’〜Ｑ５′
の出力信号はＥＸ−オア回路列２７に供給される。この
ＥＸ−オア回路列２７には同期終了パターン信号が供給
される。ＥＸ−オア回路列２７では、シフトレジスタ２
５ａの各ビットＱｌ′〜Ｑ５′の出力信号および同期終
了パターン信号の一致、不一致がビットごとに検出され
る。つまり、一致しているビットに対応するＥＸ−オア
回路からは低レベル“°０”の信号が出力され、一致し
ていないビットに対応するＥＸ−オア回路からは高レベ
ル”　１　”の信号が出力される。

このＥＸ−オア回路列２７の各ＥＸ−オア回路の出力信
号はノア回路２８に供給される。このノア回路２８から
は、シフトレジスタ２５ａの各ビットＱｌ′〜Ｑ５′の
出力信号および同期終了パターン信号が全て一致してい
るときには高レベル゛１′°の信号が出力され、一致し
ていないときには低レベル“０°′の信号が出力される
。

以上の構成において、シフトレジスタ２３に無線受信回
路２２で受信される同期パターン信号８１′が供給され
るとき、このシフトレジスタ２３にはクロックＣＬＫが
供給され、シフト動作が行われる。シフトレジスタ２５
ａには５ビットの同期開始パターン信号が初期値として
セットされているが、シフトレジスタ２３の各ピントＱ
１〜Ｑ５の出力信号およびシフトレジスタ２５ａの各ビ
ットＱｌ′〜Ｑ５”の出力信号の各ビットが総て一致し
ないときにはノア回路２６の出力信号Ｓ２は低レベル°
°０゛のままであり、レフトレジスタ２５ａには５ビ・
ｌトの同期開始パターンがセ・ソトされ続ける。各ビッ
トか全て一致すると、ノア回８２６の出力信号Ｓ２は、
第９図Ｃに示すように、高レベル°°１°゛の信号（同
期信号）となってシフトしジフタ２５ａのシフトが開始
され、同期パターン信号形成回路２５では同期パターン
信号Ｓｌ（第９図Ａに図示）が生成され始める。

この後、シフトレジスタ２３と２５ａはクロックＣＬＫ
により同じタイミングでシフトされていき、　１つシフ
トされるごとにＥＸ−オア回路列２４およびノア回路２
６によってシフトレジスタ２３の各ビットＱ１〜Ｑ５の
出力信号および２５ａの各ビットＱ１′〜Ｑ５′の出力
信号の一致が検出される。

この場合、一致しているときにはノア回路２６の出力信
号Ｓ２は高レベル゛１”のまま、つ該り同期中であり、
シフトレジスタ２５ａは順次シフトされていく。一方、
一致しなくなるときには、ノア回路２６の出力信号Ｓ２
が低レベル゛０°°となり、シフトレジスタ２５ａのシ
フト動作は停止され、再び同期開始パターンがセットさ
れて同期パターン信号Ｓｌ′が受信されるのと待つ状態
となる。

一致していて、シフトレジスタ２５ａが順次シフトされ
ていくと、次第に同期パターン信号Ｓ１の終了に近づい
ていく。そして、シフトレジスタ２５ａの各ビットＱ１
′〜Ｑ５′の出力信号が同期終了パターン信号と一致す
ると、ノア回路２８の出力信号Ｓ３は、第９Ｉ２１Ｄに
示すように高レベル“１°°の信号となる。つまり、デ
ータの開始点を知らせる同期終了信号が出力される。

「発明が解決しようとする課題」 このように第８図例によれば、受信信号の同期パターン
信号Ｓｌ′および内部で形成される同期パターン信号Ｓ
１とを比較し、完全に一致する場合に同期終了信号が出
力されて、同期が確立されるものである。

ところで、無線によるデータ通信においては、フェージ
ングやマルチパス等の影響により有線によるデータ通信
システムに比べ、データのビット誤りを発生する確率が
高くなる。そのため、第８図例のようにして同期パター
ン信号Ｓｔ′、Ｓｌの比較を行っても、比較した結果が
不一致となることが多く、同期を確立する可能性が低か
った。

同期パターン信号８１′、　Ｓｌを比較した結果が誤る
場合としては、以下の２点が挙げられる。

■比較される２つの同期パターン信号Ｓ　１　’Ｓ１が
互いに何ビットか前後している、いわゆる同期ずれによ
る比較結果の誤り。

■受信される同期パターン信号ＳＬ’中にあるビットが
フェージング、マルチパス等の影響により変化してしま
うことによる比較結果の誤り。

■の場合、同期パターン信号Ｓｌの発生タイミングを比
較結果が一致するまでずらすことにより同期を確立する
ことができるが、■の場合には同期パターンをずらして
も比較結果は一致しない。

そこで、この発明では、同期パターン信号の数ビットを
受信できない場合や、誤って受信した場合にも良好に同
期の確立を行なうことができるようにするものである。

［課雌を解決するための手段］ この発明は、受信データがあるか否かを判断する判断手
段と、この判断手段で受信データがあると判断されると
き、受信データに同期したビ・ソトクロツクでもって受
信データを１ビットずつサンプリングする受信手段と、
この受信手段でサンプリングされる１ビットのデータの
新しいものから所定個で構成される受信パターンを格納
する格納手段と、複数ビットからなる同期パターン信号
の先頭より１ビットずつずらしながら順次抜き取られた
所定個のデータで構成される複数の同期パターンを格納
する照合テーブルと、受信手段で１ビットのデータがサ
ンプリングされるごとに格納手段に格納される受信パタ
ーンを照合テーブルに格納された複数の同期パターンと
比較して不一致数が１ビット以下のときにはパターン一
致と判断し、パターン一致と判断された後に次の受信パ
ターンと同期パターンとの比較を行なう照合手段と、こ
の照合手段でパターン一致と判断される連続回数をカウ
ントし、バター〉一致と判断されないときにはカウント
値がクリアされるカウンタとを儂えるものである。

そして、照合手段で受信パターンが同期終了パターンと
なるとき、カウンタのカウント値が一定値以上であると
きには、同期が確立したとするしのである。

［作　用］ 上述構成において、受信データの存在が検出されなのち
、受信データは１ビットずつサンプリングされる。そし
て、サンプリングされるごとに、例えば８個のデータて
゛構成される受信パターンが、複数個の同期パターンと
順次比較され、不一致数が１ビット以下のときには、パ
ターン一致と判断される。そして、受信パターンと比較
される同期パターンが同期終了パターンとなるとき、パ
ターン一致の連続回数が一定値以上であれば、同期が確
立される。

そのため、同期パターン信号の数ビットを受信できなか
った場合や、受信パターン中に１ビット誤りがある場合
にも、同期の確立を行なうことができる。

［実　　施　　例つ 以下、第１図を参照しながら、この発明の一実施例につ
いて説明する。このｉｆ図において、第８図と対応する
部分には、同一符号を付して示している。

同図において、無線受信回路２２からは送信装置１０か
らのデータ信号を受信するとき高レベル“１゛となるキ
ャリヤセンス信号ｃｓが出力され、このキャリヤセンス
信号Ｃ８はＣＰＬ１３１に供給される。

このＣＰＵ３１には、無線受信回路２２より出力される
受信データＤＡＴＡも供給される。

家な、３２は、例えばＲＯＭ″Ｃ構成される照合テーブ
ルであり、この照合テーブル３２はＣＰＵ３１に接続さ
れる。

この照合テーブル３２には、第２図に示すように、Ｍ系
列ＰＮ５段同期パターン信号を、先頭より１ビットずつ
ずらしながら順次抜き取られた８ビット（１バイト）の
データで構成される２４Ｍの同期パターンＩＢ）（〜９
ＦＨが格納される。第３図は、照合テーブルの内容を示
しており、先頭アドレスには同期間飴パターンＩＢＨが
、最終アドレスには同期終了パターン９ＦＨが格納され
る。

また、３３は、例えばＲＡ、Ｍ”？１１成されるデータ
記憶部であり、このデータ記憶部３３はＣＰじ３１に接
続される。

第４図は、ＣＰｔ、！３１の機能の概要を示すブロック
図である。

同図において、３１１はキャリヤ検出手段である。この
キャリヤ検出手段３１１では、無線受信回路２２より供
給されるキャリヤセンス信号ｃｓよつ受信データがある
が否かが検出される。つまり、キャリヤセンス信号Ｏ３
が高レベル゛１°“となるとき、受信データあつと判断
されることになる。

また、３１２は１ビットデータ受信手段である。

この受信手段３１２では、キャリヤ検出手段３１１で受
信データありと判断された後、無線受信回路２２より供
給される受信データＤＡＴＡに同期したクロックＣＬＫ
でもって、受信データＤＡＴＡがｌビ・／トずつサンプ
リングされる。

また、３１３は受信パターン格納手段であり、例えば８
とットバ・ソファでもって精成され、受信手段３１２で
サンプリングされた１ビ・・ｌトのデータが順次供給さ
れる。

この場合、８ビットバツフアの最下位ビ・ソトに受信手
段３１２より供給される１ビットのデータが格納され、
次の１ビットのデータが供給されるときには全体が上位
側に１ピツだけトシフトされ、最下位ビットにそのデー
タが格納される。

また、　３１４はパターンの照合手段である。格納手段
３１３のバッファに８ビットのデータが格納された時点
で、この８ビットのデータは受信パターンとして照合手
段３１４に供給される。バッファに８ビット格納後は、
受信手段３１２でサンプリングされるごとに、バッファ
より８ビットのデータが受信パターンとして照合手段３
１４に供給される。ただし、８ビ・ソトのデータがビッ
ト同期信号の場合、例えば５５ＨまたはＡＡＨであると
きには、バッファはクリアされる。

照合手段３１４では、格納手１４３１３のバッフγより
供給される受信パターンが、照合テーブル３２に格納さ
れている複数の同期パターンと比較される。

この場合、同期開始パターンから比較が開始され、不一
致数が１ビット以下となる時点でパターン一致と判断さ
れる。そして、パターン一致と判断されるとき、連続し
て次の受信パターンと同期パターンと比較され、パター
ン一致と判断されるときには、同様の動作が繰り返され
る。この動作は、受信パターンと比較される照合テーブ
ル３２からの同期パターンが同期終了パターンとなると
き終了する。

また、３１５は連続一致カウント手段である。

このカウント手段３１５では、照合手段３１４でパター
ン一致と判断される連続回数がカウントされる。なお、
照合手段３１４でパターン一致と判断されないときには
カウント値はクリアされる。

才な、　３１６は８ビワトデ一タ受信手段て′ある。

照合手ＰＱ　３１４で受信パターンと比較される同期パ
ターンが同期終了パターンとなるとき、カウント手段３
１５のカウント値が一定値ｎ以上、例えば５以上て′あ
るときには、同期が確立したとして、この受信手段３１
６でクロ・ツクＣＬＫに同期して受信データＤ　Ａ、　
Ｔ　Ａよりデータ部分がサンプリングされ、８ビットデ
ータとしてデータ記憶部３３に供給されて格納される。

第５図は、ＣＰＵ３１の動作を示すフローチャートであ
る。

パターン同期の動作が開始されると、ステップ１０１で
、キャリヤセンス信号Ｃ８に基づいて、受信データがあ
るか否か判断される。キャリヤセンス信号Ｃ８が高レベ
ル“１°゛となるときには、受信データあつと判断され
る。

受信データあつと判断されるときには、ステップ１０２
で、受信ビット数を制限するためのカウンタ（受信制限
カウンタ）のカウント値Ｃ１がセットされる。この場合
、カウント値Ｃ１の初期値は、ビ・Ｉト同期信号および
フレーム同期信号の総ビ・ｌト数以上にセットされる。

次に、ステップ１０３で、照合テーブル３２より同期パ
ターンを読み出すためのアドレスＡ、　ｄがセットされ
る。この場合、最初は同期開始パターンを読み出すため
の先頭アドレスにセットされる。

次に、ステップ１０４で、受信データＤＡＴＡをクロッ
クＣＬＫでサンプリングし、７ビットのデータを受信し
たか否か、つまり、８ビットのバ・ソファに７ビットの
データが格納されたか否か判断される。７ビット受信し
たときには、ステップ１０５で、連続一致数をカウント
するためのカウンタ（連続一致カウンタ）のカウント値
Ｃ２が０にリセットされる。

次に、ステップ１０６で、受信データＤＡＴＡがクロッ
クＣＬＫでサンプリングされて１ビットのデータが受信
され、８ビットのバッファの最下位ビットに格納される
。

次に、ステップ１０７で、受信制限カウンタがカウント
ダウンされてカウント値Ｃ１が１だけ小さくされる。

次に、ステップ１０８で、カウント値Ｃ１が０であるか
否か判断される。カウント値Ｃ１が０であるときには、
受信データＤ　Ａ、　Ｔ　Ａがフレーム同期信号部分を
過ぎていることを意味し、もはや同期の確立は不可能で
あるので、ステップ１０１に戻って、受信データがある
か否かの検出に移る。

ステップ１０８で、カウント値Ｃ１が０でないときには
、ステップ１０９で、照合パターン数カウンタのカウン
ト値Ｃ３をセットする。この場合、カウント値Ｃ３の初
期値は、受信データＤＡＴＡのビットレートおよび照合
処理時間に依存し、本例のようにＭ系列ＰＮ５段同期パ
ターンを用いた場合は、次の関係を満足するＮの最大値
とされる。

１／ビットレートく照合処理時間×Ｎ （ただし、Ｎ≦２４） 次に、ステップ１１０で、　１バイトデータの照合が行
なわれる。つまり、照合テーブル３２のアドレスＡｄよ
り同期パターン（最初は同期開始パターン）が読み出さ
れ、８ビットのバッファに格納された８ビットの受信パ
ターンと比較される。

次に、ステ・ツブ１１１で′、誤りなしか否か、つまり
、８ビットの全てか一致するか否か判断される。誤りが
ある場合には、ステ・ンプ１１２で、誤りが１ビットで
あるか否か判断される。誤りが１ビットより多いときに
は、ステップ１１３７’、アドレスＡｄが１だけ大きく
される。

次に、ステップ１１４で、アドレスＡｄは最終アドレス
か否か判断される。最終アドレスで′ないときには、ス
テップ１１６に進む。一方、最終アドレスであるときに
は２　ステップ】１５で２　アドレスＡｄが先頭アトし
スにリセットされたのち、ステップ１１６に進む。

ステップ１１６では、照合パターン数カウンタがカウン
トダウンされ、カウント値Ｃ３が１だけ小さくされる。

次に、ステップ１１７で、カウント値Ｃ３が０て゛ある
か否か＃ｉＩ断される。カウント値Ｃ３がＯｒないとき
には、ステップ１１０に戻り、上述したと同様の動作が
行なりｔ′Ｌる。ただし、アドレスＡｄはｌだけ大きく
されているので、ステップ１１０では照合テーブル３２
より次の同期パターンが読み出されて受信パターンと比
較される。

ステップ１１７で、カウント値Ｃ３が０であるときには
、８ビットバツフアに格納されている受信パターンと、
カウント値Ｃ３の初期値に対応する個数だけ解合テーブ
ル３２に格納されている同期パターンを照合した結果、
完全一致あるいは１ビットだけ不一致（以下「パターン
一致」という）のものがないことを意味しており、ステ
ップ１０６に戻る。そして、受信データＤＡＴＡがクロ
ックＣＬＫでサンプリングされて１ビットのデータが受
信され、８ビットのバッファの最下位ビットに格納され
、このバッファに格納された新たな受信パターンに対し
て、上述したと同様の動作が行なわれる。

また、ステップ１１１で誤りなしと判断されるとき、お
よびステップ１１２で１ビットだけ誤りありと判断され
るとき、つまりパターン一致と判断されるときには、ス
テップ１１８に進む。このステップ１１８では、受信デ
ータＤ　Ａ　Ｔ　、ＡがクロックＣＬＫでサンプリング
されて１ビットのデータが受信され、８ビットのバッフ
ァの最下位ビットに格納される。

次に、ステ・ツブ１１９で、受信制限カウンタがカウン
トダウンされてカウント値Ｃ１が１だけ小さくされる。

次に、ステップ１２０で、カウント値Ｃ１がＯであるか
否か判断される。カウント値Ｃ１が０て′あるときには
、上述したように受信データＤＡＴＡがフレーム同期信
号部分を過ぎていることを意味し、もはや同期の確立は
不可能であるので、ステップ１０１に戻って、受信デー
タがあるか否かの検出に移る。

ステップ１２０で、カウント値Ｃ１が０でないときには
、ステップ１２１で、アドレスＡｄが１だけ大きくされ
る。

次に、ステップ１２２で、　１バイトデータの照合が行
なわれる。つまり、照合テーブル３２のアドレスＡｄよ
り同期パターンが読み出され、８ビ・ソトのバＩファに
格納された８ビットの受信パターンと比較される。

次に、ステップ１２３で、誤りなしか否か、つまり、８
ビットの全てが一致するか否か判断される。誤りがある
場合には、ステップ１２４で、誤りが１ビットであるか
否か判断される。誤りが１ビットより多いときには、ス
テップ１０５に戻り、連続一致カウンタのカウント値Ｃ
２が０にリセットされる。

また、ステップ１２３で誤りなしと判断されるとき、お
よびステップ１２４で１ビットだけ誤りありと判断され
るとき、つまりパターン一致と判断されるときには、ス
テップ１２５で、連続一致カウンタがカウントアツプさ
れてカウント値Ｃ２ｆｆ１だけ大きくされる。

次に、ステップ１２６で、アドレスＡｄが最終アドレス
か否か判断される。最終アドレスでないときには、ステ
ップ１１８に戻り、上述したと同様の動作が行なわれる
。

また、ステップ１２６で、アドレスＡｄが最終アトしス
であるときには、ステ・ツブ１２７て′、カウント値Ｃ
２がｎ以上、例えば５以上であるか否か判断される。こ
の場合、カウント値Ｃ２は、最終アドレスの同期パター
ン、つまり同期終了パターンまでのパターン一致の連続
口数を示すことになる。

カウント値Ｃ２がｎ以上でないときにはステ・ノア】０
１に戻り、受信データの検出に移る。カウント値Ｃ２が
ｎ以上であるときには、ステップ１２８で同期が確立さ
れたものとされる。

そして、ステップ１２９で、受信データＤＡＴＡのデー
タ部分がクロックＣＬＫて゛もってサンプリングされ、
８ビットのデータとして順次データ記憶部３３に記憶さ
れる。

このように本例によれば、不一致数が１ビット以下のと
きにはパターン一致と判断されると共に、同期終了パタ
ーンまでのパターン一致の連Ｍ回数が一定値以上であれ
ば同期が確立されるので、同期パターン信号の数ビット
を受信できなかった場合や、受信パターン中に１ビット
誤りがある場合にも、良好に同期を確立し、続いて送信
されてくるデータを受信することができる。

なお　上述実施例においては、受信パターンは８ビット
でもって構成され、照合テーブル３２にも８ビットの同
期パターンが格納されるようにしたものであるが、ビッ
ト数はこれに限定されるものではなく、その他のビット
数でもって構成することもできる。

［発明の効果］ 以上説明したように、この発明によれば、不一致数が１
ビット以下のときにはパターン一致と判断されると共に
、同期終了パターンまでのパターン一致の連続回数が一
定値以上であれば同期が確立されるので、同期パターン
信号の数ビットを受信できなかった場合や、受信パター
ン中に１ビット誤りがある場合にも良好に同期を確立す
ることができ、続いて送信されてくるデータを受信する
ことができる。

２［２１および第３図は照合テーブルに格納される同期
パターンの説明のための図、第４図はＣＰＵの機能の概
要を示すプロ・ツク図、第５図はＣＰＵの動作を示すフ
ローチャート、第６図は送信されるデータ信号の信号フ
ォーマントを示す図、第７図は送信装置の要部の構成図
、第８図は受信装置の要部の構成図、第９図はその説明
のための図である。

３１　・ 受信装置 アンテナ 無線受信回路 ＰＩＪ 照合テーブル データ記憶部

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第ＣＰＵの
機能を示す図 第４図

Claims (1)

【特許請求の範囲】
1. （１）受信データがあるか否かを判断する判断手段と、 上記判断手段で受信データがあると判断されるとき、受
   信データに同期したビットクロックでもって受信データ
   を１ビットずつサンプリングする受信手段と、 上記受信手段でサンプリングされる１ビットのデータの
   新しいものから所定個で構成される受信パターンを格納
   する格納手段と、 複数ビットからなる同期パターン信号の先頭より１ビッ
   トずつずらしながら順次抜き取られた上記所定個のデー
   タで構成される複数の同期パターンを格納する照合テー
   ブルと、 上記受信手段で１ビットのデータがサンプリングされる
   ごとに上記格納手段に格納される受信パターンを上記照
   合テーブルに格納された複数の同期パターンと比較して
   不一致数が１ビット以下のときにはパターン一致と判断
   し、上記パターン一致と判断された後に次の受信パター
   ンと同期パターンとの比較を行なう照合手段と、 上記照合手段でパターン一致と判断される連続回数をカ
   ウントし、パターン一致と判断されないときにはカウン
   ト値がクリアされるカウンタとを備え、 上記照合手段で上記受信パターンと比較される同期パタ
   ーンが同期終了パターンとなるとき、上記カウンタのカ
   ウント値が一定値以上であるときには、同期が確立した
   とするパターン同期回路。