JP3290331B2 - ブロック同期処理回路 - Google Patents

ブロック同期処理回路

Info

Publication number
JP3290331B2
JP3290331B2 JP15487895A JP15487895A JP3290331B2 JP 3290331 B2 JP3290331 B2 JP 3290331B2 JP 15487895 A JP15487895 A JP 15487895A JP 15487895 A JP15487895 A JP 15487895A JP 3290331 B2 JP3290331 B2 JP 3290331B2
Authority
JP
Japan
Prior art keywords
block
block synchronization
error
synchronization
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15487895A
Other languages
English (en)
Other versions
JPH098673A (ja
Inventor
健次 三輪
幸生 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15487895A priority Critical patent/JP3290331B2/ja
Publication of JPH098673A publication Critical patent/JPH098673A/ja
Application granted granted Critical
Publication of JP3290331B2 publication Critical patent/JP3290331B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はブロック同期処理回路
に関し、特にクロック信号、データ信号を用いてシリア
ルにデータ転送を行ない、前方保護回路、後方保護回路
を用いてブロック同期判定を行なうブロック同期処理回
路に関する。
【0002】
【従来の技術】従来よりクロック信号、データ信号を用
いてシリアルにデータ転送を行なう通信システムが知ら
れる。このような通信システムの一例としてたとえばF
M多重放送が挙げられる。FM多重放送ではFM放送
(主放送)に多重してデータが送信される。FM多重放
送の受信機では、多重された信号からデータとクロック
が再生され、処理される。データの送信はブロックごと
にパケット単位で行なわれる。ブロックの各々は予め決
められたブロック識別符号(以下「BIC」という。F
M多重放送ではBIC1〜4の4種類のパターンを持つ
BICが用いられる。)を有し、FM多重放送受信機で
は受信データ列からBICパターンを抽出し、記憶され
たBICパターンとのパターンマッチングを行うことに
よって、ブロックの区切りを検出し、かつBICパター
ンの複数回数(前方保護回数/後方保護回数)の検出に
より受信のブロック同期を判定する。
【0003】図10は従来のFM多重放送受信機で行な
われるブロック同期処理を示すタイミングチャートであ
る。
【0004】ブロック同期は、受信機内で生成されるB
IC検出タイミング信号(図10(a)に対応)と、検
出されたBIC信号(図10(b)に対応)との一致し
ている回数が測定されることにより判定される。同期の
判定には前方保護と後方保護の2つの処理が行なわれ
る。
【0005】後方保護とは、同期が確立されていないと
きに行なわれる処理であって、BIC検出タイミング信
号と、検出されたBIC信号とが予め設定された回数
(n回)一致したことにより、同期確立と判定する処理
である。
【0006】前方保護とは同期が確立されているときに
行なわれる処理であって、設定された回数(m回)のB
IC検出タイミング信号の間に、BIC信号が一度も検
出されなかったことにより同期外れと判定する処理であ
る。
【0007】図10に示される例では、時刻t1〜t2
間に後方保護が行なわれ、n回のBIC検出タイミング
信号(a)と、検出されたBIC信号(b)との一致に
より、時刻t2において、同期確立が判定されている。
同期確立時には、ブロック同期信号が出力される(図6
(c))。また時刻t3〜t4間では前方保護が行なわ
れ、m回のBIC検出タイミング信号(a)に対応する
BIC信号(b)が一度も検出されなかったことによ
り、時刻t4において同期外れが判定されている(図6
(c))。
【0008】後方保護において用いられるBIC検出タ
イミング信号の回数n(以下「後方保護回数」とい
う。)および前方保護において用いられるBIC検出タ
イミング信号の回数m(以下「前方保護回数」とい
う。)は各々設計時に望ましい値が設定されていた。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
FM多重放送受信機においては的確にブロック同期が行
なわれないといった問題点があった。この原因は以下の
理由による。
【0010】回路設計時に比較的少ない後方保護回数で
ブロック同期を判定するようにした場合には、データ/
パリティ列中に偶然に発生したBICと同じビット列や
ノイズにより誤ったBIC検出が行なわれ、誤同期が生
ずる場合がある。
【0011】一方回路設計時に比較的大きい後方保護回
数を設定した場合には、ブロック同期のために設定され
た後方保護回数分のBICを検出しなければならないた
め、ブロック同期の判定が遅れることとなる。また設定
された後方保護回数分のBIC信号が完全に一致してい
なければ、ブロック同期と判定されないため、一定レベ
ル以上のノイズがある状態では、正しいブロック同期を
とりこぼすおそれが生ずる。
【0012】また前方保護回数の設定に関しては、以下
に述べる問題点があった。ブロック同期中にマルチパス
/フェージングなどのノイズが受信信号に重畳する場合
があるが、それらの比較的短期間(クロックの同期が外
れない期間)のバーストノイズによるデータ化けによっ
て、受信したBICのデータパターンが少数回連続して
崩れることがある。回路設計時に比較的少ない前方保護
回数を設定した場合、少数回のBICが未検出となり、
実際はブロック同期がとれているにもかかわらず、ブロ
ック同期外れと誤った判定がなされ、再同期検出処理に
入る場合がある。その他静電気/電源ラインノイズなど
のノイズが受信機に侵入する場合も考えられる。
【0013】一方比較的多くの前方保護回数を回路に設
定した場合は、上記に述べたノイズのうち比較的長期間
(クロックの同期が外れる期間)のバーストノイズによ
り、同期外れ状態であっても、データ/パリティ列中に
偶然に発生したBICと同じビット列やノイズによって
誤ったBIC検出が行なわれる場合がある。その場合は
前方保護の検出が初期化され、再度BICの検出が前方
保護回数分連続して行なわれるので、ブロック同期外れ
の判断が遅れることになる。
【0014】図11は前方保護回数としてm回を設定し
たときにおける前方保護の処理を示すタイミングチャー
トである。
【0015】図を参照して、(a)は受信機内で生成さ
れるBIC検出タイミング信号、(b)は検出されたB
IC信号、(c)はブロック同期信号、(d)はブロッ
ク同期判定回路内における前方保護カウンタによるカウ
ント値を示す。
【0016】図を参照して時刻t1より開始される第1
回目の前方保護処理中において、時刻t2に誤ったBI
C信号が検知されたとする。このとき(d)に示される
ように前方保護カウンタの値はmにリセットされ、これ
により時刻t3より第2回目の前方保護処理が開始され
る。このため時刻t1以降は同期外れしているにもかか
わらず、ブロック同期信号としては時刻t4まで同期確
立の信号が出力されることになる。最悪の場合は前方保
護数をmとした場合、m−1回のBIC検出タイミング
信号の出力以内の間隔でBICの誤検出が連続して発生
した場合にはいつまでも再同期処理に移れず、データず
れが生じたままでの受信が続くこととなる。
【0017】この発明は以上のような問題点を解決する
ためになされたもので、ブロック同期を的確に行なうこ
とのできるブロック同期処理回路を提供することを目的
とする。
【0018】
【課題を解決するための手段】請求項1に記載のブロッ
ク同期処理回路は、受信される信号のブロック同期を処
理するブロック同期処理回路であって、前方保護動作を
行なうためにブロック識別符号の検出回数を計測するブ
ロック同期前方保護カウンタと、受信される信号の誤り
を検出する誤り検出手段と、誤り検出手段により誤りが
検出されなかったときに、前記前方保護カウンタのカウ
ント値に初期値を設定する設定手段とを備え、後方保護
によりブロック同期が確立されたときから一定期間は、
誤り検出手段によってデータの誤りを検出し、誤りが検
出されたときにはブロック同期外れであると判定する
のである。
【0019】請求項2に記載のブロック同期処理回路
は、受信される信号のブロック同期を処理するブロック
同期処理回路であって、前方保護動作を行なうためにブ
ロック識別符号の検出回数を計測するブロック同期前方
保護カウンタと、受信される信号の誤りを検出する誤り
検出手段と、誤り検出手段により誤りが検出されなかっ
たときに、前方保護カウンタのカウント値に初期値を設
定する設定手段とを備え、ブロック同期確立状態におい
て、誤り検出手段により誤りが検出されたときには、前
方保護カウンタをデクリメントさせることを特徴とす
【0020】
【0021】
【作用】請求項1に記載のブロック同期処理回路は、誤
り検出手段により誤りが検出されなかったときに、前方
保護カウンタのカウント値に初期値を設定する。また、
後方保護によりブロック同期が確立されたときから一定
期間は、誤り検出手段によってデータの誤りを検出し、
誤りが検出されたときにはブロック同期外れであると判
定する。
【0022】請求項2に記載のブロック同期処理回路
は、誤り検出手段により誤りが検出されなかったとき
に、前方保護カウンタのカウント値に初期値を設定す
る。また、ブロック同期確立状態において、誤り検出手
段により誤りが検出されたときには、前方保護カウンタ
をデクリメントさせる
【0023】
【0024】
【実施例】図1は本発明の第1の実施例におけるブロッ
ク同期処理回路の構成を示すブロック図である。
【0025】図を参照してブロック同期処理回路は、受
信された信号を入力するシリアルデータ入力端子151
と、誤り訂正が行なわれた後のデータを出力するデータ
出力端子153と、入力されるシリアルデータの内容を
一時記憶することによりシリアル/パラレルの変換を行
なうS/Pシフトレジスタ101と、S/Pシフトレジ
スタ101に記憶されているデータの内容を検出するこ
とによりBIC信号を検出するBIC検出回路102
と、後方保護回数を設定するブロック同期後方保護数設
定回路103と、前方保護回数を設定するブロック同期
前方保護回数設定回路104と、後方保護動作を行なう
ためにBICの検出回数を計測するブロック同期後方保
護カウンタ105と、前方保護動作を行なうためにBI
Cの検出回数を計測するブロック同期前方保護カウンタ
106と、BICの検出タイミング信号を出力するBI
C検出タイミング回路108と、ブロック同期後方保護
カウンタ105もしくはブロック同期前方保護カウンタ
106からのカウント値に基づいてブロック同期が確立
されているか否かを判定するブロック同期判定回路10
7と、入力されるシリアルデータの誤り訂正および誤り
検出を行なうための誤り訂正/検出回路109とから構
成される。
【0026】図5は図1のシリアルデータ入力端子15
1より入力されるシリアルデータであるFM多重放送の
データのフレーム構成を示す図である。図5に示される
ように、1フレームは272のパケット(ブロック)に
より構成され、各々のパケットの先頭には16ビットの
BIC(Block Identification Code )が付加されてい
る。272パケットのうち、190パケットはデータを
伝送するためのパケット(以下「データパケット」とい
う。)であり、82パケットは縦方向のパリティを伝送
するためのパリティパケットである。データパケットと
パリティパケットはインターリーブされている。
【0027】BICはシリアルデータの同期信号であ
り、BIC1〜BIC4の4種類を有する。BIC1〜
3はデータパケットに付加されるBICであり、BIC
4はパリティパケットに付加されているBICである。
【0028】図6は、データパケットおよびパリティパ
ケットの各々に含まれる情報を示す図である。
【0029】図6(a)を参照して、データパケットは
176ビットのデータ部、14ビットのCRC(Cyclic
Redundancy Code)および、82ビットの横方向のパリ
ティにより構成されている。
【0030】一方図6(b)を参照して、パリティパケ
ットは190ビットの縦方向訂正用パリティと、縦方向
の訂正後に再度のエラー訂正とパケット内のエラー検出
のために横訂正を行なうための82ビットの縦横訂正用
パリティとを含む。
【0031】本実施例におけるブロック同期処理回路は
以下(1)〜(3)に示される特徴を有する。
【0032】(1) 前方保護動作時において、ブロッ
ク同期外れを判定するときに、BIC検出とともに、デ
ータの誤り検出を行ない、BIC検出結果と誤り検出結
果とに基づいてブロック同期外れを判定する。
【0033】(2) 後方保護によりブロック同期が確
立されたときから一定期間(ブロック同期1状態とい
う)はデータの誤り検出によって誤りを検出し、誤りが
検出されたときにはブロック同期外れであると判定す
る。ブロック誤同期が生じている場合には、データにビ
ットずれが発生しているため、誤り検出で誤りを検出す
る確率が極めて高いためである。
【0034】(3) 上記(2)により一定期間が経過
した後(ブロック同期2状態という。)には、BICの
未検出であっても、誤り検出により誤りが検出されなか
ったときには、前方保護カウンタのカウント値に初期値
を設定する。これは、短い時間に生じるノイズで、たま
たまBICを検出できないときであっても、データの誤
り検出で、誤りが検出されなかったときには、ブロック
同期が外れていない確率が高いため、ブロック同期確立
状態と判定するのである。
【0035】従来の前方保護動作ではBICパターンの
パターンマッチングを複数回数行なうことにより、同期
外れ状態を判別していたが、本実施例のようにデータの
誤り検出機能により同期判定を行なう方が、より確実な
ブロック同期判定を行なうことができる。なお本実施例
においてデータの誤り検出には、CRCチェックと、
(272,190)短縮化差集合巡回符号(BEST符
号)のチェックとが用いられる。両者について以下に説
明する。
【0036】(1) CRCチェック 図3はCRCチェックのためのCRCシンドローム判定
回路の具体例を示す回路図である。
【0037】図を参照してCRCシンドローム判定回路
は、シリアルデータを入力するシリアルデータ入力端子
209と、リセット信号を入力するリセット信号入力端
子211と、クロック信号を入力するクロック信号入力
端子213と、誤り検出結果を出力する誤り検出結果出
力端子207と、フリップフロップ201a〜201n
と、EXORゲート217a〜217cと、フリップフ
ロップ201a〜201nの各々の出力端子Qからの信
号のいずれか1つに“High”レベルの信号が含まれ
ていないかを検出するORゲート203a〜203d
と、フリップフロップ205とから構成されている。
【0038】図3の回路においてデータパケットの先頭
から190ビット(データとCRC)がシリアルデータ
入力端子209を介してCRCシンドローム判定回路に
入力されたときに、誤り検出結果出力端子207から出
力される信号が“Low”レベルであれば、CRCチェ
ックにおいては誤りなしと判定され、逆に誤り検出結果
出力端子207の信号が“High”レベルであれば誤
りが検出されたと判定されることになる。
【0039】すなわちCRCチェックにおいては、図2
のフローチャートに示されるように、ステップS201
において、CRCシンドローム判定回路のフリップフロ
ップ201a〜201n(シンドロームレジスタ)はリ
セット信号入力端子211から入力されるリセット信号
によりすべてリセットされる。ステップS202におい
て、データパケットのCRC14ビットを含む190ビ
ットのデータがシリアルデータ入力端子209を介して
入力される。ステップS203において、誤り検出結果
出力端子207からの信号が“High”レベルである
か、“Low”レベルであるかにより、CRCチェック
により誤りが検出されたか(YES)、否か(NO)が
判定される。
【0040】(2) BESTチェック BESTチェックにおいては、82段のフリップフロッ
プより構成されるシンドローム判定回路が用いられる。
シンドローム判定回路においては、データパケットのパ
リティを含む272ビットのデータを入力後、ビットシ
フトを行ないながら、シンドロームの加算結果と誤りし
きい値とが比較されることによりエラーの有無が判定さ
れ、これによりエラー訂正が行なわれる。このとき誤り
しきい値は、1サイクルごとにデクリメントされる。し
きい値は初期値から9までデクリメントされる。誤り訂
正終了後のBESTのシンドローム判定回路に含まれる
シンドロームレジスタ(フリップフロップ)の各々の出
力はORゲートによりOR演算される。このOR演算の
結果が“Low”レベルであれば、BESTチェックに
おいて、誤りなしであり、一方OR演算の結果が“Hi
gh”レベルであればデータの誤りが検出されたと判定
される。
【0041】より具体的には図4を参照して、BEST
のチェックがスタートすると、ステップS401におい
てBESTシンドローム判定回路に含まれるBESTシ
ンドロームレジスタ(フリップフロップ)の各々がリセ
ットされる。またステップS401において、しきい値
が初期化される。
【0042】ステップS402において、データパケッ
トのパリティを含む272ビットのデータが入力され
る。ステップS403において、シンドロームがOR演
算され、エラーの有無が判定される。ステップS403
でYESであればステップS404において、しきい値
の値が1デクリメントされる。ステップS405におい
て、しきい値の値が8以下であるか判定される。ステッ
プS405でNOであれば、ステップS406におい
て、誤り訂正が行なわれる。その後ステップS403か
らの処理が繰り返し行なわれる。
【0043】ステップS403において、NOであれば
BESTチェックにおいて誤りは検出されなかったもの
と判定される。
【0044】ステップS405においてYESであれば
BESTチェックにおいて、誤りが検出されたと判定さ
れる。
【0045】次に図1を参照して、本実施例におけるブ
ロック同期処理回路の動作について説明する。
【0046】図を参照して予めブロック同期後方保護数
設定回路103には所定の後方保護回数が、ブロック同
期前方保護数設定回路104にはブロック同期1,2の
各々における所定の前方保護回数が設定されている。
【0047】回路の動作が開始されると、シリアルデー
タ入力端子151を介して入力されるシリアルデータ
は、S/Pシフトレジスタ101に入力される。BIC
検出タイミング回路108は一定の周期でBIC検出タ
イミング信号を出力する。BIC検出タイミング信号に
基づいて、BIC検出回路102はS/Pシフトレジス
タ101内に記憶されていたデータと記憶されたBIC
パターンとを比較し、比較結果が許容範囲内で一致した
のであれば、BIC検出信号を出力する。
【0048】ブロック同期が確立されていないときに
は、ブロック同期後方保護カウンタ105はBIC検出
信号をカウントする。ブロック同期判定回路107はブ
ロック同期後方保護カウンタ105のカウント値と、ブ
ロック同期後方保護数設定回路103に設定された回数
とに基づいてブロック同期確立を判定する。このときブ
ロック同期は仮同期として判定され、図7に示されるブ
ロック同期1(ブロック仮同期状態)の処理がブロック
同期判定回路107により実行される。
【0049】図7を参照して、ステップS701におい
てブロック前方保護カウンタBFCNTの値にブロック
同期1での前方保護カウンタの初期値がBFCNT1設
定される。またブロック後方保護カウンタBBCNTの
値にブロック同期1におけるブロック後方保護カウンタ
の初期値BBCNT1が設定される。
【0050】ステップS702において、BIC検出タ
イミング信号が出力されているか判定される。ステップ
S702においてNOであれば、ステップS703で誤
り検出が行なわれ、誤り検出が終了したか判定される。
【0051】ステップS703でYESであれば、ステ
ップS704で誤り検出の行なわれた結果、データに誤
りが検出されたか判定される。ステップS704でNO
であれば、後述するブロック同期2の状態に移行する。
ステップS703でNOであればステップS702から
の処理が繰り返し行なわれる。
【0052】ステップS702で、YESであれば、ス
テップS705でBICがシリアルデータから検出され
たか判定される。ステップS705でNOであれば、ス
テップS706において、ブロック前方保護カウンタB
BCNTの値が1デクリメントされ、かつブロック後方
保護カウンタBBCNTの値にブロック同期1でのブロ
ック後方保護カウンタの初期値BBCNT1が設定され
る。
【0053】ステップS707で、ブロック前方保護カ
ウンタBFCNTの値が0であるか判定される。ステッ
プS707でYESであれば、ブロック同期状態は解除
され、ブロック同期外れ状態へ移行する。
【0054】ステップS705でYESであれば、ステ
ップS708にて、ブロック前方保護カウンタBFCN
Tの値にブロック同期1でのブロック前方カウンタの初
期値BFCNT1が設定され、ブロック後方保護カウン
タBBCNTの値は1デクリメントされる。ステップS
709で、ブロック後方保護カウンタBBCNTの値が
0であるか判定され、YESであれば、ブロック同期2
の状態へ移行する。
【0055】ステップS709においてNOであれば、
ステップS702からの処理が繰り返し行なわれる。
【0056】またステップS704においてYESであ
れば、ステップS710において、ブロック同期外れ状
態へ移行するか、あるいはステップS702からの処理
を繰り返し行なうかが選択される。この選択はユーザに
より任意に設定されるもので、ブロック同期外れへ移行
する選択が行なわれる場合には、より正確なブロック同
期の確立を行なうことが可能である。
【0057】ブロック同期2の状態では、図8のフロー
チャートに示される処理が行なわれる。
【0058】図を参照してステップS801において、
ブロック前方保護カウンタBFCNTの値としてブロッ
ク同期2におけるブロック前方保護カウンタの初期値B
FCNT2が設定される。ブロック同期2におけるブロ
ック前方保護カウンタの初期値BFCNT2は、ブロッ
ク同期1におけるブロック前方保護カウンタの初期値B
FCNT1よりも大きい値が用いられる。
【0059】ステップS802において、BIC検出タ
イミング信号が出力されているか判定される。ステップ
S802でNOであれば、ステップS803で誤り検出
が行なわれ、誤り検出が終了したか判定される。
【0060】ステップS804で入力されたシリアルデ
ータに誤りが検出されたか判定され、NOであれば、ス
テップS805においてブロック前方保護カウンタBF
CNTの値として、ブロック同期2におけるブロック前
方保護カウンタの初期値BFCNT2が設定され、ステ
ップ802からの処理が繰り返し行なわれる。
【0061】またステップS803においてNO、ある
いはステップS804においてYESであれば、ステッ
プS802からの処理が繰り返し行なわれる。
【0062】ステップS802でYESであれば、ステ
ップS806において、BIC信号が検出されたか判定
される。ステップS806でNOであれば、ステップS
807においてブロック前方保護カウンタBFCNTの
値が1デクリメントされる。ステップS808におい
て、ブロック前方保護カウンタBFCNTの値が0であ
るか判定され、YESであればブロック同期外れ状態で
あると判定される。
【0063】一方ステップS806でYESであれば、
ステップS809でブロック前方保護カウンタBFCN
Tの値として、クロック同期2におけるブロック前方保
護カウンタの初期値BFCNT2が設定され、ステップ
S802からの処理が繰り返し行なわれる。
【0064】またステップS808でNOの場合には、
ステップS802からの処理が行なわれる。
【0065】以上のように本実施例におけるブロック同
期処理回路は、後方保護によりブロック同期が確立され
たときから一定期間(ブロック同期1状態)は、データ
の誤り検出によって誤りが検出されたときには、ブロッ
ク同期外れであると判定し、一定期間が経過した後(ブ
ロック同期2状態)では、BICの未検出状態が続いて
も、誤り検出により誤りが検出されなかったときには、
前方保護カウンタのカウント値に初期値を設定する。こ
れによりブロック同期中に生じたマルチパス/フェージ
ングなどのノイズあるいは静電気/電源のラインノイズ
などのノイズが装置に侵入した場合に生じる一時的なシ
リアルデータのデータバケによる誤ったブロック同期の
判定を防止することができる。
【0066】また、ブロック同期1状態においては、誤
同期の検出をより正確に行うことができるので、後方保
護回数を少なくすることができる。
【0067】図9は本発明の第2の実施例におけるブロ
ック同期処理回路の処理を示すフローチャートである。
【0068】本発明の第2の実施例におけるブロック同
期処理回路の装置構成は図1に示される第1の実施例と
実質的に同一である。第2の実施例におけるブロック同
期処理回路では、従来例と同じく後方保護回路によりブ
ロック同期確立が判定された後に、図7に示されるブロ
ック同期1の処理が行なわれる。図7に示されるブロッ
ク同期1による処理で、ブロック同期2の状態へ移行し
たときには、図9のフローチャートに示される処理が行
なわれる。
【0069】すなわち、ステップS901において、ブ
ロック前方保護カウンタBFCNTの値にブロック前方
保護カウンタのブロック同期2での初期値であるBFC
NT2が設定される。ステップS902において、BI
C検出タイミング信号が出力されているか判定される。
ステップS902でNOであれば、ステップS903に
おいて誤り検出が行なわれ、その誤り検出が終了したか
判定される。ステップS903でYESであれば、ステ
ップS904で、誤り検出により誤りが検出されたか判
定される。
【0070】ステップS904でNOであれば、ステッ
プS905でブロック前方保護カウンタBFCNTにブ
ロック同期2でのブロック前方保護カウンタの初期値で
あるBFCNT2が設定され、ステップS902からの
処理が繰り返し行なわれる。
【0071】一方ステップS902でYESであれば、
ステップS906で検出タイミングに合せてBIC信号
が検出されたか判定される。ステップS906でNOで
あれば、ステップS907でブロック前方保護カウンタ
BFCNTの値は1デクリメントされる。デクリメント
の後ステップS908でブロック前方保護カウンタBF
CNTのが0であるか判定され、YESのときはブロッ
ク同期外れ状態へ移行する。
【0072】一方ステップS906でYESであれば、
ステップS909でブロック前方保護カウンタBFCN
Tの値に、ブロック同期2でのブロック前方保護カウン
タの初期値であるBFCNT2が設定され、ステップS
902からの処理が繰り返し行なわれる。
【0073】またステップS903でNOであれば、ス
テップS902からの処理が行なわれる。
【0074】ステップS904でYESであれば、ステ
ップS907からの処理が行なわれる。
【0075】第2の実施例におけるブロック同期処理回
路では、前方保護カウンタのカウント条件として、BI
C信号の未検出と、誤り検出を条件とすることにより、
従来のBICだけを対象とした間欠的なチェックから、
データも含まれた連続したチェックが可能となる。なお
第2の実施例において、ブロック同期2における前方保
護カウンタの初期値は、従来と同じ前方保護カウンタの
初期値でよい。
【0076】また、第2の実施例において、図9に示さ
れるブロック同期2の処理は、図7に示される、ブロッ
ク同期1での処理の後に行なうようにしたが、後方保護
回路によりブロック同期確立と判定された後、即座に図
9のフローチャートに示される処理に移行するようにし
てもよい。
【0077】
【発明の効果】請求項1に記載のブロック同期処理回路
は、誤り検出手段により誤りが検出されなかったとき
に、前方保護カウンタのカウント値に初期値を設定する
ため、ブロック同期を的確に行なうことができる。
た、後方保護によりブロック同期が確立されたときから
一定期間は、誤り検出手段によってデータの誤りを検出
し、誤りが検出されたときにはブロック同期外れである
と判定するため、誤った同期確立を低減させることがで
きる。
【0078】請求項2に記載のブロック同期処理回路
は、誤り検出手段により誤りが検出されなかったとき
に、前方保護カウンタのカウント値に初期値を設定する
ため、ブロック同期を的確に行なうことができる。ま
た、ブロック同期確立状態において、誤り検出手段によ
り誤りが検出されたときには、前方保護カウンタをデク
リメントさせるため、より的確にブロック同期を判定す
ることができる。
【0079】
【図面の簡単な説明】
【図1】本発明の第一の実施例におけるブロック同期処
理回路の具体的構成を示すブロック図である。
【図2】CRCチェックにおいて行なわれる具体的な処
理を示すフローチャートである。
【図3】CRCチェックに用いられるシンドローム判定
回路の具体例を示す回路図である。
【図4】BESTチェックにおいて行なわれる処理を示
すフローチャートである。
【図5】ブロック同期処理回路に入力されるシリアルデ
ータの具体的構成を示す図である。
【図6】シリアルデータに含まれるデータパケットおよ
びパリティパケットの内容を示す図である。
【図7】本発明の第1の実施例におけるブロック同期処
理回路において行なわれる、ブロック同期1の処理を示
すフローチャートである。
【図8】ブロック同期1の後に行なわれる、ブロック同
期2の処理を示すフローチャートである。
【図9】本発明の第2の実施例におけるブロック同期処
理回路で行なわれる、ブロック同期の判定の処理を示す
フローチャートである。
【図10】従来のFM多重放送受信機で行なわれるブロ
ック同期処理を示すタイミングチャートである。
【図11】従来のFM多重放送受信機における、前方保
護回数としてm回を設定した場合の処理を示すタイミン
グチャートである。
【符号の説明】
101 S/Pシフトレジスタ 102 BIC検出回路 103 ブロック同期後方保護数設定回路 104 ブロック同期前方保護数設定回路 105 ブロック同期後方保護カウンタ 106 ブロック同期前方保護カウンタ 107 ブロック同期判定回路 108 BIC検出タイミング回路 109 誤り訂正/検出回路 151 シリアルデータ入力端子 153 データ出力端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−143114(JP,A) 特開 平7−143113(JP,A) 特開 平6−326677(JP,A) 特開 昭62−264743(JP,A) 特開 平7−303091(JP,A) 特開 平7−303094(JP,A) 特開 平4−291537(JP,A) 特許2749263(JP,B2) 特許3200535(JP,B2) 特許3167881(JP,B2) 特許2937744(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H03M 13/00 H04H 1/00 H04L 1/00 H04L 7/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 受信される信号のブロック同期を処理す
    るブロック同期処理回路であって、 前方保護動作を行なうためにブロック識別符号の検出回
    数を計測するブロック同期前方保護カウンタと、 前記受信される信号の誤りを検出する誤り検出手段と、 前記誤り検出手段により誤りが検出されなかったとき
    に、前記前方保護カウンタのカウント値に初期値を設定
    する設定手段とを備え 後方保護によりブロック同期が確立されたときから一定
    期間は、前記誤り検出手段によってデータの誤りを検出
    し、誤りが検出されたときにはブロック同期外れである
    と判定する、 ブロック同期処理回路。
  2. 【請求項2】 受信される信号のブロック同期を処理す
    るブロック同期処理回路であって、 前方保護動作を行なうためにブロック識別符号の検出回
    数を計測するブロック同期前方保護カウンタと、 前記受信される信号の誤りを検出する誤り検出手段と、 前記誤り検出手段により誤りが検出されなかったとき
    に、前記前方保護カウンタのカウント値に初期値を設定
    する設定手段とを備え、 ブロック同期確立状態において、前記誤り検出手段によ
    り誤りが検出されたときには、前記前方保護カウンタを
    デクリメントさせることを特徴とする、 ブロック同期処
    理回路。
JP15487895A 1995-06-21 1995-06-21 ブロック同期処理回路 Expired - Lifetime JP3290331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15487895A JP3290331B2 (ja) 1995-06-21 1995-06-21 ブロック同期処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15487895A JP3290331B2 (ja) 1995-06-21 1995-06-21 ブロック同期処理回路

Publications (2)

Publication Number Publication Date
JPH098673A JPH098673A (ja) 1997-01-10
JP3290331B2 true JP3290331B2 (ja) 2002-06-10

Family

ID=15593926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15487895A Expired - Lifetime JP3290331B2 (ja) 1995-06-21 1995-06-21 ブロック同期処理回路

Country Status (1)

Country Link
JP (1) JP3290331B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4506185B2 (ja) * 2004-02-06 2010-07-21 ソニー株式会社 受信装置および方法、並びにプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2749263B2 (ja) 1994-07-07 1998-05-13 三洋電機株式会社 フレーム同期再生回路
JP2937744B2 (ja) 1994-05-06 1999-08-23 三洋電機株式会社 Fm多重放送受信機
JP3167881B2 (ja) 1995-05-15 2001-05-21 シャープ株式会社 ブロック同期処理回路
JP3200535B2 (ja) 1995-05-12 2001-08-20 シャープ株式会社 ブロック同期処理回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937744B2 (ja) 1994-05-06 1999-08-23 三洋電機株式会社 Fm多重放送受信機
JP2749263B2 (ja) 1994-07-07 1998-05-13 三洋電機株式会社 フレーム同期再生回路
JP3200535B2 (ja) 1995-05-12 2001-08-20 シャープ株式会社 ブロック同期処理回路
JP3167881B2 (ja) 1995-05-15 2001-05-21 シャープ株式会社 ブロック同期処理回路

Also Published As

Publication number Publication date
JPH098673A (ja) 1997-01-10

Similar Documents

Publication Publication Date Title
US4271520A (en) Synchronizing technique for an error correcting digital transmission system
CA1195007A (en) Framing system
US4009469A (en) Loop communications system with method and apparatus for switch to secondary loop
JP2578334B2 (ja) デイジタル伝送方式
US3466601A (en) Automatic synchronization recovery techniques for cyclic codes
US5195093A (en) Method and apparatus for ensuring CRC error generation by a data communication station experiencing transmitter exceptions
US3761891A (en) Circuit arrangement for synchronizing transmitters and receivers in data transmission systems
CN1953359A (zh) 帧同步电路
JP2948837B2 (ja) 通信リンク・インターフェースの初期化および同期方法および通信リンクの受信機
EP0451767B1 (en) Frame synchronization stabilizer
US4481648A (en) Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks
KR20010007070A (ko) 저 신호대잡음비 환경에서 가변 길이로 인코딩된 데이터를전송하게하는 방법 및 장치
JP3290331B2 (ja) ブロック同期処理回路
CN110474718A (zh) 一种数据编码方法、同步方法、系统及通信系统
US4521886A (en) Quasi-soft decision decoder for convolutional self-orthogonal codes
US5265105A (en) Decoding circuit for inhibiting error propagation
JP3322561B2 (ja) Fm文字多重放送用受信機
JP2001127744A (ja) 調歩同期式データ通信装置、及び調歩同期式データ通信方法
RU2043652C1 (ru) Устройство для сопряжения эвм с каналом связи
EP0479607B1 (en) Method and arrangement for detecting framing bit sequence in digital data communications system
US20020099999A1 (en) Data reception method
US20030072328A1 (en) Framing data in a control circuit
JP3167881B2 (ja) ブロック同期処理回路
JP2656345B2 (ja) デイジタル信号伝送装置
JPS60213150A (ja) 符号方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080322

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110322

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120322

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120322

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130322

Year of fee payment: 11