JPH05226938A - 周波数変調符号化データ復調方法及び復調装置 - Google Patents
周波数変調符号化データ復調方法及び復調装置Info
- Publication number
- JPH05226938A JPH05226938A JP4026397A JP2639792A JPH05226938A JP H05226938 A JPH05226938 A JP H05226938A JP 4026397 A JP4026397 A JP 4026397A JP 2639792 A JP2639792 A JP 2639792A JP H05226938 A JPH05226938 A JP H05226938A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- count number
- long
- short
- coded data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 周波数変調符号化データ復調方法及び復調装
置に関し、受信側で長パルスと短パルスの判別を確実に
行うことができるようにする。 【構成】 エッジ抽出回路２０は、データ受信部１０で
受信した差動信号のエッジを抽出してエッジ抽出パルス
Ｐ１を出力する。カウンタ回路３０は、エッジ抽出パル
スＰ１ごとに基準クロックのカウントを開始し、カウン
ト数Ｃ０を出力する。このカウント数Ｃ０は、第１段ラ
ッチ４１、第２段ラッチ４２、第３段ラッチ４３の順に
順次シフトされる。パルス幅判定回路５０はカウント数
Ｃ１，Ｃ２，Ｃ３を入力して、長パルスか短パルスかを
判別し、パルス信号Ｐ２，Ｐ３を出力する。データ・ク
ロック生成回路６０は、パルス信号Ｐ２，Ｐ３を入力し
て、ビットデータＰ４及び復調クロックＰ５を出力す
る。データ生成回路７０は、ビットデータＰ４及び復調
クロックＰ５から、パラレルデータＰ６を出力する。
置に関し、受信側で長パルスと短パルスの判別を確実に
行うことができるようにする。 【構成】 エッジ抽出回路２０は、データ受信部１０で
受信した差動信号のエッジを抽出してエッジ抽出パルス
Ｐ１を出力する。カウンタ回路３０は、エッジ抽出パル
スＰ１ごとに基準クロックのカウントを開始し、カウン
ト数Ｃ０を出力する。このカウント数Ｃ０は、第１段ラ
ッチ４１、第２段ラッチ４２、第３段ラッチ４３の順に
順次シフトされる。パルス幅判定回路５０はカウント数
Ｃ１，Ｃ２，Ｃ３を入力して、長パルスか短パルスかを
判別し、パルス信号Ｐ２，Ｐ３を出力する。データ・ク
ロック生成回路６０は、パルス信号Ｐ２，Ｐ３を入力し
て、ビットデータＰ４及び復調クロックＰ５を出力す
る。データ生成回路７０は、ビットデータＰ４及び復調
クロックＰ５から、パラレルデータＰ６を出力する。
Description
【０００１】
【産業上の利用分野】本発明は周波数変調符号化データ
を受信して復調する周波数変調符号化データ復調方法及
び復調装置に関し、特にＣＮＣシステム等の通信に使用
される周波数変調符号化データ復調方法及び復調装置に
関する。
を受信して復調する周波数変調符号化データ復調方法及
び復調装置に関し、特にＣＮＣシステム等の通信に使用
される周波数変調符号化データ復調方法及び復調装置に
関する。
【０００２】
【従来の技術】従来、数値制御装置（ＣＮＣ）システム
等では、ＣＮＣ本体とＣＮＣに接続されるＩ／Ｏユニッ
ト等との間で周波数変調符号化データ送信方法が使用さ
れている。これらの周波数変調符号化データ通信方法で
は、例えばＣＮＣからのディジタル信号を周波数変調符
号化してデータを送信し、Ｉ／Ｏユニット等でこれを受
信して、復調している。
等では、ＣＮＣ本体とＣＮＣに接続されるＩ／Ｏユニッ
ト等との間で周波数変調符号化データ送信方法が使用さ
れている。これらの周波数変調符号化データ通信方法で
は、例えばＣＮＣからのディジタル信号を周波数変調符
号化してデータを送信し、Ｉ／Ｏユニット等でこれを受
信して、復調している。
【０００３】一般にこれらの周波数変調符号化データ送
信方法では、長パルスと短パルスとを２：１の比として
いる。例えば、長パルスを１０クロック、短パルスを５
クロックとする。そして、受信パルスが９〜１１クロッ
クの場合は長パルスとし、受信パルスが４〜６パルスの
ときは短パルスとする。また、受信パルスが７〜８パル
スのときは、長パルスか短パルスかを明確に判別できな
いため、アラームとしている。
信方法では、長パルスと短パルスとを２：１の比として
いる。例えば、長パルスを１０クロック、短パルスを５
クロックとする。そして、受信パルスが９〜１１クロッ
クの場合は長パルスとし、受信パルスが４〜６パルスの
ときは短パルスとする。また、受信パルスが７〜８パル
スのときは、長パルスか短パルスかを明確に判別できな
いため、アラームとしている。
【０００４】
【発明が解決しようとする課題】しかし、従来の周波数
変調符号化データ受信方法では、伝送歪み等によって長
パルスと短パルスとの中間の長さのパルスが発生する
と、いずれかのパルスかを判別できずにアラームとして
いるため、再度送信を行う必要がある。また、アラーム
をなくすためには、長パルスと短パルスの比を大きくす
る必要があり、このために同一のデータを送るのに、送
信時間が増大することとなる。
変調符号化データ受信方法では、伝送歪み等によって長
パルスと短パルスとの中間の長さのパルスが発生する
と、いずれかのパルスかを判別できずにアラームとして
いるため、再度送信を行う必要がある。また、アラーム
をなくすためには、長パルスと短パルスの比を大きくす
る必要があり、このために同一のデータを送るのに、送
信時間が増大することとなる。
【０００５】本発明はこのような点に鑑みてなされたも
のであり、受信側で長パルスと短パルスの判別を確実に
行うことのできる周波数変調符号化データ復調方法及び
復調装置を提供することを目的とする。
のであり、受信側で長パルスと短パルスの判別を確実に
行うことのできる周波数変調符号化データ復調方法及び
復調装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明では上記課題を解
決するために、周波数変調符号化データを受信して復調
する周波数変調符号化データ復調方法において、受信し
た短パルスと長パルスとの中間の長さの中間パルスを、
前後のパルスの関係から判別して前記短パルス又は前記
長パルスを復調することを特徴とする周波数変調符号化
データ復調方法が提供される。
決するために、周波数変調符号化データを受信して復調
する周波数変調符号化データ復調方法において、受信し
た短パルスと長パルスとの中間の長さの中間パルスを、
前後のパルスの関係から判別して前記短パルス又は前記
長パルスを復調することを特徴とする周波数変調符号化
データ復調方法が提供される。
【０００７】また、周波数変調符号化データを受信して
復調する周波数変調符号化データ復調装置において、受
信した差動信号のエッジを抽出し、エッジ抽出パルスを
出力するエッジ抽出手段と、前記エッジ抽出パルスと基
準クロックとを入力し、前記差動信号のパルス幅を前記
基準クロックでカウントするカウント手段と、前記カウ
ント手段から出力される前記カウント数をラッチする第
１のラッチ手段と、前記第１のラッチ手段から出力され
る前記カウント数をラッチする第２のラッチ手段と、前
記第２のラッチ手段から出力される前記カウント数をラ
ッチする第３のラッチ手段と、前記第２のラッチ手段の
カウント数が短パルスのカウント数より多く、長パルス
のカウント数より少ない中間パルスを、前記第１のラッ
チ手段のカウント数及び前記第３のラッチ手段のカウン
ト数から判別して、前記短パルス又は前記長パルスを復
調するパルス復調手段と、を有することを特徴とする周
波数変調符号化データ復調装置が提供される。
復調する周波数変調符号化データ復調装置において、受
信した差動信号のエッジを抽出し、エッジ抽出パルスを
出力するエッジ抽出手段と、前記エッジ抽出パルスと基
準クロックとを入力し、前記差動信号のパルス幅を前記
基準クロックでカウントするカウント手段と、前記カウ
ント手段から出力される前記カウント数をラッチする第
１のラッチ手段と、前記第１のラッチ手段から出力され
る前記カウント数をラッチする第２のラッチ手段と、前
記第２のラッチ手段から出力される前記カウント数をラ
ッチする第３のラッチ手段と、前記第２のラッチ手段の
カウント数が短パルスのカウント数より多く、長パルス
のカウント数より少ない中間パルスを、前記第１のラッ
チ手段のカウント数及び前記第３のラッチ手段のカウン
ト数から判別して、前記短パルス又は前記長パルスを復
調するパルス復調手段と、を有することを特徴とする周
波数変調符号化データ復調装置が提供される。
【０００８】
【作用】受信したパルスが短パルスと長パルスとの中間
の長さの中間パルスである場合、前後のパルスが短パル
スより短い最短パルスであれば、この中間パルスを短パ
ルスと判別して復調する。逆に、前後のパルスが長パル
スより長い最長パルスであれば、この中間パルスを長パ
ルスと判別して復調する。
の長さの中間パルスである場合、前後のパルスが短パル
スより短い最短パルスであれば、この中間パルスを短パ
ルスと判別して復調する。逆に、前後のパルスが長パル
スより長い最長パルスであれば、この中間パルスを長パ
ルスと判別して復調する。
【０００９】また、受信した差動信号のエッジを抽出し
てエッジ抽出パルスを出力し、差動信号のパルス幅を基
準クロックでカウントする。このカウント数を第１のラ
ッチ手段、第２のラッチ手段、第３のラッチ手段の順に
順次シフトする。第２のラッチ手段のカウント数が短パ
ルスのカウント数より多く、長パルスのカウント数より
少ない中間パルスのカウント数である場合、第１のラッ
チ手段及び第３のラッチ手段のカウント数から、この中
間パルスを短パルス又は長パルスと判別する。そして、
判別された短パルス又は長パルスのいずれかのパルスに
基づき復調する。
てエッジ抽出パルスを出力し、差動信号のパルス幅を基
準クロックでカウントする。このカウント数を第１のラ
ッチ手段、第２のラッチ手段、第３のラッチ手段の順に
順次シフトする。第２のラッチ手段のカウント数が短パ
ルスのカウント数より多く、長パルスのカウント数より
少ない中間パルスのカウント数である場合、第１のラッ
チ手段及び第３のラッチ手段のカウント数から、この中
間パルスを短パルス又は長パルスと判別する。そして、
判別された短パルス又は長パルスのいずれかのパルスに
基づき復調する。
【００１０】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図２は、周波数変調符号化データ通信の全体構
成の一例を示す図である。図において、マスタＣＮＣ１
００には、通信回線５０１を介してＩ／Ｏユニット２０
０が接続されている。また、Ｉ／Ｏユニット２００に
は、通信回線５０２を介して操作盤コネクションユニッ
ト３００が接続されている。さらに、操作盤コネクショ
ンユニット３００には、通信回線５０３を介してスレー
ブＣＮＣ４００がシリアルに接続されている。そして、
スレーブＣＮＣ４００には、通信回線５０４を介して図
示されていない他の機器がシリアルに接続される。
明する。図２は、周波数変調符号化データ通信の全体構
成の一例を示す図である。図において、マスタＣＮＣ１
００には、通信回線５０１を介してＩ／Ｏユニット２０
０が接続されている。また、Ｉ／Ｏユニット２００に
は、通信回線５０２を介して操作盤コネクションユニッ
ト３００が接続されている。さらに、操作盤コネクショ
ンユニット３００には、通信回線５０３を介してスレー
ブＣＮＣ４００がシリアルに接続されている。そして、
スレーブＣＮＣ４００には、通信回線５０４を介して図
示されていない他の機器がシリアルに接続される。
【００１１】これらの各構成要素には、周波数変調符号
化データ通信を行うためのデータ送受信部を備えてお
り、互いにデータの送受信を行うことができる。例え
ば、マスタＣＮＣ１００からスレーブＣＮＣ４００への
周波数変調符号化データ通信では、マスタＣＮＣ１００
でデータの符号化が行われて送信され、通信回線５０
１、Ｉ／Ｏユニット２００、通信回線５０２、操作盤コ
ネクションユニット３００及び通信回線５０３を介して
スレーブＣＮＣ４００で受信され、データの復号化が行
われる。
化データ通信を行うためのデータ送受信部を備えてお
り、互いにデータの送受信を行うことができる。例え
ば、マスタＣＮＣ１００からスレーブＣＮＣ４００への
周波数変調符号化データ通信では、マスタＣＮＣ１００
でデータの符号化が行われて送信され、通信回線５０
１、Ｉ／Ｏユニット２００、通信回線５０２、操作盤コ
ネクションユニット３００及び通信回線５０３を介して
スレーブＣＮＣ４００で受信され、データの復号化が行
われる。
【００１２】次に、周波数変調符号化データ通信の符号
化及び復号化について説明する。図３、図４及び図５
は、いずれもデータ通信時のタイムチャートの一例であ
り、時間の経過とともに図３、図４、図５の順に連続的
な変化を示したものである。なお、図３、図４及び図５
では、データ通信が適正に行われる場合について示し、
送受信のデータ周期は１０クロックで１周期としてい
る。
化及び復号化について説明する。図３、図４及び図５
は、いずれもデータ通信時のタイムチャートの一例であ
り、時間の経過とともに図３、図４、図５の順に連続的
な変化を示したものである。なお、図３、図４及び図５
では、データ通信が適正に行われる場合について示し、
送受信のデータ周期は１０クロックで１周期としてい
る。
【００１３】図において、送信クロックＣＬＫは送信側
で生成される基準クロックパルスである。送信時作動波
形Ｗ１は送信クロックＣＬＫに従って送信されるデータ
波形であり、データが「０」ならば送信クロックＣＬＫ
が半周期（すなわち、５クロック）ごとにハイレベルと
ローレベルとを反転させ、データが「１」ならば送信ク
ロックＣＬＫが１周期ごとにハイレベルとローレベルと
を反転させたパルス波形である。したがって、送信時作
動波形Ｗ１はデータ周期の半周期又は１周期ごとに必ず
ハイレベルとローレベルとが反転する。以下、送信デー
タが「０」の場合に、半周期ごとに反転させる場合のパ
ルスが「短パルス」であり、このパルス幅を「ＴＳ」と
する。また、送信データが「１」の場合に１周期ごとに
反転させる場合のパルスが「長パルス」であり、このパ
ルス幅を「ＴＬ」とする。
で生成される基準クロックパルスである。送信時作動波
形Ｗ１は送信クロックＣＬＫに従って送信されるデータ
波形であり、データが「０」ならば送信クロックＣＬＫ
が半周期（すなわち、５クロック）ごとにハイレベルと
ローレベルとを反転させ、データが「１」ならば送信ク
ロックＣＬＫが１周期ごとにハイレベルとローレベルと
を反転させたパルス波形である。したがって、送信時作
動波形Ｗ１はデータ周期の半周期又は１周期ごとに必ず
ハイレベルとローレベルとが反転する。以下、送信デー
タが「０」の場合に、半周期ごとに反転させる場合のパ
ルスが「短パルス」であり、このパルス幅を「ＴＳ」と
する。また、送信データが「１」の場合に１周期ごとに
反転させる場合のパルスが「長パルス」であり、このパ
ルス幅を「ＴＬ」とする。
【００１４】なお、パルス幅「ＴＳＳ」はパルス幅ＴＳ
よりも短い「最短パルス」のパルス幅であり、パルス幅
「ＴＬＬ」はパルス幅ＴＬよりも長い「最長パルス」の
パルス幅である。また、パルス幅「ＴＳＬ」はパルス幅
ＴＳよりも長いパルス幅であり、パルス幅「ＴＬＳ」は
パルス幅ＴＬよりも短いパルス幅である。
よりも短い「最短パルス」のパルス幅であり、パルス幅
「ＴＬＬ」はパルス幅ＴＬよりも長い「最長パルス」の
パルス幅である。また、パルス幅「ＴＳＬ」はパルス幅
ＴＳよりも長いパルス幅であり、パルス幅「ＴＬＳ」は
パルス幅ＴＬよりも短いパルス幅である。
【００１５】受信時作動波形Ｗ２は受信されたパルス波
形であり、送信時作動波形Ｗ１に追従する。なお、受信
時作動波形Ｗ２は送信時作動波形Ｗ１に対して伝送歪み
等により、矢印Ａ１に示すように、送信時作動波形Ｗ１
の立ち上がりを受けて波形レベルは上昇するが、ハイレ
ベルに達するまで３クロックほど要する。同様に、矢印
Ａ２に示すように、送信時作動波形Ｗ１の立ち下がりを
受けて波形レベルは降下するが、ローレベルに達するま
で３クロックほど要する。また、プラス側のハイレベル
とマイナス側のローレベルとは、０〔Ｖ〕に対して対称
でなくなる。
形であり、送信時作動波形Ｗ１に追従する。なお、受信
時作動波形Ｗ２は送信時作動波形Ｗ１に対して伝送歪み
等により、矢印Ａ１に示すように、送信時作動波形Ｗ１
の立ち上がりを受けて波形レベルは上昇するが、ハイレ
ベルに達するまで３クロックほど要する。同様に、矢印
Ａ２に示すように、送信時作動波形Ｗ１の立ち下がりを
受けて波形レベルは降下するが、ローレベルに達するま
で３クロックほど要する。また、プラス側のハイレベル
とマイナス側のローレベルとは、０〔Ｖ〕に対して対称
でなくなる。
【００１６】受信波形Ｗ３は、受信時作動波形Ｗ２のハ
イレベルにおけるエッジを検出して整形したパルス波形
である。受信時作動波形Ｗ２がハイレベルに達するまで
３クロックほど要することから、受信波形Ｗ３はローレ
ベルからハイレベルになるまで３クロックほど遅延す
る。逆に、送信時作動波形Ｗ１がハイレベルからローレ
ベルに反転する場合、受信時作動波形Ｗ２は送信時作動
波形Ｗ１に同期する。このように、受信波形Ｗ３はロー
レベルからハイレベルに反転する場合のハイレベルは３
クロック短くなり、ハイレベルからローレベルに反転す
る場合のローレベルは３クロック長くなる。図３では、
初めの３ビットのデータ送信について、送信側のパルス
幅がＴＳ，ＴＳ，ＴＬ，ＴＬの順に送られると、受信側
ではパルス幅がＴＳＳ，ＴＳＬ，ＴＬＳ，ＴＬＬの順に
整形されることを示している。
イレベルにおけるエッジを検出して整形したパルス波形
である。受信時作動波形Ｗ２がハイレベルに達するまで
３クロックほど要することから、受信波形Ｗ３はローレ
ベルからハイレベルになるまで３クロックほど遅延す
る。逆に、送信時作動波形Ｗ１がハイレベルからローレ
ベルに反転する場合、受信時作動波形Ｗ２は送信時作動
波形Ｗ１に同期する。このように、受信波形Ｗ３はロー
レベルからハイレベルに反転する場合のハイレベルは３
クロック短くなり、ハイレベルからローレベルに反転す
る場合のローレベルは３クロック長くなる。図３では、
初めの３ビットのデータ送信について、送信側のパルス
幅がＴＳ，ＴＳ，ＴＬ，ＴＬの順に送られると、受信側
ではパルス幅がＴＳＳ，ＴＳＬ，ＴＬＳ，ＴＬＬの順に
整形されることを示している。
【００１７】したがって、データが「０」の場合で送受
信されるパルス幅は次のようになる。すなわち、送信時
作動波形Ｗ１のハイレベルがパルス幅ＴＳの場合、受信
時作動波形Ｗ２のハイレベルはこれより短いパルス幅Ｔ
ＳＳになる。逆に、送信時作動波形Ｗ１のローレベルが
パルス幅ＴＳの場合、受信時作動波形Ｗ２のローレベル
はこれより長いパルス幅ＴＳＬになる。
信されるパルス幅は次のようになる。すなわち、送信時
作動波形Ｗ１のハイレベルがパルス幅ＴＳの場合、受信
時作動波形Ｗ２のハイレベルはこれより短いパルス幅Ｔ
ＳＳになる。逆に、送信時作動波形Ｗ１のローレベルが
パルス幅ＴＳの場合、受信時作動波形Ｗ２のローレベル
はこれより長いパルス幅ＴＳＬになる。
【００１８】また、データが「１」の場合で送受信され
るパルス幅は次のようになる。すなわち、送信時作動波
形Ｗ１のハイレベルがパルス幅ＴＬの場合、受信時作動
波形Ｗ２のハイレベルはこれより短いパルス幅ＴＬＳに
なる。逆に、送信時作動波形Ｗ１のローレベルがパルス
幅ＴＬの場合、受信時作動波形Ｗ２のローレベルはこれ
より長いパルス幅ＴＬＬになる。
るパルス幅は次のようになる。すなわち、送信時作動波
形Ｗ１のハイレベルがパルス幅ＴＬの場合、受信時作動
波形Ｗ２のハイレベルはこれより短いパルス幅ＴＬＳに
なる。逆に、送信時作動波形Ｗ１のローレベルがパルス
幅ＴＬの場合、受信時作動波形Ｗ２のローレベルはこれ
より長いパルス幅ＴＬＬになる。
【００１９】ここで、パルス幅ＴＳＳ，ＴＳは短パルス
に、パルス幅ＴＬ，ＴＬＬは長パルスに明確に判別でき
るが、パルス幅ＴＳＬ，ＴＬＳは短パルスか長パルスか
が明確に判別できなくなる。以下、復調するパルスとそ
の前後のパルスとから、パルス幅ＴＳＬとパルス幅ＴＬ
Ｓを判別する方法について説明する。
に、パルス幅ＴＬ，ＴＬＬは長パルスに明確に判別でき
るが、パルス幅ＴＳＬ，ＴＬＳは短パルスか長パルスか
が明確に判別できなくなる。以下、復調するパルスとそ
の前後のパルスとから、パルス幅ＴＳＬとパルス幅ＴＬ
Ｓを判別する方法について説明する。
【００２０】まず、復調するパルスのデータが「０」の
場合は、その前後のパルスのデータから、（０，０，
０）、（１，０，０）、（０，０，１）及び（１，０，
１）の４通りの組合せがある。ここで、パルス幅ＴＳＬ
について着目すると、図３に示す受信波形Ｗ３の「ａ」
及び「ｂ」、図４に示す受信波形Ｗ３の「ｃ」から次の
ようなパルス幅の組合せが考えられる。
場合は、その前後のパルスのデータから、（０，０，
０）、（１，０，０）、（０，０，１）及び（１，０，
１）の４通りの組合せがある。ここで、パルス幅ＴＳＬ
について着目すると、図３に示す受信波形Ｗ３の「ａ」
及び「ｂ」、図４に示す受信波形Ｗ３の「ｃ」から次の
ようなパルス幅の組合せが考えられる。
【００２１】 （０，０，０）のとき、（ＴＳＳ，ＴＳＬ，ＴＳＳ） （ａ） （１，０，０）のとき、（ＴＬＳ，ＴＳＬ，ＴＳＳ） （ｂ） （０，０，１）のとき、（ＴＳＳ，ＴＳＬ，ＴＬＳ） （ｃ） なお、（１，０，０）及び（０，０，１）のときの他の
組合せは上記（ａ）と同一であり、（１，０，１）のと
きの組合せは上記（ｂ）又は（ｃ）のいずれかと同一で
ある。
組合せは上記（ａ）と同一であり、（１，０，１）のと
きの組合せは上記（ｂ）又は（ｃ）のいずれかと同一で
ある。
【００２２】また、復調するパルスのデータが「１」の
場合は、その前後のパルスのデータから、（１，１，
１）、（０，１，１）、（１，１，０）及び（０，１，
０）の４通りの組合せがある。ここで、パルス幅ＴＬＳ
について着目すると、図３に示す受信波形Ｗ３の「ｅ」
及び「ｆ」、図５に示す受信波形Ｗ３の「ｄ」及び
「ｇ」から次のようなパルス幅の組合せが考えられる。
場合は、その前後のパルスのデータから、（１，１，
１）、（０，１，１）、（１，１，０）及び（０，１，
０）の４通りの組合せがある。ここで、パルス幅ＴＬＳ
について着目すると、図３に示す受信波形Ｗ３の「ｅ」
及び「ｆ」、図５に示す受信波形Ｗ３の「ｄ」及び
「ｇ」から次のようなパルス幅の組合せが考えられる。
【００２３】 （１，１，１）のとき、（ＴＬＬ，ＴＬＳ，ＴＬＬ） （ｄ） （０，１，１）のとき、（ＴＳＬ，ＴＬＳ，ＴＬＬ） （ｅ） （１，１，０）のとき、（ＴＬＬ，ＴＬＳ，ＴＳＬ） （ｆ） （０，１，０）のとき、（ＴＳＬ，ＴＬＳ，ＴＳＬ） （ｇ） これらの（ａ）〜（ｇ）の組合せについてまとめると次
のようになる。ここで、伝送歪み等により、パルス幅Ｔ
ＳＬ又はパルス幅ＴＬＳのいずれかを明確に判別できな
くなるパルスを「中間パルス」とし、このパルス幅を
「ＴＸ」とする。
のようになる。ここで、伝送歪み等により、パルス幅Ｔ
ＳＬ又はパルス幅ＴＬＳのいずれかを明確に判別できな
くなるパルスを「中間パルス」とし、このパルス幅を
「ＴＸ」とする。
【００２４】まず、第１の判別法として、パルス幅ＴＳ
Ｓとパルス幅ＴＬＬとに着目して判別する方法である。
すなわち、復調するデータの前後のいずれかがパルス幅
ＴＳＳならば、このパルス幅ＴＸをパルス幅ＴＳＬと判
別する。また、復調するデータの前後のいずれかがパル
ス幅ＴＬＬならば、このパルス幅ＴＸをパルス幅ＴＬＳ
と判別する。
Ｓとパルス幅ＴＬＬとに着目して判別する方法である。
すなわち、復調するデータの前後のいずれかがパルス幅
ＴＳＳならば、このパルス幅ＴＸをパルス幅ＴＳＬと判
別する。また、復調するデータの前後のいずれかがパル
ス幅ＴＬＬならば、このパルス幅ＴＸをパルス幅ＴＬＳ
と判別する。
【００２５】第２の判別法として、パルス幅ＴＳＳのみ
を着目して判別する方法である。すなわち、復調するデ
ータの前後のいずれかがパルス幅ＴＳＳならば、このパ
ルス幅ＴＸをパルス幅ＴＳＬと判別し、それ以外のパル
ス幅ＴＸをパルス幅ＴＬＳと判別する。
を着目して判別する方法である。すなわち、復調するデ
ータの前後のいずれかがパルス幅ＴＳＳならば、このパ
ルス幅ＴＸをパルス幅ＴＳＬと判別し、それ以外のパル
ス幅ＴＸをパルス幅ＴＬＳと判別する。
【００２６】第３の判別法として、パルス幅ＴＬＬのみ
を着目して判別する方法である。すなわち、復調するデ
ータの前後のいずれかがパルス幅ＴＬＬならば、パルス
幅ＴＸをパルス幅ＴＬＳと判別し、それ以外のパルス幅
ＴＸをパルス幅ＴＳＬと判別する。
を着目して判別する方法である。すなわち、復調するデ
ータの前後のいずれかがパルス幅ＴＬＬならば、パルス
幅ＴＸをパルス幅ＴＬＳと判別し、それ以外のパルス幅
ＴＸをパルス幅ＴＳＬと判別する。
【００２７】こうして、伝送歪み等によりパルス幅が変
動しても、前後のパルスの関係から確実にパルス幅を判
別することができる。また、上記（ａ）〜（ｇ）の組合
せから、送信データを復調することができる。この場
合、パルス幅ＴＳＬならば短パルスを、パルス幅ＴＳＬ
ならば長パルスを生成する。
動しても、前後のパルスの関係から確実にパルス幅を判
別することができる。また、上記（ａ）〜（ｇ）の組合
せから、送信データを復調することができる。この場
合、パルス幅ＴＳＬならば短パルスを、パルス幅ＴＳＬ
ならば長パルスを生成する。
【００２８】以下に、これらの判別法を実現する回路構
成について説明する。図１は、本発明の周波数変調符号
化データ復調装置の概略構成を示す図である。図におい
て、周波数変調符号化データ復調装置は、データ受信部
１０、エッジ抽出回路２０、カウンタ回路３０、第１段
ラッチ４１、第２段ラッチ４２、第３段ラッチ４３、パ
ルス幅判定回路５０、データ・クロック生成回路６０及
びデータ生成回路７０から構成されている。
成について説明する。図１は、本発明の周波数変調符号
化データ復調装置の概略構成を示す図である。図におい
て、周波数変調符号化データ復調装置は、データ受信部
１０、エッジ抽出回路２０、カウンタ回路３０、第１段
ラッチ４１、第２段ラッチ４２、第３段ラッチ４３、パ
ルス幅判定回路５０、データ・クロック生成回路６０及
びデータ生成回路７０から構成されている。
【００２９】データ受信部１０は、通信ケーブル等の通
信回線によって送信された差動信号を受信する。エッジ
抽出回路２０は、受信した差動信号のエッジを抽出し
て、エッジ抽出パルスＰ１を出力する。カウンタ回路３
０は、エッジ抽出パルスＰ１と基準クロックを入力し
て、各エッジ抽出パルスＰ１間のパルス幅が何クロック
かをカウントする。
信回線によって送信された差動信号を受信する。エッジ
抽出回路２０は、受信した差動信号のエッジを抽出し
て、エッジ抽出パルスＰ１を出力する。カウンタ回路３
０は、エッジ抽出パルスＰ１と基準クロックを入力し
て、各エッジ抽出パルスＰ１間のパルス幅が何クロック
かをカウントする。
【００３０】第１段ラッチ４１は、エッジ抽出パルスＰ
１に従って、カウンタ回路３０によってカウントされた
カウント数Ｃ０を入力して、一時的に記憶する。第２段
ラッチ４２は、エッジ抽出パルスＰ１に従って、第１段
ラッチ４１から出力されたカウント数Ｃ１を入力して、
一時的に記憶する。第３段ラッチ４３は、エッジ抽出パ
ルスＰ１に従って、第２段ラッチ４２から出力されたカ
ウント数Ｃ２を入力して、一時的に記憶する。
１に従って、カウンタ回路３０によってカウントされた
カウント数Ｃ０を入力して、一時的に記憶する。第２段
ラッチ４２は、エッジ抽出パルスＰ１に従って、第１段
ラッチ４１から出力されたカウント数Ｃ１を入力して、
一時的に記憶する。第３段ラッチ４３は、エッジ抽出パ
ルスＰ１に従って、第２段ラッチ４２から出力されたカ
ウント数Ｃ２を入力して、一時的に記憶する。
【００３１】パルス幅判定回路５０は、第１段ラッチ４
１から出力されたカウント数Ｃ１、第２段ラッチ４２か
ら出力されたカウント数Ｃ２及び第３段ラッチ４３から
出力されたカウント数Ｃ３を入力してパルス幅を判別
し、長パルス信号Ｐ２又は短パルス信号Ｐ３を出力す
る。データ・クロック生成回路６０は、エッジ抽出パル
スＰ１に従って、パルス幅判定回路５０から出力された
長パルス信号Ｐ２又は短パルス信号Ｐ３を入力し、ビッ
トデータＰ４及び復調クロックＰ５を出力する。データ
生成回路７０は、シフトレジスタ等によって構成され、
データ・クロック生成回路６０から出力されたビットデ
ータＰ４及び復調クロックＰ５に基づき、パラレルデー
タＰ６を出力する。
１から出力されたカウント数Ｃ１、第２段ラッチ４２か
ら出力されたカウント数Ｃ２及び第３段ラッチ４３から
出力されたカウント数Ｃ３を入力してパルス幅を判別
し、長パルス信号Ｐ２又は短パルス信号Ｐ３を出力す
る。データ・クロック生成回路６０は、エッジ抽出パル
スＰ１に従って、パルス幅判定回路５０から出力された
長パルス信号Ｐ２又は短パルス信号Ｐ３を入力し、ビッ
トデータＰ４及び復調クロックＰ５を出力する。データ
生成回路７０は、シフトレジスタ等によって構成され、
データ・クロック生成回路６０から出力されたビットデ
ータＰ４及び復調クロックＰ５に基づき、パラレルデー
タＰ６を出力する。
【００３２】次に、周波数変調符号化データ復調装置の
動作について説明する。まず、データ受信部１０によっ
て受信された差動信号は、エッジ抽出回路２０によって
差動信号のエッジが抽出され、エッジ抽出パルスＰ１と
して出力される。カウンタ回路３０は、このエッジ抽出
パルスＰ１を入力するとカウントを「０」にリセット
し、その後新たに入力される基準クロックをカウントす
る。そして、次のエッジ抽出パルスＰ１を入力される
と、カウントした基準クロックの数をカウント数Ｃ０と
して出力する。
動作について説明する。まず、データ受信部１０によっ
て受信された差動信号は、エッジ抽出回路２０によって
差動信号のエッジが抽出され、エッジ抽出パルスＰ１と
して出力される。カウンタ回路３０は、このエッジ抽出
パルスＰ１を入力するとカウントを「０」にリセット
し、その後新たに入力される基準クロックをカウントす
る。そして、次のエッジ抽出パルスＰ１を入力される
と、カウントした基準クロックの数をカウント数Ｃ０と
して出力する。
【００３３】第１段ラッチ４１は、エッジ抽出パルスＰ
１を入力すると、カウント数Ｃ０を入力して記憶すると
ともに、カウント数Ｃ１として出力する。同様に、第２
段ラッチ４２は、エッジ抽出パルスＰ１を入力すると、
カウント数Ｃ１を入力して記憶するとともに、カウント
数Ｃ２として出力する。また、第３段ラッチ４３は、エ
ッジ抽出パルスＰ１を入力すると、カウント数Ｃ２を入
力して記憶するとともに、カウント数Ｃ３として出力す
る。このように、カウンタ回路３０でカウントされたカ
ウント数は、第１段ラッチ４１、第２段ラッチ４２、第
３段ラッチ４３の順に、一つのエッジ抽出パルスＰ１が
入力されるごとにシフトされる。
１を入力すると、カウント数Ｃ０を入力して記憶すると
ともに、カウント数Ｃ１として出力する。同様に、第２
段ラッチ４２は、エッジ抽出パルスＰ１を入力すると、
カウント数Ｃ１を入力して記憶するとともに、カウント
数Ｃ２として出力する。また、第３段ラッチ４３は、エ
ッジ抽出パルスＰ１を入力すると、カウント数Ｃ２を入
力して記憶するとともに、カウント数Ｃ３として出力す
る。このように、カウンタ回路３０でカウントされたカ
ウント数は、第１段ラッチ４１、第２段ラッチ４２、第
３段ラッチ４３の順に、一つのエッジ抽出パルスＰ１が
入力されるごとにシフトされる。
【００３４】次に、パルス幅判定回路５０はこれらのカ
ウント数Ｃ１，Ｃ２，Ｃ３を入力して、パルス幅の判別
を行う。このパルス幅判定回路５０は、特にカウント数
Ｃ２のパルス幅がＴＸ、すなわちパルス幅ＴＬＳかパル
ス幅ＴＳＬかを判別する。そして、判別結果から対応す
るパルス信号を出力する。すなわち、カウント数Ｃ２の
パルス幅がＴＬＳと判別されれば長パルス信号Ｐ２を出
力し、ＴＳＬと判別されれば短パルス信号Ｐ３を出力す
る。
ウント数Ｃ１，Ｃ２，Ｃ３を入力して、パルス幅の判別
を行う。このパルス幅判定回路５０は、特にカウント数
Ｃ２のパルス幅がＴＸ、すなわちパルス幅ＴＬＳかパル
ス幅ＴＳＬかを判別する。そして、判別結果から対応す
るパルス信号を出力する。すなわち、カウント数Ｃ２の
パルス幅がＴＬＳと判別されれば長パルス信号Ｐ２を出
力し、ＴＳＬと判別されれば短パルス信号Ｐ３を出力す
る。
【００３５】そして、データ・クロック生成回路６０
は、長パルス信号Ｐ２又は短パルス信号Ｐ３を入力し
て、対応するビットデータＰ４を出力するとともに、同
期のための復調クロックＰ５を出力する。データ生成回
路７０は、ビットデータＰ４及び復調クロックＰ５か
ら、パラレルデータＰ６を出力する。例えば、復調クロ
ックＰ５を入力するごとにビットデータＰ４を順次入力
し、データ生成回路７０内のシフトレジスタでビットデ
ータをシフトさせ、８個の復調クロックＰ５を入力する
ごとに８ビットのパラレルデータＰ６を出力する。
は、長パルス信号Ｐ２又は短パルス信号Ｐ３を入力し
て、対応するビットデータＰ４を出力するとともに、同
期のための復調クロックＰ５を出力する。データ生成回
路７０は、ビットデータＰ４及び復調クロックＰ５か
ら、パラレルデータＰ６を出力する。例えば、復調クロ
ックＰ５を入力するごとにビットデータＰ４を順次入力
し、データ生成回路７０内のシフトレジスタでビットデ
ータをシフトさせ、８個の復調クロックＰ５を入力する
ごとに８ビットのパラレルデータＰ６を出力する。
【００３６】こうして、伝送歪み等によりパルス幅が変
動しても、前後のパルスの関係から確実にパルス幅を判
別して、符号化された送信データを復調することができ
る。したがって、上記の周波数変調符号化データ復調装
置をマスタＣＮＣ１００及びマスタＣＮＣ１００に接続
されるＩ／Ｏユニット２００等に設けることによって、
通信の信頼性を向上させることができる。
動しても、前後のパルスの関係から確実にパルス幅を判
別して、符号化された送信データを復調することができ
る。したがって、上記の周波数変調符号化データ復調装
置をマスタＣＮＣ１００及びマスタＣＮＣ１００に接続
されるＩ／Ｏユニット２００等に設けることによって、
通信の信頼性を向上させることができる。
【００３７】図６は、パルス幅判定回路の概略構成を示
す図である。図において、パルス幅判定回路５０は、比
較回路５１ａ，５１ｂ，５２ａ，５２ｂ，５３ａ，５３
ｂ、ＡＮＤ回路５４、ＯＲ回路５５ａ，５５ｂ、ＡＮＤ
回路５６ａ，５６ｂ及びＯＲ回路５７ａ，５７ｂから構
成されている。
す図である。図において、パルス幅判定回路５０は、比
較回路５１ａ，５１ｂ，５２ａ，５２ｂ，５３ａ，５３
ｂ、ＡＮＤ回路５４、ＯＲ回路５５ａ，５５ｂ、ＡＮＤ
回路５６ａ，５６ｂ及びＯＲ回路５７ａ，５７ｂから構
成されている。
【００３８】比較回路５１ａは、第１段ラッチ４１から
出力されたカウント数Ｃ１と、パルス幅ＴＳのカウント
数とを入力して、カウント数Ｃ１がパルス幅ＴＳのカウ
ント数より小さいか否かを比較し、その結果をＯＲ回路
５５ａに出力する。比較回路５１ｂは、第１段ラッチ４
１から出力されたカウント数Ｃ１と、パルス幅ＴＬのカ
ウント数とを入力して、カウント数Ｃ１がパルス幅ＴＬ
のカウント数より大きいか否かを比較し、その結果をＯ
Ｒ回路５５ｂに出力する。
出力されたカウント数Ｃ１と、パルス幅ＴＳのカウント
数とを入力して、カウント数Ｃ１がパルス幅ＴＳのカウ
ント数より小さいか否かを比較し、その結果をＯＲ回路
５５ａに出力する。比較回路５１ｂは、第１段ラッチ４
１から出力されたカウント数Ｃ１と、パルス幅ＴＬのカ
ウント数とを入力して、カウント数Ｃ１がパルス幅ＴＬ
のカウント数より大きいか否かを比較し、その結果をＯ
Ｒ回路５５ｂに出力する。
【００３９】比較回路５２ａは、第２段ラッチ４２から
出力されたカウント数Ｃ２と、パルス幅ＴＳのカウント
数とを入力して、カウント数Ｃ２がパルス幅ＴＳのカウ
ント数より小さいか否かを比較し、その結果をＡＮＤ回
路５４又はＯＲ回路５７ａに出力する。比較回路５２ｂ
は、第２段ラッチ４２から出力されたカウント数Ｃ２
と、パルス幅ＴＬのカウント数とを入力して、カウント
数Ｃ２がパルス幅ＴＬのカウント数より大きいか否かを
比較し、その結果をＡＮＤ回路５４又はＯＲ回路５７ｂ
に出力する。
出力されたカウント数Ｃ２と、パルス幅ＴＳのカウント
数とを入力して、カウント数Ｃ２がパルス幅ＴＳのカウ
ント数より小さいか否かを比較し、その結果をＡＮＤ回
路５４又はＯＲ回路５７ａに出力する。比較回路５２ｂ
は、第２段ラッチ４２から出力されたカウント数Ｃ２
と、パルス幅ＴＬのカウント数とを入力して、カウント
数Ｃ２がパルス幅ＴＬのカウント数より大きいか否かを
比較し、その結果をＡＮＤ回路５４又はＯＲ回路５７ｂ
に出力する。
【００４０】比較回路５３ａは、第３段ラッチ４３から
出力されたカウント数Ｃ３と、パルス幅ＴＳのカウント
数とを入力して、カウント数Ｃ３がパルス幅ＴＳのカウ
ント数より小さいか否かを比較し、その結果をＯＲ回路
５５ａに出力する。比較回路５３ｂは、第３段ラッチ４
３から出力されたカウント数Ｃ３と、パルス幅ＴＬのカ
ウント数とを入力して、カウント数Ｃ３がパルス幅ＴＬ
のカウント数より大きいか否かを比較し、その結果をＯ
Ｒ回路５５ｂに出力する。
出力されたカウント数Ｃ３と、パルス幅ＴＳのカウント
数とを入力して、カウント数Ｃ３がパルス幅ＴＳのカウ
ント数より小さいか否かを比較し、その結果をＯＲ回路
５５ａに出力する。比較回路５３ｂは、第３段ラッチ４
３から出力されたカウント数Ｃ３と、パルス幅ＴＬのカ
ウント数とを入力して、カウント数Ｃ３がパルス幅ＴＬ
のカウント数より大きいか否かを比較し、その結果をＯ
Ｒ回路５５ｂに出力する。
【００４１】ＡＮＤ回路５４は、比較回路５２ａ及び比
較回路５２ｂの出力結果から、パルス幅がＴＸか否かを
判別して、その結果をＯＲ回路５６ａ，５６ｂに出力す
る。ＯＲ回路５５ａは、前後のパルスのいずれかがパル
ス幅ＴＳＳであるか否かを判別し、その結果をＯＲ回路
５６ａに出力する。ＯＲ回路５５ｂは、前後のパルスの
いずれかがパルス幅ＴＬＬであるか否かを判別し、その
結果をＯＲ回路５６ｂに出力する。
較回路５２ｂの出力結果から、パルス幅がＴＸか否かを
判別して、その結果をＯＲ回路５６ａ，５６ｂに出力す
る。ＯＲ回路５５ａは、前後のパルスのいずれかがパル
ス幅ＴＳＳであるか否かを判別し、その結果をＯＲ回路
５６ａに出力する。ＯＲ回路５５ｂは、前後のパルスの
いずれかがパルス幅ＴＬＬであるか否かを判別し、その
結果をＯＲ回路５６ｂに出力する。
【００４２】ＡＮＤ回路５６ａは、ＡＮＤ回路５４及び
ＯＲ回路５５ａの出力結果から、短パルスか否かを判別
し、その結果をＯＲ回路５７ａに出力する。ＡＮＤ回路
５６ｂは、ＡＮＤ回路５４及びＯＲ回路５５ｂの出力結
果から、長パルスか否かを判別し、その結果をＯＲ回路
５７ｂに出力する。ＯＲ回路５７ａは、比較回路５２ａ
及びＡＮＤ回路５６ａの出力結果から、短パルスか否か
を判別し、短パルスと判別されたならば短パルス信号Ｐ
３を生成して出力する。ＯＲ回路５７ｂは、比較回路５
２ｂ及びＡＮＤ回路５６ｂの出力結果から、長パルスか
否かを判別し、長パルスと判別されたならば長パルス信
号Ｐ２を生成して出力する。
ＯＲ回路５５ａの出力結果から、短パルスか否かを判別
し、その結果をＯＲ回路５７ａに出力する。ＡＮＤ回路
５６ｂは、ＡＮＤ回路５４及びＯＲ回路５５ｂの出力結
果から、長パルスか否かを判別し、その結果をＯＲ回路
５７ｂに出力する。ＯＲ回路５７ａは、比較回路５２ａ
及びＡＮＤ回路５６ａの出力結果から、短パルスか否か
を判別し、短パルスと判別されたならば短パルス信号Ｐ
３を生成して出力する。ＯＲ回路５７ｂは、比較回路５
２ｂ及びＡＮＤ回路５６ｂの出力結果から、長パルスか
否かを判別し、長パルスと判別されたならば長パルス信
号Ｐ２を生成して出力する。
【００４３】次に、パルス幅判定回路５０の動作につい
て説明する。なお、カウント数Ｃ２は、パルス幅ＴＳＬ
かパルス幅ＴＬＳかのカウント数を判別できないパルス
幅ＴＸのカウント数であるとして説明する。
て説明する。なお、カウント数Ｃ２は、パルス幅ＴＳＬ
かパルス幅ＴＬＳかのカウント数を判別できないパルス
幅ＴＸのカウント数であるとして説明する。
【００４４】まず、短パルスを判別する場合について説
明する。パルス幅ＴＸのパルスを短パルスと判別するに
は、前後のパルスのいずれかがパルス幅ＴＳＳであれば
よい。この判別は、第１の検出手段としての比較回路５
１ａ及び比較回路５３ａで行われる。すなわち、カウン
ト数Ｃ１がパルス幅ＴＳのカウント数より小さい場合に
は、比較回路５１ａでパルス幅ＴＳＳが判別される。同
様に、カウント数Ｃ３がパルス幅ＴＳのカウント数より
小さい場合には、比較回路５３ａでパルス幅ＴＳＳが判
別される。そして、比較回路５１ａ又は比較回路５３ａ
の判別結果から、ＯＲ回路５５ａによって前後のパルス
幅ＴＳＳが判別され、ＡＮＤ回路５６ａによって短パル
スが判別される。なお、カウント数Ｃ２がパルス幅ＴＳ
のカウント数より小さい場合には、比較回路５２ａでパ
ルス幅ＴＳＳが判別され、ＯＲ回路５７ａによって短パ
ルスが判別される。
明する。パルス幅ＴＸのパルスを短パルスと判別するに
は、前後のパルスのいずれかがパルス幅ＴＳＳであれば
よい。この判別は、第１の検出手段としての比較回路５
１ａ及び比較回路５３ａで行われる。すなわち、カウン
ト数Ｃ１がパルス幅ＴＳのカウント数より小さい場合に
は、比較回路５１ａでパルス幅ＴＳＳが判別される。同
様に、カウント数Ｃ３がパルス幅ＴＳのカウント数より
小さい場合には、比較回路５３ａでパルス幅ＴＳＳが判
別される。そして、比較回路５１ａ又は比較回路５３ａ
の判別結果から、ＯＲ回路５５ａによって前後のパルス
幅ＴＳＳが判別され、ＡＮＤ回路５６ａによって短パル
スが判別される。なお、カウント数Ｃ２がパルス幅ＴＳ
のカウント数より小さい場合には、比較回路５２ａでパ
ルス幅ＴＳＳが判別され、ＯＲ回路５７ａによって短パ
ルスが判別される。
【００４５】次に、長パルスを判別する場合について説
明する。パルス幅ＴＸのパルスを長パルスと判別するに
は、前後のパルスのいずれかがパルス幅ＴＬＬであれば
よい。この判別は、第２の検出手段としての比較回路５
１ｂ及び比較回路５３ｂで行われる。すなわち、カウン
ト数Ｃ１がパルス幅ＴＬのカウント数より大きい場合に
は、比較回路５１ｂでパルス幅ＴＬＬが判別される。同
様に、カウント数Ｃ３がパルス幅ＴＬのカウント数より
大きい場合には、比較回路５３ｂでパルス幅ＴＬＬが判
別される。そして、比較回路５１ｂ又は比較回路５３ｂ
の判別結果から、ＯＲ回路５５ｂによって前後のパルス
幅ＴＬＬが判別され、ＡＮＤ回路５６ｂによって長パル
スが判別される。なお、カウント数Ｃ２がパルス幅ＴＬ
のカウント数より大きい場合には、比較回路５２ｂでパ
ルス幅ＴＬＬが判別され、ＯＲ回路５７ｂによって長パ
ルスが判別される。
明する。パルス幅ＴＸのパルスを長パルスと判別するに
は、前後のパルスのいずれかがパルス幅ＴＬＬであれば
よい。この判別は、第２の検出手段としての比較回路５
１ｂ及び比較回路５３ｂで行われる。すなわち、カウン
ト数Ｃ１がパルス幅ＴＬのカウント数より大きい場合に
は、比較回路５１ｂでパルス幅ＴＬＬが判別される。同
様に、カウント数Ｃ３がパルス幅ＴＬのカウント数より
大きい場合には、比較回路５３ｂでパルス幅ＴＬＬが判
別される。そして、比較回路５１ｂ又は比較回路５３ｂ
の判別結果から、ＯＲ回路５５ｂによって前後のパルス
幅ＴＬＬが判別され、ＡＮＤ回路５６ｂによって長パル
スが判別される。なお、カウント数Ｃ２がパルス幅ＴＬ
のカウント数より大きい場合には、比較回路５２ｂでパ
ルス幅ＴＬＬが判別され、ＯＲ回路５７ｂによって長パ
ルスが判別される。
【００４６】こうして、伝送歪み等によりパルス幅ＴＳ
Ｌとパルス幅ＴＬＳとが判別できない場合でも、前後の
パルスから確実にパルス幅を判別して、符号化された送
信データを復調することができる。
Ｌとパルス幅ＴＬＳとが判別できない場合でも、前後の
パルスから確実にパルス幅を判別して、符号化された送
信データを復調することができる。
【００４７】なお、上記の実施例によるパルス幅判定回
路５０では、前後のパルスがパルス幅ＴＳＳとパルス幅
ＴＬＬとの両方について判別し、長パルス信号Ｐ２又は
短パルス信号Ｐ３を出力するように回路構成したが、前
後のパルスがパルス幅ＴＳＳであるか否かについて判別
し、前後のパルスがパルス幅ＴＳＳならば短パルス信号
Ｐ３を出力し、前後のパルスがパルス幅ＴＳＳでなけれ
ば長パルス信号Ｐ２を出力するように回路構成してもよ
い。同様に、前後のパルスがパルス幅ＴＬＬであるか否
かについて判別し、前後のパルスがパルス幅ＴＬＬなら
ば長パルス信号Ｐ２を出力し、前後のパルスがパルス幅
ＴＬＬでなければ短パルス信号Ｐ３を出力するように回
路構成してもよい。
路５０では、前後のパルスがパルス幅ＴＳＳとパルス幅
ＴＬＬとの両方について判別し、長パルス信号Ｐ２又は
短パルス信号Ｐ３を出力するように回路構成したが、前
後のパルスがパルス幅ＴＳＳであるか否かについて判別
し、前後のパルスがパルス幅ＴＳＳならば短パルス信号
Ｐ３を出力し、前後のパルスがパルス幅ＴＳＳでなけれ
ば長パルス信号Ｐ２を出力するように回路構成してもよ
い。同様に、前後のパルスがパルス幅ＴＬＬであるか否
かについて判別し、前後のパルスがパルス幅ＴＬＬなら
ば長パルス信号Ｐ２を出力し、前後のパルスがパルス幅
ＴＬＬでなければ短パルス信号Ｐ３を出力するように回
路構成してもよい。
【００４８】図７は、データ・クロック生成回路の概略
構成を示す図である。図において、データ・クロック生
成回路６０は、短パルス判定回路６１、エッジ抽出パル
ス判定回路６２及びＳＲフリップフロップ６３から構成
されている。
構成を示す図である。図において、データ・クロック生
成回路６０は、短パルス判定回路６１、エッジ抽出パル
ス判定回路６２及びＳＲフリップフロップ６３から構成
されている。
【００４９】短パルス判定回路６１は、エッジ抽出パル
スＰ１、長パルス信号Ｐ２及び短パルス信号Ｐ３を入力
して、短パルス信号Ｐ３が２回入力されたか否かを判別
し、その結果をＳＲフリップフロップ６３に出力する。
エッジ抽出パルス判定回路６２は、エッジ抽出パルスＰ
１、長パルス信号Ｐ２及び短パルス信号Ｐ３を入力し
て、一つのビットデータで送信される二つの短パルス信
号Ｐ３のうち、最初の短パルス信号Ｐ３のエッジ抽出パ
ルスを判別し、最初の短パルス信号Ｐ３のエッジ抽出パ
ルス以外のパルスを復調クロックＰ５として出力する。
ＳＲフリップフロップ６３は、長パルス信号Ｐ２をセッ
ト入力端子「Ｓ」に入力し、短パルス信号Ｐ３をリセッ
ト入力端子「Ｒ」入力して、ビットデータＰ４を出力す
る。
スＰ１、長パルス信号Ｐ２及び短パルス信号Ｐ３を入力
して、短パルス信号Ｐ３が２回入力されたか否かを判別
し、その結果をＳＲフリップフロップ６３に出力する。
エッジ抽出パルス判定回路６２は、エッジ抽出パルスＰ
１、長パルス信号Ｐ２及び短パルス信号Ｐ３を入力し
て、一つのビットデータで送信される二つの短パルス信
号Ｐ３のうち、最初の短パルス信号Ｐ３のエッジ抽出パ
ルスを判別し、最初の短パルス信号Ｐ３のエッジ抽出パ
ルス以外のパルスを復調クロックＰ５として出力する。
ＳＲフリップフロップ６３は、長パルス信号Ｐ２をセッ
ト入力端子「Ｓ」に入力し、短パルス信号Ｐ３をリセッ
ト入力端子「Ｒ」入力して、ビットデータＰ４を出力す
る。
【００５０】次に、データ・クロック生成回路６０の動
作について説明する。まず、長パルス信号Ｐ２が「１」
である場合、短パルス信号Ｐ３は「０」である。そし
て、ＳＲフリップフロップ６３には、長パルス信号Ｐ２
がセット入力端子Ｓに入力されるため、出力されるビッ
トデータＰ４は「１」となる。この際、エッジ抽出パル
ス判定回路６２に入力されたエッジ抽出パルスＰ１は、
そのまま復調クロックＰ５として出力される。
作について説明する。まず、長パルス信号Ｐ２が「１」
である場合、短パルス信号Ｐ３は「０」である。そし
て、ＳＲフリップフロップ６３には、長パルス信号Ｐ２
がセット入力端子Ｓに入力されるため、出力されるビッ
トデータＰ４は「１」となる。この際、エッジ抽出パル
ス判定回路６２に入力されたエッジ抽出パルスＰ１は、
そのまま復調クロックＰ５として出力される。
【００５１】また、短パルス信号Ｐ３が「１」である場
合、長パルス信号Ｐ２は「０」である。このとき、短パ
ルス判定回路６１は短パルス信号Ｐ３が２回入力される
まで「１」を出力する。そして、ＳＲフリップフロップ
６３には、短パルス判定回路６１の出力信号がリセット
入力端子Ｒに入力されるため、出力されるビットデータ
Ｐ４は「０」となる。この際、エッジ抽出パルス判定回
路６２に入力されたエッジ抽出パルスＰ１は、長パルス
信号Ｐ２のパルス幅と同じ幅にするために、最初のエッ
ジ抽出パルスは復調クロックＰ５として出力せず、２回
目のエッジ抽出パルスを復調クロックＰ５として出力す
る。
合、長パルス信号Ｐ２は「０」である。このとき、短パ
ルス判定回路６１は短パルス信号Ｐ３が２回入力される
まで「１」を出力する。そして、ＳＲフリップフロップ
６３には、短パルス判定回路６１の出力信号がリセット
入力端子Ｒに入力されるため、出力されるビットデータ
Ｐ４は「０」となる。この際、エッジ抽出パルス判定回
路６２に入力されたエッジ抽出パルスＰ１は、長パルス
信号Ｐ２のパルス幅と同じ幅にするために、最初のエッ
ジ抽出パルスは復調クロックＰ５として出力せず、２回
目のエッジ抽出パルスを復調クロックＰ５として出力す
る。
【００５２】なお、長パルス信号Ｐ２又は短パルス信号
Ｐ３からビットデータＰ４を出力する手段としてＳＲフ
リップフロップ６３を適用したが、ＪＫフリップフロッ
プ等の他のフリップフロップを適用してもよい。
Ｐ３からビットデータＰ４を出力する手段としてＳＲフ
リップフロップ６３を適用したが、ＪＫフリップフロッ
プ等の他のフリップフロップを適用してもよい。
【００５３】図８は、本発明の周波数変調符号化データ
復調方法のフローチャートの一例である。このフローチ
ャートは、図１のパルス幅判定回路５０の動作をソフト
ウェアで処理する場合の処理手順について示したもので
ある。なお、Ｓの後に続く数字はステップ番号を示す。 〔Ｓ１〕第２段ラッチ４２から出力されたカウント数Ｃ
２がパルス幅ＴＬのカウント数以上か否かを判別する。
もし、カウント数Ｃ２がパルス幅ＴＬのカウント数以上
ならばステップＳ５に進み、そうでなければステップＳ
２に進む。 〔Ｓ２〕第２段ラッチ４２から出力されたカウント数Ｃ
２がパルス幅ＴＳのカウント数以下か否かを判別する。
もし、カウント数Ｃ２がパルス幅ＴＳのカウント数以下
ならばステップＳ６に進み、そうでなければステップＳ
３に進む。 〔Ｓ３〕第１段ラッチ４１から出力されたカウント数Ｃ
１がパルス幅ＴＳのカウント数より少ないか否かを判別
する。もし、カウント数Ｃ２がパルス幅ＴＳのカウント
数より少ないならばステップＳ６に進み、そうでなけれ
ばステップＳ４に進む。 〔Ｓ４〕第３段ラッチ４３から出力されたカウント数Ｃ
３がパルス幅ＴＳのカウント数より少ないか否かを判別
する。もし、カウント数Ｃ２がパルス幅ＴＳのカウント
数より少ないならばステップＳ６に進み、そうでなけれ
ばステップＳ５に進む。 〔Ｓ５〕長パルス信号Ｐ２を生成して出力する。 〔Ｓ６〕短パルス信号Ｐ３を生成して出力する。
復調方法のフローチャートの一例である。このフローチ
ャートは、図１のパルス幅判定回路５０の動作をソフト
ウェアで処理する場合の処理手順について示したもので
ある。なお、Ｓの後に続く数字はステップ番号を示す。 〔Ｓ１〕第２段ラッチ４２から出力されたカウント数Ｃ
２がパルス幅ＴＬのカウント数以上か否かを判別する。
もし、カウント数Ｃ２がパルス幅ＴＬのカウント数以上
ならばステップＳ５に進み、そうでなければステップＳ
２に進む。 〔Ｓ２〕第２段ラッチ４２から出力されたカウント数Ｃ
２がパルス幅ＴＳのカウント数以下か否かを判別する。
もし、カウント数Ｃ２がパルス幅ＴＳのカウント数以下
ならばステップＳ６に進み、そうでなければステップＳ
３に進む。 〔Ｓ３〕第１段ラッチ４１から出力されたカウント数Ｃ
１がパルス幅ＴＳのカウント数より少ないか否かを判別
する。もし、カウント数Ｃ２がパルス幅ＴＳのカウント
数より少ないならばステップＳ６に進み、そうでなけれ
ばステップＳ４に進む。 〔Ｓ４〕第３段ラッチ４３から出力されたカウント数Ｃ
３がパルス幅ＴＳのカウント数より少ないか否かを判別
する。もし、カウント数Ｃ２がパルス幅ＴＳのカウント
数より少ないならばステップＳ６に進み、そうでなけれ
ばステップＳ５に進む。 〔Ｓ５〕長パルス信号Ｐ２を生成して出力する。 〔Ｓ６〕短パルス信号Ｐ３を生成して出力する。
【００５４】したがって、ステップＳ１パルス幅ＴＳＳ
を判別し、ステップＳ２でパルス幅ＴＬＬを判別し、ス
テップＳ３，Ｓ４で前後のパルスがパルス幅ＴＳＳであ
るか否かを判別しているので、伝送歪み等によりパルス
幅ＴＳＬとパルス幅ＴＬＳとが判別できない場合でも、
前後のパルスの関係から確実にいずれかのパルス幅を判
別して、符号化された送信データを復調することができ
る。
を判別し、ステップＳ２でパルス幅ＴＬＬを判別し、ス
テップＳ３，Ｓ４で前後のパルスがパルス幅ＴＳＳであ
るか否かを判別しているので、伝送歪み等によりパルス
幅ＴＳＬとパルス幅ＴＬＳとが判別できない場合でも、
前後のパルスの関係から確実にいずれかのパルス幅を判
別して、符号化された送信データを復調することができ
る。
【００５５】なお、上記の実施例による処理手順では、
ステップＳ３，Ｓ４で前後のパルスがパルス幅ＴＳＳで
あるか否かを判別したが、前後のパルスがパルス幅ＴＬ
Ｌであるか否かを判別して、長パルス信号Ｐ２又は短パ
ルス信号Ｐ３を生成するようにしてもよい。同様に、前
後のパルスがパルス幅ＴＳＳとパルス幅ＴＬＬとの両方
について判別し、長パルス信号Ｐ２又は短パルス信号Ｐ
３を生成するようにしてもよい。
ステップＳ３，Ｓ４で前後のパルスがパルス幅ＴＳＳで
あるか否かを判別したが、前後のパルスがパルス幅ＴＬ
Ｌであるか否かを判別して、長パルス信号Ｐ２又は短パ
ルス信号Ｐ３を生成するようにしてもよい。同様に、前
後のパルスがパルス幅ＴＳＳとパルス幅ＴＬＬとの両方
について判別し、長パルス信号Ｐ２又は短パルス信号Ｐ
３を生成するようにしてもよい。
【００５６】
【発明の効果】以上説明したように本発明では、中間パ
ルスを、前後のパルスの関係から長パルス又は短パルス
に判別するように構成したので、確実に長パルスと短パ
ルスとが判別でき、通信の信頼性を向上させることがで
きる。
ルスを、前後のパルスの関係から長パルス又は短パルス
に判別するように構成したので、確実に長パルスと短パ
ルスとが判別でき、通信の信頼性を向上させることがで
きる。
【００５７】また、長パルスと短パルスの比を小さくす
ることにより、送信速度を向上させることができる。
ることにより、送信速度を向上させることができる。
【図１】本発明の周波数変調符号化データ復調装置の概
略構成の一例を示す図である。
略構成の一例を示す図である。
【図２】周波数変調符号化データ通信の全体構成を示す
図である。
図である。
【図３】データ通信時のタイムチャートである。
【図４】データ通信時のタイムチャートである。
【図５】データ通信時のタイムチャートである。
【図６】パルス幅判定回路の概略構成を示す図である。
【図７】データ・クロック生成回路の概略構成を示す図
である。
である。
【図８】本発明の周波数変調符号化データ復調方法のフ
ローチャートの一例である。
ローチャートの一例である。
２０ エッジ抽出回路 ３０ カウンタ回路 ４１ 第１段ラッチ ４２ 第２段ラッチ ４３ 第３段ラッチ ５０ パルス幅判定回路 ６０ データ・クロック生成回路
Claims (9)
- 【請求項１】 周波数変調符号化データを受信して復調
する周波数変調符号化データ復調方法において、 受信した短パルスと長パルスとの中間の長さの中間パル
スを、前後のパルスの関係から判別して前記短パルス又
は前記長パルスを復調することを特徴とする周波数変調
符号化データ復調方法。 - 【請求項２】前記前後のパルスが前記短パルスより短い
最短パルスであれば、前記中間パルスを短パルスと判別
し、 前記前後のパルスが前記長パルスより長い最長パルスで
あれば、前記中間パルスを長パルスと判別し、 復調することを特徴とする請求項１記載の周波数変調符
号化データ復調方法。 - 【請求項３】前記前後のパルスが前記短パルスより短い
最短パルスであれば、前記中間パルスを短パルスと判別
し、 前記前後のパルスが前記短パルスより短い最短パルスで
なければ、前記中間パルスを長パルスと判別し、 復調することを特徴とする請求項１記載の周波数変調符
号化データ復調方法。 - 【請求項４】前記前後のパルスが前記長パルスより長い
最長パルスであれば、前記中間パルスを長パルスと判別
し、 前記前後のパルスが前記長パルスより長い最長パルスで
なければ、前記中間パルスを短パルスと判別し、 復調することを特徴とする請求項１記載の周波数変調符
号化データ復調方法。 - 【請求項５】 周波数変調符号化データを受信して復調
する周波数変調符号化データ復調装置において、 受信した差動信号のエッジを抽出し、エッジ抽出パルス
を出力するエッジ抽出手段と、 前記エッジ抽出パルスと基準クロックとを入力し、前記
差動信号のパルス幅を前記基準クロックでカウントする
カウント手段と、 前記カウント手段から出力される前記カウント数をラッ
チする第１のラッチ手段と、 前記第１のラッチ手段から出力される前記カウント数を
ラッチする第２のラッチ手段と、 前記第２のラッチ手段から出力される前記カウント数を
ラッチする第３のラッチ手段と、 前記第２のラッチ手段のカウント数が短パルスのカウン
ト数より多く、長パルスのカウント数より少ない中間パ
ルスを、前記第１のラッチ手段のカウント数及び前記第
３のラッチ手段のカウント数から判別して、前記短パル
ス又は前記長パルスを復調するパルス復調手段と、 を有することを特徴とする周波数変調符号化データ復調
装置。 - 【請求項６】 前記パルス復調手段は、 前記第１のラッチ手段のカウント数又は前記第３のラッ
チ手段のカウント数が前記短パルスのカウント数より少
ない最短パルスであることを検出する第１の検出手段
と、 前記第１のラッチ手段のカウント数又は前記第３のラッ
チ手段のカウント数が前記長パルスのカウント数より多
い最長パルスであることを検出する第２の検出手段と、 前記検出した最短パルスと前記中間パルスとから前記短
パルスを出力し、前記検出した最長パルスと前記中間パ
ルスとから前記長パルスを出力するパルス出力手段と、 を有することを特徴とする請求項５記載の周波数変調符
号化データ復調装置。 - 【請求項７】 前記パルス復調手段は、 前記第１のラッチ手段のカウント数又は前記第３のラッ
チ手段のカウント数が前記短パルスのカウント数より少
ない最短パルスであることを検出する第１の検出手段
と、 前記検出した最短パルスと前記中間パルスとから前記短
パルスを出力し、それ以外は前記長パルスを出力するパ
ルス出力手段と、 を有することを特徴とする請求項５記載の周波数変調符
号化データ復調装置。 - 【請求項８】 前記パルス復調手段は、 前記第１のラッチ手段のカウント数又は前記第３のラッ
チ手段のカウント数が前記長パルスのカウント数より多
い最長パルスであることを検出する第２の検出手段と、 前記検出した最長パルスと前記中間パルスとから前記長
パルスを出力し、それ以外は前記短パルスを出力するパ
ルス出力手段と、 を有することを特徴とする請求項５記載の周波数変調符
号化データ復調装置。 - 【請求項９】 前記周波数変調符号化データ復調装置
は、ＣＮＣ本体及び前記ＣＮＣに接続されるＩ／Ｏユニ
ットに設けたことを特徴とする請求項５記載の周波数変
調符号化データ復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026397A JPH05226938A (ja) | 1992-02-13 | 1992-02-13 | 周波数変調符号化データ復調方法及び復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026397A JPH05226938A (ja) | 1992-02-13 | 1992-02-13 | 周波数変調符号化データ復調方法及び復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226938A true JPH05226938A (ja) | 1993-09-03 |
Family
ID=12192425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4026397A Pending JPH05226938A (ja) | 1992-02-13 | 1992-02-13 | 周波数変調符号化データ復調方法及び復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170083109A (ko) * | 2014-11-10 | 2017-07-17 | 미쓰비시덴키 가부시키가이샤 | 다중 대역 신호를 생성하는 시스템 및 방법 |
-
1992
- 1992-02-13 JP JP4026397A patent/JPH05226938A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170083109A (ko) * | 2014-11-10 | 2017-07-17 | 미쓰비시덴키 가부시키가이샤 | 다중 대역 신호를 생성하는 시스템 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2247595A (en) | Data valid detector circuit for Manchester encoded data | |
| EP0090019A1 (en) | CIRCUIT FOR DETECTING ERRORS IN MULTIPLE SOURCE CLOCK SIGNAL COMMUNICATIONS. | |
| US4357630A (en) | Method for detecting vertical synchronizing signal | |
| US4675545A (en) | Wave shaping apparatus for eliminating pulse width distortion | |
| US5778031A (en) | Decoding circuit for bi-phase BPSK signal having a high noise immunity | |
| EP0284164B1 (en) | Decoding unit for CMI-encoded signals | |
| US5265105A (en) | Decoding circuit for inhibiting error propagation | |
| JPH05226938A (ja) | 周波数変調符号化データ復調方法及び復調装置 | |
| EP0344751B1 (en) | Code violation detection circuit for use in AMI signal transmission | |
| JPH07336347A (ja) | フレーム同期検出回路 | |
| EP0479607B1 (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| EP0124576B1 (en) | Apparatus for receiving high-speed data in packet form | |
| US4530094A (en) | Coding for odd error multiplication in digital systems with differential coding | |
| JP3478290B2 (ja) | Ｄｕｔｙ補正回路 | |
| JPH0646048A (ja) | 同期検出装置および同期検出保護方法 | |
| JP2627890B2 (ja) | デコード回路 | |
| JPS63116537A (ja) | 同期保護回路 | |
| JPH08330979A (ja) | 誤り訂正装置 | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JPH0683216B2 (ja) | 衝突検出機能付受信装置 | |
| JPH06152582A (ja) | 同期保護回路 | |
| JPH0221183B2 (ja) | ||
| JPH098673A (ja) | ブロック同期処理回路 | |
| JPH1028146A (ja) | 符号誤り訂正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20031218 |
|
| A977 | Report on retrieval |
Effective date: 20040901 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Effective date: 20051117 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
| A521 | Written amendment |
Effective date: 20060203 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060411 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060413 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110421 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110421 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110421 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130421 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130421 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |