JPH06152582A - 同期保護回路 - Google Patents
同期保護回路Info
- Publication number
- JPH06152582A JPH06152582A JP4314399A JP31439992A JPH06152582A JP H06152582 A JPH06152582 A JP H06152582A JP 4314399 A JP4314399 A JP 4314399A JP 31439992 A JP31439992 A JP 31439992A JP H06152582 A JPH06152582 A JP H06152582A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- circuit
- counter
- frame
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 マルチフレーム同期パターンのビット誤検出
を簡単な回路構成で真の同期確立を早く達成できる後方
同期保護回路を備えたマルチフレーム同期回路を提供す
る。 【構成】 フレーム同期回路の後方保護回路７は、同期
パターン検出信号ＦＳＳが入力される後方保護段数カウ
ンタ９Ａ〜９Ｃとローカルフレームビット数アップカウ
ンタ８Ａ〜８Ｃとを備えるプロテクトカウンタ１０Ａ〜
１０Ｃを並設してなり、後方保護段数カウンタ９Ａ〜９
Ｃの出力を受けるカウンタ判定回路１１から構成され
る。カウンタ判定回路１１は、アップカウンタ８Ａ〜８
Ｃの出力とＦＳＳのタイミングが一致する後方保護段数
カウンタのカウンタ値ＳＹＮn 信号を受け、受けた信号
のうち最も早く入力したタイミングが確立した同期であ
ることを示す同期判定信号ＳＹＮJ を出力する。
を簡単な回路構成で真の同期確立を早く達成できる後方
同期保護回路を備えたマルチフレーム同期回路を提供す
る。 【構成】 フレーム同期回路の後方保護回路７は、同期
パターン検出信号ＦＳＳが入力される後方保護段数カウ
ンタ９Ａ〜９Ｃとローカルフレームビット数アップカウ
ンタ８Ａ〜８Ｃとを備えるプロテクトカウンタ１０Ａ〜
１０Ｃを並設してなり、後方保護段数カウンタ９Ａ〜９
Ｃの出力を受けるカウンタ判定回路１１から構成され
る。カウンタ判定回路１１は、アップカウンタ８Ａ〜８
Ｃの出力とＦＳＳのタイミングが一致する後方保護段数
カウンタのカウンタ値ＳＹＮn 信号を受け、受けた信号
のうち最も早く入力したタイミングが確立した同期であ
ることを示す同期判定信号ＳＹＮJ を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、通信や放送等のデジタ
ル伝送において、フレーム同期のために挿入される同期
パターンがある一定間隔で分散され、データ伝送方向と
同期パターンの検出方向が異なるたマルチフレーム構造
からなるデータを受信するデータ受信回路における同期
の後方保護を行う同期保護回路に関する。
ル伝送において、フレーム同期のために挿入される同期
パターンがある一定間隔で分散され、データ伝送方向と
同期パターンの検出方向が異なるたマルチフレーム構造
からなるデータを受信するデータ受信回路における同期
の後方保護を行う同期保護回路に関する。
【０００２】
【従来の技術】図８に示すデータ伝送方向と同期パター
ン検出方向が異なる（ｎ×ｍ）フレーム構造（以下、マ
ルチフレームという。）からなるデータの、例えば８ビ
ット（ｍ＝８）からなる同期パターン（Ｓ１、Ｓ２、Ｓ
３、Ｓ４、・・・Ｓ８）の検出を行う場合、１マルチフ
レーム分の受信データを全て受信バッファメモリに蓄積
してから同期検出のためのパターン照合を行って同期パ
ターン検出を行う。
ン検出方向が異なる（ｎ×ｍ）フレーム構造（以下、マ
ルチフレームという。）からなるデータの、例えば８ビ
ット（ｍ＝８）からなる同期パターン（Ｓ１、Ｓ２、Ｓ
３、Ｓ４、・・・Ｓ８）の検出を行う場合、１マルチフ
レーム分の受信データを全て受信バッファメモリに蓄積
してから同期検出のためのパターン照合を行って同期パ
ターン検出を行う。
【０００３】例えば、図９に示すフレーム同期回路２を
備える受信系１において、前記図８に示すデータ系列が
伝送されて来て、該データ系列をフレーム同期回路２の
同期パターン検出回路３に入力して受信バッファメモリ
（マルチフレームメモリ）４へ格納しつつ、該受信バッ
ファメモリ４に格納された受信データ系列から前記同期
パターン（Ｓ１、・・・Ｓ８）が格納されたアドレスを
指定してこの同期パターンを検出し、所定の基準パター
ンと照合して同期パターンの検出を行う。
備える受信系１において、前記図８に示すデータ系列が
伝送されて来て、該データ系列をフレーム同期回路２の
同期パターン検出回路３に入力して受信バッファメモリ
（マルチフレームメモリ）４へ格納しつつ、該受信バッ
ファメモリ４に格納された受信データ系列から前記同期
パターン（Ｓ１、・・・Ｓ８）が格納されたアドレスを
指定してこの同期パターンを検出し、所定の基準パター
ンと照合して同期パターンの検出を行う。
【０００４】その後、この検出された前記同期パターン
が１回検出されただけでは、受信データから検出された
ビットパターンが通信データなのか同期パターンなのか
区別することが困難なため、真に同期が確立したかどう
か確定できない。そこで通常、目的とする同期パターン
が連続して３回程度検出されたら同期を確立するように
している。そこで、このような後方同期保護を行うため
に、前記フレーム同期回路２には後方同期保護回路５が
設けられている。
が１回検出されただけでは、受信データから検出された
ビットパターンが通信データなのか同期パターンなのか
区別することが困難なため、真に同期が確立したかどう
か確定できない。そこで通常、目的とする同期パターン
が連続して３回程度検出されたら同期を確立するように
している。そこで、このような後方同期保護を行うため
に、前記フレーム同期回路２には後方同期保護回路５が
設けられている。
【０００５】前記後方同期保護回路５において、３段の
同期保護の場合、例えば図８の３つのマルチフレームに
現れた所定のビット列のパターンが３回連続して同期パ
ターンに一致している時、３つのマルチフレームのデー
タは同期が確立したものとみなし、正しいデータとして
受信バッファメモリ４から再生装置等の受信器本体６に
取り込む。
同期保護の場合、例えば図８の３つのマルチフレームに
現れた所定のビット列のパターンが３回連続して同期パ
ターンに一致している時、３つのマルチフレームのデー
タは同期が確立したものとみなし、正しいデータとして
受信バッファメモリ４から再生装置等の受信器本体６に
取り込む。
【０００６】このような後方同期保護回路５を備えるフ
レーム同期回路２は、前記同期パターンを検出すると、
前記後方同期保護回路５内に備えるカウンタで保護段数
（例えば３）をカウントアップさせていくが、仮に受信
データに誤りがあったり、正しいデータでも偶然に前記
同期パターンに一致してしまった場合でも、前記同期パ
ターンを検出したものとみなし、保護段数を誤ってカウ
ントアップしてしまうことがある。
レーム同期回路２は、前記同期パターンを検出すると、
前記後方同期保護回路５内に備えるカウンタで保護段数
（例えば３）をカウントアップさせていくが、仮に受信
データに誤りがあったり、正しいデータでも偶然に前記
同期パターンに一致してしまった場合でも、前記同期パ
ターンを検出したものとみなし、保護段数を誤ってカウ
ントアップしてしまうことがある。
【０００７】以下に、前記保護段数を誤ってカウントア
ップしてしまう（以下、誤検出という。）ケースについ
て説明する。まず、前記後方同期保護回路５が正しく同
期確立した場合について説明する。図７に示すように、
（ｎ×８）のマルチフレーム構造の時、同期パターンは
ｎワード間隔に離れて存在し、後方同期保護回路５内の
同期保護カウンタにおいて、８ビットの同期パターンの
照合が行われて、３段の保護カウンタにおいて同期パタ
ーンが一致した時（カウント＝３）、同期が確立したも
のと見なして受信データの同期を確立する。
ップしてしまう（以下、誤検出という。）ケースについ
て説明する。まず、前記後方同期保護回路５が正しく同
期確立した場合について説明する。図７に示すように、
（ｎ×８）のマルチフレーム構造の時、同期パターンは
ｎワード間隔に離れて存在し、後方同期保護回路５内の
同期保護カウンタにおいて、８ビットの同期パターンの
照合が行われて、３段の保護カウンタにおいて同期パタ
ーンが一致した時（カウント＝３）、同期が確立したも
のと見なして受信データの同期を確立する。
【０００８】ところで、前記説明したように、検出され
た同期パターンが１回〜２回検出されただけでは、通信
データとマルチフレーム同期パターンが偶然に一致し
て、受信データから検出されたビットパターンが通信デ
ータパターンなのかマルチフレーム同期パターンなのか
区別することができないため真に同期が確立したかどう
か確定できない場合が存在する。さらに、伝送路上の信
号劣化や周囲からの不要な電磁波の妨害等による雑音に
よりビット誤りが生じ、同期パターンを検出した時に、
その検出対象となるビット列の中に同期パターンでない
にもかかわらず誤って同期パターンであると検出回路が
判定してしまうことがある。
た同期パターンが１回〜２回検出されただけでは、通信
データとマルチフレーム同期パターンが偶然に一致し
て、受信データから検出されたビットパターンが通信デ
ータパターンなのかマルチフレーム同期パターンなのか
区別することができないため真に同期が確立したかどう
か確定できない場合が存在する。さらに、伝送路上の信
号劣化や周囲からの不要な電磁波の妨害等による雑音に
よりビット誤りが生じ、同期パターンを検出した時に、
その検出対象となるビット列の中に同期パターンでない
にもかかわらず誤って同期パターンであると検出回路が
判定してしまうことがある。
【０００９】図６はこの状態を示している。図６におい
て、３段保護カウンタにおいて、２回目までは正しく同
期検出が行われたが、次の真の同期パターンに達する前
に同期パターンと一致した通信データパターンが発生
し、３段目の保護カウンタが前記通信データパターンを
同期パターンと誤って認識してしまい、その結果、この
通信データパターンの時点をデータフレームの区切り
「Ｂ」であると誤認識して、正しいデータフレームの区
切り「Ａ」となるべき真の同期確立が成立するまでに無
駄な時間を要することになる。
て、３段保護カウンタにおいて、２回目までは正しく同
期検出が行われたが、次の真の同期パターンに達する前
に同期パターンと一致した通信データパターンが発生
し、３段目の保護カウンタが前記通信データパターンを
同期パターンと誤って認識してしまい、その結果、この
通信データパターンの時点をデータフレームの区切り
「Ｂ」であると誤認識して、正しいデータフレームの区
切り「Ａ」となるべき真の同期確立が成立するまでに無
駄な時間を要することになる。
【００１０】
【発明が解決しようとする課題】本発明は、前記問題点
に鑑み、前記誤検出を簡単な回路構成で真の同期確立を
早く達成できる後方同期保護回路を備えたマルチフレー
ム同期回路を提供する点にある。
に鑑み、前記誤検出を簡単な回路構成で真の同期確立を
早く達成できる後方同期保護回路を備えたマルチフレー
ム同期回路を提供する点にある。
【００１１】
【課題を解決するための手段】本発明は、フレーム同期
のために挿入される同期パターンの各ビットがある一定
間隔で分散され、データ伝送方向と前記同期パターンの
検出方向が異なるマルチフレーム構造のデータを受信し
て、該データから前記同期パターンを検出するフレーム
同期回路における後方同期保護回路において、１マルチ
フレームを構成するフレームのデータビット数アップカ
ウンタと、同期パターン検出信号が入力される複数の並
設した後方保護段数カウンタと、該後方保護段数カウン
タからの信号を受けて、これらの信号のうち最も早く入
力したタイミングが確立した同期であることを示す同期
判定信号を出力するカウンタ判定回路とを備えることを
特徴とする。
のために挿入される同期パターンの各ビットがある一定
間隔で分散され、データ伝送方向と前記同期パターンの
検出方向が異なるマルチフレーム構造のデータを受信し
て、該データから前記同期パターンを検出するフレーム
同期回路における後方同期保護回路において、１マルチ
フレームを構成するフレームのデータビット数アップカ
ウンタと、同期パターン検出信号が入力される複数の並
設した後方保護段数カウンタと、該後方保護段数カウン
タからの信号を受けて、これらの信号のうち最も早く入
力したタイミングが確立した同期であることを示す同期
判定信号を出力するカウンタ判定回路とを備えることを
特徴とする。
【００１２】
【実施例】図１のブロック図は、フレーム単位毎に同期
パターンが挿入されるマルチフレーム構造のデータ系列
を受信する受信系における、フレーム同期の後方３段保
護回路７を示している。本発明は、以下に説明するよう
に前記ブロック図において、前記誤同期が発生しない場
合は、プロテクタカウンタ１０Ａのみが動作し、誤同期
が発生するとその時点から次段のプロテクタカウンタ１
０Ｂ〜１０Ｃを動作させるもので、同一の回路構成のプ
ロテクトカウンタを３個備える例で説明する。
パターンが挿入されるマルチフレーム構造のデータ系列
を受信する受信系における、フレーム同期の後方３段保
護回路７を示している。本発明は、以下に説明するよう
に前記ブロック図において、前記誤同期が発生しない場
合は、プロテクタカウンタ１０Ａのみが動作し、誤同期
が発生するとその時点から次段のプロテクタカウンタ１
０Ｂ〜１０Ｃを動作させるもので、同一の回路構成のプ
ロテクトカウンタを３個備える例で説明する。
【００１３】図１において、本発明後方同期保護回路７
は、ＬＦＣＳＴＲ（ローカルフレームカウンタ・スター
トトリガ）信号及び同期パターン検出信号（以下、ＦＳ
Ｓ信号という。）が入力すると、図２に示すｎ×８ビッ
トのマルチフレームにおいて、伝送スピード（データク
ロック）に従って１フレーム分のビット数「ｎ」を繰り
返しアップカウントし続け、第１番目のビットの時にの
みパルスを出してＬＦＣＺ（ローカルフレームカウンタ
ゼロ）信号を出力するローカルフレームビット数カウン
タ回路８Ａ〜８Ｃ（以下、ＬＦＣ0 〜ＬＦＣ2 とい
う。）と、マルチフレーム同期一致信号のパルス数（同
期パターンが一致した回数）をカウントし、保護段数分
のカウントが終了した時点で同期確立信号（ＳＹＮｎ；
ｎ＝０、１、２）を出力する後方保護段数カウンタ回路
９Ａ〜９Ｃ（以下、ＢＰＳＣ0 〜ＢＰＳＣ2 という。）
を内蔵する複数のプロテクトカウンタ１０Ａ〜１０Ｃ
（以下、プロテクトカウンタ＃０〜プロテクトカウンタ
＃２という。）を備えている。
は、ＬＦＣＳＴＲ（ローカルフレームカウンタ・スター
トトリガ）信号及び同期パターン検出信号（以下、ＦＳ
Ｓ信号という。）が入力すると、図２に示すｎ×８ビッ
トのマルチフレームにおいて、伝送スピード（データク
ロック）に従って１フレーム分のビット数「ｎ」を繰り
返しアップカウントし続け、第１番目のビットの時にの
みパルスを出してＬＦＣＺ（ローカルフレームカウンタ
ゼロ）信号を出力するローカルフレームビット数カウン
タ回路８Ａ〜８Ｃ（以下、ＬＦＣ0 〜ＬＦＣ2 とい
う。）と、マルチフレーム同期一致信号のパルス数（同
期パターンが一致した回数）をカウントし、保護段数分
のカウントが終了した時点で同期確立信号（ＳＹＮｎ；
ｎ＝０、１、２）を出力する後方保護段数カウンタ回路
９Ａ〜９Ｃ（以下、ＢＰＳＣ0 〜ＢＰＳＣ2 という。）
を内蔵する複数のプロテクトカウンタ１０Ａ〜１０Ｃ
（以下、プロテクトカウンタ＃０〜プロテクトカウンタ
＃２という。）を備えている。
【００１４】さらに、該複数のプロテクトカウンタ＃０
〜＃２からの前記同期確立信号ＳＹＮｎ信号を受け、そ
れらの信号のうち、最も早くパルスが入力したタイミン
グが確立した同期であることを示す同期判定信号（ＳＹ
ＮJ ）を出力するカウンタ判定回路１１を備えている。
〜＃２からの前記同期確立信号ＳＹＮｎ信号を受け、そ
れらの信号のうち、最も早くパルスが入力したタイミン
グが確立した同期であることを示す同期判定信号（ＳＹ
ＮJ ）を出力するカウンタ判定回路１１を備えている。
【００１５】以下に、前記図１に示す後方同期保護回路
７の動作について説明する。まず、誤検出がない場合の
後方同期保護について説明する。この実施例において
は、図２の（Ａ）に示す（ｎ×８）のマルチフレームの
８ビット同期パターン検出は縦方向に行い、同期パター
ン検出信号ＦＳＳ（Ｆｒａｍｅ Ｓｔａｒｔ Ｓｉｇｎ
ａｌ）は、同期パターン一致時に「Ｈ」レベルとして説
明する。前記プロテクトカウンタ＃０の前記ＬＦＣ0 の
出力ＬＦＣＺ0 は、初期状態をＨレベルとしておくが、
このＬＦＣ0 の動作時には、ＬＦＣ0 のカウンタ値が
７の動作について説明する。まず、誤検出がない場合の
後方同期保護について説明する。この実施例において
は、図２の（Ａ）に示す（ｎ×８）のマルチフレームの
８ビット同期パターン検出は縦方向に行い、同期パター
ン検出信号ＦＳＳ（Ｆｒａｍｅ Ｓｔａｒｔ Ｓｉｇｎ
ａｌ）は、同期パターン一致時に「Ｈ」レベルとして説
明する。前記プロテクトカウンタ＃０の前記ＬＦＣ0 の
出力ＬＦＣＺ0 は、初期状態をＨレベルとしておくが、
このＬＦＣ0 の動作時には、ＬＦＣ0 のカウンタ値が
〔０〕以外の時はＬレベルとする。
【００１６】図２の（Ｂ）は、前記初期状態に設定さ
れ、保護段数を３とした時のタイムチャートを示してお
り、以下このタイムチャートに基づいて誤同期がない場
合の動作をまず説明する。図２の（Ｂ）のタイムチャー
トにおいて、同期パターン検出信号ＦＳＳ（以下、ＦＳ
Ｓ信号という。）は、受信されたデータフレームのスタ
ート位置を示している。
れ、保護段数を３とした時のタイムチャートを示してお
り、以下このタイムチャートに基づいて誤同期がない場
合の動作をまず説明する。図２の（Ｂ）のタイムチャー
トにおいて、同期パターン検出信号ＦＳＳ（以下、ＦＳ
Ｓ信号という。）は、受信されたデータフレームのスタ
ート位置を示している。
【００１７】前記プロテクトカウンタ＃０のＬＦＣ0
は、前記ＦＳＳ信号がＨレベル及びＬＦＣＺ0 がＨレベ
ルとなると、プロテクトカウンタ＃０が作動する。そし
て、アンドゲート１２を通して前記ＦＳＳ信号を取り込
み、１フレーム分（ｎワード）を繰り返しアップカウン
トする。そしてＬＦＣ0 から１マルチフレーム毎にＬＦ
ＣＺ0 パルスが出力される。
は、前記ＦＳＳ信号がＨレベル及びＬＦＣＺ0 がＨレベ
ルとなると、プロテクトカウンタ＃０が作動する。そし
て、アンドゲート１２を通して前記ＦＳＳ信号を取り込
み、１フレーム分（ｎワード）を繰り返しアップカウン
トする。そしてＬＦＣ0 から１マルチフレーム毎にＬＦ
ＣＺ0 パルスが出力される。
【００１８】続くマルチフレームの同期パターン検出信
号ＦＳＳが再びＨレベルになる時と前記ＬＦＣＺ0 がＨ
レベルになる時が一致すればＦＳＳ信号が正しい位置に
８ビット同期パターン検出信号として出力されているこ
とを確認できる。
号ＦＳＳが再びＨレベルになる時と前記ＬＦＣＺ0 がＨ
レベルになる時が一致すればＦＳＳ信号が正しい位置に
８ビット同期パターン検出信号として出力されているこ
とを確認できる。
【００１９】そして、前記ＦＳＳ信号から誤検出による
検出パルスが入力されない限り、ＬＦＣＺ0 出力とＦＳ
Ｓ信号パルスの出力タイミングは常に一致し、その一致
回数であるＢＰＳＣ0 の出力が３回（後方保護段数３で
あるから）となったときに、プロテクトカウンタ＃０か
ら同期確立信号ＳＹＮ0 を出力する。
検出パルスが入力されない限り、ＬＦＣＺ0 出力とＦＳ
Ｓ信号パルスの出力タイミングは常に一致し、その一致
回数であるＢＰＳＣ0 の出力が３回（後方保護段数３で
あるから）となったときに、プロテクトカウンタ＃０か
ら同期確立信号ＳＹＮ0 を出力する。
【００２０】前記カウンタ判定回路１１は、前記各プロ
テクトカウンタ＃０〜＃２からの同期確立信号（ＳＹＮ
0 、ＳＹＮ1 ・・）を監視しており、これらの信号のう
ち最も先に届いた同期確立信号を「正しい同期信号」で
あるという意味の同期判定信号ＳＹＮJ として出力し、
再生装置等の受信器本体６に与える。このケースでは、
誤検出がないから前記ＳＹＮ0 の出力タイミングがその
ままカウンタ判定回路１１の出力ＳＹＮJ に反映され
る。
テクトカウンタ＃０〜＃２からの同期確立信号（ＳＹＮ
0 、ＳＹＮ1 ・・）を監視しており、これらの信号のう
ち最も先に届いた同期確立信号を「正しい同期信号」で
あるという意味の同期判定信号ＳＹＮJ として出力し、
再生装置等の受信器本体６に与える。このケースでは、
誤検出がないから前記ＳＹＮ0 の出力タイミングがその
ままカウンタ判定回路１１の出力ＳＹＮJ に反映され
る。
【００２１】次に、図３の（Ａ）に示す真の同期パター
ン検出後に誤検出が１回発生した場合の後方同期保護の
ケースを図３の（Ｂ）に示すタイムチャートに基づいて
説明する。前記ＦＳＳ信号がプロテクトカウンタ＃０に
入力し、その最初のパルスＬＦＣＳＴＲ0 をトリガ信号
としてＬＦＣ0 をワード単位ｎで動作させる。前記ＢＰ
ＳＣ0 は、ＬＦＣＺ0 がＨレベル（ＬＦＣ0 カウンタ値
＝０）の時に、ＦＳＳ信号がＨレベルとなっていれば動
作を開始し保護段数をカウントする。タイムチャートに
誤パターンがない場合は、前記同様にＢＰＳＣ0 のカウ
ントが３になると、プロテクトカウンタ＃０のＳＹＮ0
（同期確立）信号が出力される。
ン検出後に誤検出が１回発生した場合の後方同期保護の
ケースを図３の（Ｂ）に示すタイムチャートに基づいて
説明する。前記ＦＳＳ信号がプロテクトカウンタ＃０に
入力し、その最初のパルスＬＦＣＳＴＲ0 をトリガ信号
としてＬＦＣ0 をワード単位ｎで動作させる。前記ＢＰ
ＳＣ0 は、ＬＦＣＺ0 がＨレベル（ＬＦＣ0 カウンタ値
＝０）の時に、ＦＳＳ信号がＨレベルとなっていれば動
作を開始し保護段数をカウントする。タイムチャートに
誤パターンがない場合は、前記同様にＢＰＳＣ0 のカウ
ントが３になると、プロテクトカウンタ＃０のＳＹＮ0
（同期確立）信号が出力される。
【００２２】一方、ＬＦＣＺ0 が「Ｌ」レベル時に、図
３の（Ａ）に示す誤パターン（＊１）検出等によりＦＳ
Ｓ信号が入力すると、禁止ゲート１３の出力ＬＦＣＳＴ
Ｒ1信号（Ｈレベル）によって、マルチフレームの区切
りでない位置に同期パターンを検出したものとみなし、
プロテクトカウンタ＃１のＬＦＣ1 の動作が開始され
る。
３の（Ａ）に示す誤パターン（＊１）検出等によりＦＳ
Ｓ信号が入力すると、禁止ゲート１３の出力ＬＦＣＳＴ
Ｒ1信号（Ｈレベル）によって、マルチフレームの区切
りでない位置に同期パターンを検出したものとみなし、
プロテクトカウンタ＃１のＬＦＣ1 の動作が開始され
る。
【００２３】そして、プロテクトカウンタ＃１の後方保
護段数カウンタＢＰＳＣ1 も動作するが、ＬＦＣＺ1 ＝
Ｈ（ＬＦＣ1 カウンタ＝０）の時、後続する次のマルチ
フレーム区間において、このＬＦＣＺ1 ＝Ｈとタイミン
グが一致するＦＳＳ信号はアンドゲート１４を通して入
力されていないので、前記誤パターン（＊１）のパルス
は、誤検出であることが判る。
護段数カウンタＢＰＳＣ1 も動作するが、ＬＦＣＺ1 ＝
Ｈ（ＬＦＣ1 カウンタ＝０）の時、後続する次のマルチ
フレーム区間において、このＬＦＣＺ1 ＝Ｈとタイミン
グが一致するＦＳＳ信号はアンドゲート１４を通して入
力されていないので、前記誤パターン（＊１）のパルス
は、誤検出であることが判る。
【００２４】前記カウンタ判定回路１１は、ＳＹＮ0 、
ＳＹＮ1 入力のうち、最も先に入力した信号が同期確立
を達成していると判断するので、このケースの場合は、
ＳＹＮ0 信号を正しい同期確立（同期判定）信号ＳＹＮ
J として出力する。尚、誤検出は１回なので、禁止ゲー
ト１５を通してＬＦＣＳＴＲ2 信号はプロテクトカウン
タ＃２には入力されず、プロテクトカウンタ＃２は動作
しない。
ＳＹＮ1 入力のうち、最も先に入力した信号が同期確立
を達成していると判断するので、このケースの場合は、
ＳＹＮ0 信号を正しい同期確立（同期判定）信号ＳＹＮ
J として出力する。尚、誤検出は１回なので、禁止ゲー
ト１５を通してＬＦＣＳＴＲ2 信号はプロテクトカウン
タ＃２には入力されず、プロテクトカウンタ＃２は動作
しない。
【００２５】次に、図４の（Ａ）に示す真の同期パター
ン検出後、誤検出が２回発生した場合の同期保護ついて
図４の（Ｂ）のタイミングチャートに基づいて説明す
る。このケースも基本的な動作は、前記誤検出が１回の
時と変わらず、プロテクトカウンタ＃０、＃１及び＃２
の出力とカウンタ判定回路１１の同期判定出力ＳＹＮJ
の関係を説明する。
ン検出後、誤検出が２回発生した場合の同期保護ついて
図４の（Ｂ）のタイミングチャートに基づいて説明す
る。このケースも基本的な動作は、前記誤検出が１回の
時と変わらず、プロテクトカウンタ＃０、＃１及び＃２
の出力とカウンタ判定回路１１の同期判定出力ＳＹＮJ
の関係を説明する。
【００２６】図４の（Ａ）に示すように、ＦＳＳ信号に
（＊１）及び（＊２）の誤検出ビットパターンが２か所
にあると、誤検出パルス（＊１）によってプロテクトカ
ウンタ＃１のＬＦＣ1 及びＢＰＳＣ1 が動作を開始す
る。この際、プロテクトカウンタ＃０のＬＦＣ0 及びＢ
ＰＳＣ0 は、最初のＦＳＳ信号で動作を開始しており、
前記ＬＦＣ0 は、ｎワードのカウントを続行しておりカ
ウント値＝０にはならない。
（＊１）及び（＊２）の誤検出ビットパターンが２か所
にあると、誤検出パルス（＊１）によってプロテクトカ
ウンタ＃１のＬＦＣ1 及びＢＰＳＣ1 が動作を開始す
る。この際、プロテクトカウンタ＃０のＬＦＣ0 及びＢ
ＰＳＣ0 は、最初のＦＳＳ信号で動作を開始しており、
前記ＬＦＣ0 は、ｎワードのカウントを続行しておりカ
ウント値＝０にはならない。
【００２７】そしてＬＦＣＺ0 及びＬＦＣＺ1 がＬレベ
ルで誤検出パルス（＊２）があると、禁止ゲート１５の
出力ＬＦＣＳＴＲ2 はＨレベルとなり、プロテクトカウ
ンタ＃２のＬＦＣ2 及びＢＰＳＣ2 も、前記ＬＦＣ0 、
ＬＦＣ1 及び前記ＢＰＳＣ0、ＢＰＳＣ1 と同様の動作
を開始する。
ルで誤検出パルス（＊２）があると、禁止ゲート１５の
出力ＬＦＣＳＴＲ2 はＨレベルとなり、プロテクトカウ
ンタ＃２のＬＦＣ2 及びＢＰＳＣ2 も、前記ＬＦＣ0 、
ＬＦＣ1 及び前記ＢＰＳＣ0、ＢＰＳＣ1 と同様の動作
を開始する。
【００２８】しかし、この時もタイムチャートから明ら
かなように、プロテクトカウンタ＃０からの同期確立信
号ＳＹＮ0 がプロテクトカウンタ＃１及び＃２の同期確
立信号ＳＹＮ1 及びＳＹＮ2 よりも先にカウンタ判定回
路１１に入力しているので、このケースでもプロテクト
カウンタ＃０の同期確立信号ＳＹＮ0 が正しい同期確立
を示す信号としてカウンタ判定回路１１から同期判定出
力ＳＹＮJ から出力される。
かなように、プロテクトカウンタ＃０からの同期確立信
号ＳＹＮ0 がプロテクトカウンタ＃１及び＃２の同期確
立信号ＳＹＮ1 及びＳＹＮ2 よりも先にカウンタ判定回
路１１に入力しているので、このケースでもプロテクト
カウンタ＃０の同期確立信号ＳＹＮ0 が正しい同期確立
を示す信号としてカウンタ判定回路１１から同期判定出
力ＳＹＮJ から出力される。
【００２９】次に、前記誤検出と態様を異にし、図５の
（Ａ）に示すように、誤検出後に正しい検出パターンが
現れることも稀ではないので、このケースの動作につい
て説明する。このケースも基本的な動作は、前記誤検出
の動作と変わるところがないので、簡単に説明する。図
５の（Ｂ）に示すタイミングチャートから明らかなよう
に、プロテクトカウンタ＃０、＃１及び＃２において、
ＦＳＳ信号とＬＦＣの出力ＬＦＣＺのタイミングが３回
一致するのはプロテクトカウンタ＃１だけであり、各プ
ロテクトカウンタの出力ＳＹＮ0 、ＳＹＮ1 、ＳＹＮ2
のうち、出力ＳＹＮ1 において同期確立を示したので、
プロテクトカウンタ＃１のタイミングが正しいマルチフ
レームの同期タイミングであるということをカウンタ判
定回路１１は判別し、ＳＹＮJ出力（同期判定出力）を
出力する。
（Ａ）に示すように、誤検出後に正しい検出パターンが
現れることも稀ではないので、このケースの動作につい
て説明する。このケースも基本的な動作は、前記誤検出
の動作と変わるところがないので、簡単に説明する。図
５の（Ｂ）に示すタイミングチャートから明らかなよう
に、プロテクトカウンタ＃０、＃１及び＃２において、
ＦＳＳ信号とＬＦＣの出力ＬＦＣＺのタイミングが３回
一致するのはプロテクトカウンタ＃１だけであり、各プ
ロテクトカウンタの出力ＳＹＮ0 、ＳＹＮ1 、ＳＹＮ2
のうち、出力ＳＹＮ1 において同期確立を示したので、
プロテクトカウンタ＃１のタイミングが正しいマルチフ
レームの同期タイミングであるということをカウンタ判
定回路１１は判別し、ＳＹＮJ出力（同期判定出力）を
出力する。
【００３０】以上、種々のケースについて説明したが、
前記カウンタ判定回路１１は、前記複数のプロテクトカ
ウンタ＃０〜＃２からの同期確立信号ＳＹＮｎ（ｎ＝
０、１、２）を監視しており、これらの信号のうち最も
早くパルスを出力したタイミング、すなわち後方保護段
数カウンタ（ＢＰＳＣ）９Ａ、９Ｂ、９Ｃのうち、３カ
ウントしたタイミングを正しいマルチフレーム同期タイ
ミングとみなして同期確立を示す同期判定信号ＳＹＮJ
を出力する。
前記カウンタ判定回路１１は、前記複数のプロテクトカ
ウンタ＃０〜＃２からの同期確立信号ＳＹＮｎ（ｎ＝
０、１、２）を監視しており、これらの信号のうち最も
早くパルスを出力したタイミング、すなわち後方保護段
数カウンタ（ＢＰＳＣ）９Ａ、９Ｂ、９Ｃのうち、３カ
ウントしたタイミングを正しいマルチフレーム同期タイ
ミングとみなして同期確立を示す同期判定信号ＳＹＮJ
を出力する。
【００３１】同期判定信号を再生装置等の受信器６に出
力すると同時に同期判定回路１１は、反転ＲＳＴ信号を
出力して全てのカウンタＬＦＣ及びＢＰＳＣをリセット
し、受信系７は、後方同期ハンチング状態から同期確立
状態へ移行する。
力すると同時に同期判定回路１１は、反転ＲＳＴ信号を
出力して全てのカウンタＬＦＣ及びＢＰＳＣをリセット
し、受信系７は、後方同期ハンチング状態から同期確立
状態へ移行する。
【００３２】以上、前記実施例は、プロテクトカウンタ
を最低３個必要とする、１マルチフレーム当たり１回で
最大２回誤検出があるケースについて説明したが、更に
誤検出が起こる場合のプロテクトカウンタの個数は以下
の通りである。後方同期保護を３段とすると、１マルチ
フレーム当たり１回で誤検出が３回続くような最悪の状
態を想定すると、プロテクトカウンタは４個必要にな
り、前記実施例にさらにプロテクトカウンタを一個追加
して実施することになる。
を最低３個必要とする、１マルチフレーム当たり１回で
最大２回誤検出があるケースについて説明したが、更に
誤検出が起こる場合のプロテクトカウンタの個数は以下
の通りである。後方同期保護を３段とすると、１マルチ
フレーム当たり１回で誤検出が３回続くような最悪の状
態を想定すると、プロテクトカウンタは４個必要にな
り、前記実施例にさらにプロテクトカウンタを一個追加
して実施することになる。
【００３３】さらに、１マルチフレーム当たり２回で誤
検出が３回続くようなデジタル伝送路を想定する場合
は、プロテクタカウンタは７個必要となる。すなわち、
前記実施例における誤検出ケースを除き、一般的にプロ
テクトカウンタは、ｐ段の同期保護でｅ個の誤検出が起
き得るとすれば、（ｐ・ｅ＋１）個必要となる。
検出が３回続くようなデジタル伝送路を想定する場合
は、プロテクタカウンタは７個必要となる。すなわち、
前記実施例における誤検出ケースを除き、一般的にプロ
テクトカウンタは、ｐ段の同期保護でｅ個の誤検出が起
き得るとすれば、（ｐ・ｅ＋１）個必要となる。
【００３４】
【発明の効果】本発明は、前記複数のプロテクトカウン
タを用意し、従来のマルチフレーム同期検出回路と連係
させることにより、複雑な制御回路を付加することなく
より信頼性の高い後方同期保護を実現することが可能と
なる。特に、同期ビットパターンがデータブロックの集
中の中に分散されているマルチフレーム構造からなるデ
ータに関する同期回路との組み合わせにおいて、簡単な
カウンタを付加するのみで同期保護を行う場合に優れた
効果を奏する。
タを用意し、従来のマルチフレーム同期検出回路と連係
させることにより、複雑な制御回路を付加することなく
より信頼性の高い後方同期保護を実現することが可能と
なる。特に、同期ビットパターンがデータブロックの集
中の中に分散されているマルチフレーム構造からなるデ
ータに関する同期回路との組み合わせにおいて、簡単な
カウンタを付加するのみで同期保護を行う場合に優れた
効果を奏する。
【図１】本発明同期保護回路のブロック図である。
【図２】誤検出がない時のタイムチャートである。
【図３】誤検出が１回ある時のタイムチャートである。
【図４】誤検出が２回ある時のタイムチャートである。
【図５】真の同期パターン検出前に誤検出があった時の
タイムチャートである。
タイムチャートである。
【図６】従来の誤検出の説明図である。
【図７】従来の同期確立の説明図である。
【図８】マルチフレームの説明図である。
【図９】従来の後方同期保護回路のブロック図である。
８Ａ、８Ｂ、８Ｃ ローカルフレームビット数カウンタ ９Ａ、９Ｂ、９Ｃ 後方保護段数カウンタ １０Ａ、１０Ｂ、１０Ｃ プロテクトカウンタ １１ カウンタ判定回路
Claims (3)
- 【請求項１】 フレーム同期のために挿入される同期パ
ターンの各ビットがある一定間隔で分散され、データ伝
送方向と前記同期パターンの検出方向が異なるマルチフ
レーム構造のデータを受信して、該データから前記同期
パターンを検出するフレーム同期回路における後方同期
保護回路において、同期パターン検出信号が入力される
複数の並設した後方保護段数カウンタと、該後方保護段
数カウンタからの信号を受けて、これらの信号のうち最
も早く入力したタイミングが確立した同期であることを
示す同期判定信号を出力するカウンタ判定回路とを備え
ることを特徴とするフレーム同期回路における同期保護
回路。 - 【請求項２】 １マルチフレームを構成するフレームの
データビット数カウンタを備えることを特徴とする請求
項１記載のフレーム同期回路における同期保護回路。 - 【請求項３】 前記１マルチフレームを構成するフレー
ムのデータビット数カウンタは、アップカウンタである
ことを特徴とする請求項２記載のフレーム同期回路にお
ける同期保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4314399A JPH06152582A (ja) | 1992-10-30 | 1992-10-30 | 同期保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4314399A JPH06152582A (ja) | 1992-10-30 | 1992-10-30 | 同期保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152582A true JPH06152582A (ja) | 1994-05-31 |
Family
ID=18052886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4314399A Pending JPH06152582A (ja) | 1992-10-30 | 1992-10-30 | 同期保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152582A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021145215A (ja) * | 2020-03-11 | 2021-09-24 | アンリツ株式会社 | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 |
-
1992
- 1992-10-30 JP JP4314399A patent/JPH06152582A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021145215A (ja) * | 2020-03-11 | 2021-09-24 | アンリツ株式会社 | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0096854B1 (en) | Framing system | |
| US4404675A (en) | Frame detection and synchronization system for high speed digital transmission systems | |
| US4763339A (en) | Digital word synchronizing arrangement | |
| JPH06152582A (ja) | 同期保護回路 | |
| JP3322561B2 (ja) | Ｆｍ文字多重放送用受信機 | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JP2659558B2 (ja) | 選択無線呼出方式 | |
| US6307904B1 (en) | Clock recovery circuit | |
| JP2680971B2 (ja) | 調歩同期通信速度検出回路 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP2715953B2 (ja) | 同期回路 | |
| JPH0282828A (ja) | フレーム同期検出回路 | |
| JP3108328B2 (ja) | 同期再生回路 | |
| JPH05226938A (ja) | 周波数変調符号化データ復調方法及び復調装置 | |
| JP3157536B2 (ja) | マルチフレーム検出回路 | |
| JPH0661965A (ja) | 同期制御方式 | |
| JP3229994B2 (ja) | フレーム信号のフレーム同期回路 | |
| JPH05336093A (ja) | 受信処理方式 | |
| JPS63152239A (ja) | フレ−ム保護回路 | |
| JPH06284121A (ja) | 同期ワード検出方式 | |
| JPH0548597A (ja) | フレーム同期装置 | |
| JPH0621979A (ja) | 受信処理方式 | |
| JPH0221183B2 (ja) | ||
| JPH08107408A (ja) | フレーム同期式伝送データの解読方法 | |
| JPH09139734A (ja) | フレーム同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20070912 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20071002 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20131012 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |