JPH0282828A - フレーム同期検出回路 - Google Patents

フレーム同期検出回路

Info

Publication number
JPH0282828A
JPH0282828A JP63233683A JP23368388A JPH0282828A JP H0282828 A JPH0282828 A JP H0282828A JP 63233683 A JP63233683 A JP 63233683A JP 23368388 A JP23368388 A JP 23368388A JP H0282828 A JPH0282828 A JP H0282828A
Authority
JP
Japan
Prior art keywords
synchronization
frame
pulse
synchronization word
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63233683A
Other languages
English (en)
Inventor
Tomoyuki Oi
智之 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63233683A priority Critical patent/JPH0282828A/ja
Publication of JPH0282828A publication Critical patent/JPH0282828A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータの伝送に係シ、特に受信データのフレー
ム同期回路に関するものである。
〔従来の技術〕
従来、受信データのフレーム同期確立は、受信データか
ら初めに検出された同期語バタンから〒定のフレーム周
期毎に連続N回(N:整数)同期語バタンを検出するこ
とで行っていた。
仮にフレーム同期確立過程において、同期語検出連続り
口径(L:整数、L(N)同期語の存在すべきフレーム
位置に同期語バタンか存在しなかったときは同期語不検
出となシ、今までの連続り回同期語検出は全て無効とな
る。そして、新たに同期語不検出の所からうしろで、初
めに検出された同期語パタ/から一定のフレーム周期毎
に連続N回同期語検出を行なうようになっていた。
〔発明が解決しようとする課題〕
上述した従来の同期語8回連続検出によシフし−ム同期
確立とする方式では、同期語長が短いとき、あるいは1
フレーム中のデータ数が多いとき、1フレーム中のデー
タ部に同期語と同じバタンか存在する確率が高くなシ、
受信データから検出した最初の同期語バタンか真の同期
語でないことが多くなるという課題があった。また、受
信データから検出した最初の同期語バタンか真の同期語
でなかったときには、フレーム同期確立まで最低でも(
N+1)7レームかかることになるという課題があった
〔課題を解決するための手段〕
本発明のフレーム同期検出回路は、同期語を有した一定
周期のフレーム構成のデータに対してそのデータを受信
し同期語を検出することによりフレーム同期をとる回路
において、上記同期語を検出する手段が発生する同期語
検出信号が1フレーム毎に発生しているか否かを判断す
るフレーム同期手段を複数個(M個)備え、フレーム同
期回復に轟ってその複数個のフレーム同期手段のうち第
1番目の同期確立手段の同期語検出信号に対するゲート
を全開とし同期語検出をもってその同期確立手段に対し
てはフレーム周期のゲートを通過した同期語検出信号の
みを入力し、次の同期確立手段に対するゲートを全開と
するよう順番に制御し、これらの複数個のフレーム同期
手段のうち何れかがN(N:整数)フレーム連続して周
期的に同期語を検出したことをもってフレーム同期確立
と判定するようにしたものである。
〔作用〕
本発明においては、同期−検出回路とフレーム同期判定
回路を組にしたフレーム同期確立回路を複数組有し、各
々の動作開始時刻を追油にずらすことでにせの同期語パ
ターンの検出によるフレーム同期確立までに必要なフレ
ーム数の増加を抑制する。
〔実施例〕
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明の一実施例を示すブロック図で、M−2
の場合を示すものである。
図において、1,2は同期語バタンと受信データのバタ
ンを比較する比較器で、この比較器1゜2は同期語を検
出する手段を構成している。3゜4は同期語バタンと受
信データのバタンか一致した場合に比較器1.2が発生
する一致パルス、5゜6は比較器1,2が発生した一致
パルスを1フレーム毎にフレーム同期判定回路へ送るた
めのゲート信号を生成するウィンドウ制御回路、7.8
はこのウィンドウ制御回路5,6が発生するゲート信号
で、このゲート信号7.8がハイレベルのときに一致パ
ルス3,4はフレーム同期判定回路へ送られ、ロウレベ
ルのとき禁止される。9,10は一致パルス3,4とゲ
ート信号7.8の論理積をとるアンドゲート、11.1
2はこのアントゲ−)9 、10の出力でフレーム位置
にある同期語パルスで、これらは比較器1,2とともK
それぞれ同期語検出回路13.14を構成し、この同期
語検出回路13.14は同期確立手段を構成している。
15.16はそれぞれアンド回路9,10からの同期語
パルス11.12をもとに同期語の検出が1フレーム毎
に行なわれているか否かを判定するフレーム同期判定回
路で、このフレーム同期判定回路15.16は同期語を
検出する手段が発生する同期語検出信号が1フレーム毎
に発生しているか否かを判断するフレーム同期手段を構
成している。そして、このフレーム同期判定回路15.
16と同期語検出回路13.14とKよってそれぞれフ
レーム同期確立回路を構成している。17.18はフレ
ーム同期判定回路15.16が発生する同期語検出パル
スで、この同期語検出パルス17.18は同期語パルス
11.12が1フレーム毎に送られてくるたびに同期語
パルスと同じ位置に発生する。19.20はフレーム同
期判定回路15.16が発生する同期語不検出パルスで
、この同期語不検出パルス19゜20は同期語パルス1
1.12が1フレーム毎に連続して送られてきていると
きには発生せず、同期語パルス11.12が連続り回(
1≦L(N)到来した後(L+1)番目のフレーム位置
で到来しなかったときに(L+1)番目のフレーム位置
に発生するパルスである。21は同期語検出パルス17
,18および同期語不検出パルス19.20をもとにフ
レーム同期の確立とフレーム同期判定回路15.16の
動作/停止を制御する同期確立制御回路である。
22.23はこの同期確立制御回路21が発生するフレ
ーム同期検出動作可信号で、このフレーム同期検出動作
可信号22.23はハイレベルでフレーム同期判定回路
15.16およびウィンドウ制御回路5,6の動作を可
とし、ロウレベルで動作を停止させる。24は同期語パ
タンを記憶しておく同期語記憶回路、25は受信データ
入力端である。
そして、同期語を検出する手段が発生する同期語検出信
号が1フレーム毎に発生しているか否かを判断するフレ
ーム同期手段を複数個備え、フレーム同期回復に尚って
その複数個のフレーム同期手段のうち第1番目の同期確
立手段の同期語検出信号に対するゲートを全開とし同期
語検出をもってその同期確立手段に対してはフレーム周
期のゲートを通過した同期語検出信号のみを入力し、次
の同期確立手段に対するゲートを全開とするよう順番に
制御し、これらの複数個のフレーム同期手段のうち何れ
かがN(N:整数)フレーム連続して周期的に同期語を
検出したことをもってフレーム同期確立と判定するよう
に構成されている。
第2図は第1図の動作説明に供する受信データ系列の一
例を示す説明図である。
図において、30は受信データ系列を示し、31はラン
ダムデータ中に偶然存在した同期語パターンと同一のデ
ータ(データ中に存在する同期語パタン)、32,33
.34は真の同期語を示す。そして、この同期語がフレ
ームの先頭を示す。
つぎに第1図に示す実施例の動作を第2図に示すデータ
を受信した場合について説明する。
マス、フレーム同期を確立するKは、フレーム同期判定
回路15.16が発生する同期語検出パルス17.18
のうちどちらかが、同期確立制御回路21に1フレーム
毎に連続N回送られなければならないとする。つまシ、
後方保liN回とする。
そして、初期状態では、フレーム同期検出動作可信号2
2はハイレベル、フレーム同期検出動作可信号23はロ
ウレベルとなっていて、フレーム同期判定回路15とウ
ィンドウ制御回路5が動作可状態になっている。また、
ウィンドウ制御回路5が出力するゲート信号7はハイレ
ベルとなっている。
つぎに、第2図に示す受信データ30を受信した比較器
1はデータ中に存在する同期語パタン31を検出し、デ
ータ1ビツト幅の一致バルス3を発生する。この一致パ
ルス3はアンドゲート9を通シ同期語パルス11とな)
、フレーム同期判定回路15へ送られる。一方、一致パ
ルス3を受信したウィンドウ制御回路゛5は一致パルス
3の到来から1ビツト後にゲート信号7をロウレベルと
し、以後比較器1が発生する一致パルス3がアンドゲー
ト9を通過することを禁止する。そして、ゲート信号T
が再びハイレベルになるのは初めに通過した一致パルス
から数えて1フレーム後の1ピット間とフレーム同期検
出動作信号22がロウレベルからハイレベルへと変わっ
たときである。
そして、同期語パルス11を受信したフレーム同期判定
回路15は、同期語検出パルス17を同期確立制御回路
21へ送シ、1フレーム後に到来するはずの同期語パル
スのために待機状態に入る。
同期語検出パルス1Tを受信した同期確立制御回路21
は直にフレーム同期検出動作可信号23をハイレベルに
してウィンドウ制御回路6およびフレーム同期判定回路
16を動作可状態にする。動作可状態になったウィンド
ウ制御回路6はゲート信号8をハイレベルにして第2図
に示す同期語32によって生じた一致パルス4がアンド
ゲート10を通過できるようにする。一方、比較器1で
も一致パルス3が生じるが前述のようにゲート信号Tが
ロウレベルとなっているためアンドゲート9を通過する
ことはない。
比較器2からの一致パルス4はアンドケート10を通過
して同期語パルス12となシフレーム同期判定回路16
へ送られる。一致パルス4を受信したウィンドウ制御回
路6はウィンドウ制御回路5と同様に一致パルス4の到
来から1ピツト後にゲ−ト信号8をロウレベルとし、以
後比較器2が発生する一致パルス4がアンドゲート10
を通過することを禁止する。このゲート信号8が再びハ
イレベルになるのは弁通過した一致パルスから数えてl
フレーム後01ビット間とフレーム同期検出動作可信号
23がロウレベルからハイレベルへと変わったときであ
る。同期語パルス12を受信したフレーム同期判定回路
16は、同期語検出パルス18を同期確立制御回路21
へ送シ、1フレーム後に到来するはずの同期語パルス1
2のために待機状態となる。
そして、第2図に示すデータ中に存在する同期語パタン
31から1フレーム経過した所でウィンドウ制御回路5
はゲート信号7をロウレベルからハイレベルへ1ビット
間だけ立上げるが、その位置に同期語パタンは存在しな
いため比較器1から一致パルス3は発生しない。それ故
、同期語パルス11も発生しない。このときフレーム同
期判定回路15は17レーム毎に同期語パルス11を受
信できなかったこと、つまシ、以前までにつかんだフレ
ームかにせのフレームであったか、あるい紘データに誤
シが生じていたことを同期確立制御回路21に知らせる
ために同期語不検出パルス19を送る。同期確立制御回
路21はこの同期語不検出パルス19を受は直にフレー
ム同期検出動作可信号22をハイレベルからロウレベル
にした後、再びハイレベルにする。これはウィンドウ制
御回路5およびフレーム同期判定回路15の初期化であ
る。
一方、第2図に示す同期語32から1フレーム経過した
所でウィンドウ制御回路6はゲート信号8をロウレベル
からハイレベルに1ビット間りff立上げ、同期語33
によって生じた一致パルス4をアンドゲート10に通し
同期語パルス12が発生する。この同期語パルス12を
受けたフレーム同期判定回路16は同期語検出パルス1
8を発生し同期確立制御回路21に送る。一方、初期化
されたウィンドウ制御回路5も同期@33による一致パ
ルス3を受けこの一致パルス3をアン・ドゲート9に通
した後ゲート信号1をロウレベルにし1フレーム後の同
期語34の位置で再びゲートをlビット立上げるまで待
機状態に入る。
以上のようにして正しいフレームの先頭(同期語32)
をつかんだフレーム判定回路16が1フレーム毎に連続
して発生する同期語検出パルス18を連続N個数えるこ
とで受信フレーム同期を受信データ先頭から(N+1)
フレーム未満で確立することができる。
なお、この実施例においては、比較器を2個使用した例
を示したが、比較器は1個でも同等の機能を実現するこ
とが可能であることは自明である。
〔発明の効果〕
以上説明したように本発明は、同期語検出回路とフレー
ム同期検出回路を組にしたフレーム同期確立回路を複数
組有し、各々の動作開始時刻を適当くずらずことによ)
、にせの同期語パタンの検出によるフレーム同期確立ま
でに必要なフレーム数の増加を抑制し、下記式に示すM
個のフレーム同期確立回路を有すれば、平均して最大で
も受信データ先頭から(N+1)フレームでフレーム同
期を確立することができる効果がある。
M−[K/2Q]+ま ただし、K:1フレーム中のデータ数(同期語は除く) Q:同期語長 [コニガラス記号 特に、伝送レートが遅い場合、1フレーム中のデータ数
が多い場合同期語長が短い場合にこの手法を用いるとフ
レーム同期確立までのフレーム数が少なくて済むという
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の動作説明に供する受信データ系列の例を示す説
明図である。 1.2・・・・比較器、5,6・・・・ウィンドウ制御
回路、9.10−・・・アンドゲート、13.14・・
・・同期語検出回路、15.16・・・・フレーム同期
判定回路、21・・・・同期確立制御回路。

Claims (1)

    【特許請求の範囲】
  1. 同期語を有した一定周期のフレーム構成のデータに対し
    て該データを受信し同期語を検出することによりフレー
    ム同期をとる回路において、前記同期語を検出する手段
    が発生する同期語検出信号が1フレーム毎に発生してい
    るか否かを判断するフレーム同期手段を複数個備え、フ
    レーム同期回復に当つて該複数個のフレーム同期手段の
    うち第1番目の同期確立手段の同期語検出信号に対する
    ゲートを全開とし同期語検出をもつてその同期確立手段
    に対してはフレーム周期のゲートを通過した同期語検出
    信号のみを入力し、次の同期確立手段に対するゲートを
    全開とするよう順番に制御し、これらの複数個のフレー
    ム同期手段のうち何れかがN(N:整数)フレーム連続
    して周期的に同期語を検出したことをもつてフレーム同
    期確立と判定するようにしたことを特徴とするフレーム
    同期検出回路。
JP63233683A 1988-09-20 1988-09-20 フレーム同期検出回路 Pending JPH0282828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63233683A JPH0282828A (ja) 1988-09-20 1988-09-20 フレーム同期検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63233683A JPH0282828A (ja) 1988-09-20 1988-09-20 フレーム同期検出回路

Publications (1)

Publication Number Publication Date
JPH0282828A true JPH0282828A (ja) 1990-03-23

Family

ID=16958903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63233683A Pending JPH0282828A (ja) 1988-09-20 1988-09-20 フレーム同期検出回路

Country Status (1)

Country Link
JP (1) JPH0282828A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4426000B4 (de) * 1994-07-22 2004-01-15 Alcatel Synchronisationsüberwachungsvorrichtung und -verfahren
JP2007135230A (ja) * 1995-10-31 2007-05-31 Thomson Multimedia Sa 取外し可能な条件付きアクセスモジュールの縦続方法と、その方法を実行する所定のシーケンスの挿入回路及び検出回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4426000B4 (de) * 1994-07-22 2004-01-15 Alcatel Synchronisationsüberwachungsvorrichtung und -verfahren
JP2007135230A (ja) * 1995-10-31 2007-05-31 Thomson Multimedia Sa 取外し可能な条件付きアクセスモジュールの縦続方法と、その方法を実行する所定のシーケンスの挿入回路及び検出回路
JP4611967B2 (ja) * 1995-10-31 2011-01-12 トムソン マルチメデイア 取外し可能な条件付きアクセスモジュールの縦続方法と、その方法を実行する所定のシーケンスの挿入回路及び検出回路

Similar Documents

Publication Publication Date Title
US4002845A (en) Frame synchronizer
US6008746A (en) Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like
US3594502A (en) A rapid frame synchronization system
US3001176A (en) Message selection in electrical communication or control systems
US3566280A (en) Digital communications clock synchronizer for responding to pulses of predetermined width and further predictable pulses of sufficient energy level during particular interval
JPH0282828A (ja) フレーム同期検出回路
US5056119A (en) Adaptive frame resynchronizer apparatus
JPS6037666B2 (ja) 調歩同期伝送システムにおける擬似引込み防止方式
CA2052811C (en) Framing bit sequence detection in digital data communication systems
JP2762855B2 (ja) フレーム同期保護回路
JPH06152582A (ja) 同期保護回路
US6307904B1 (en) Clock recovery circuit
JPH0425240A (ja) バースト信号監視回路
US3622886A (en) Synchronization system
JP2591850B2 (ja) フレーム同期回路
JPH07212413A (ja) 非同期データの受信回路
JPS58186247A (ja) フレ−ム同期回路
SU1099395A1 (ru) Приемник команд согласовани скоростей
JP3108328B2 (ja) 同期再生回路
JPS58215842A (ja) ハンチング加速形フレ−ム同期方式
SU1689959A1 (ru) Устройство дл подключени абонента к общему каналу локальной сети передачи данных
JP3218740B2 (ja) 二重ループ式データ通信システムにおけるループ断線検出回路
JPH08125649A (ja) フレーム同期検出方式
JPH0823329A (ja) フレーム同期回路
JPS59201555A (ja) デ−タ検出回路