JPH0823329A - フレーム同期回路 - Google Patents

Abstract

(57)【要約】 【目的】一つの同期部より構成することで回路構成及び
動作の簡単なフレーム同期回路を提供する。 【構成】同期検出後に行なった疑似同期検出によって前
記同期が疑似同期であった場合には、疑似同期発生直後
にフレーム同期パターン検出部より出力されるＳＹＮＣ
パルスをマスク部にて１回マスクすることで、疑似同期
判定直後に再び疑似同期パターンが入力される場合であ
ってもこの検出位置を無視して次のフレーム同期パター
ンから検出を行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フレーム同期を確立す
るためのフレーム同期回路に関する。

【０００２】

【従来技術】受信側におけるフレーム同期の確立方法と
しては、１つの同期部で構成したフレーム同期回路を用
いる方法があるが、受信データ中に疑似のフレーム同期
パターンが存在し、しかも該疑似同期パターンが全ての
フレームの同じ位置に存在している場合には、これを繰
り返し検出するために同期確立できないという問題があ
った。即ち、各フレームにおいて疑似のフレーム同期パ
ターンを検出し、次に誤り検出によって疑似同期確立と
なる動作を繰り返し、入力断等がない限り永久に真のフ
レーム同期パターンを捕えることができなかった。よっ
て実際には２つの同期部で構成したフレーム同期回路が
用いられている。

【０００３】図４は従来より用いられているフレーム同
期回路の構成を示すブロック図である。同図において、
フレーム同期パターン検出部１は入力した受信データ中
のフレーム同期パターンを検出してＳＹＮＣパルスを出
力するものであり、その出力端は主同期部７及び副同期
部８に接続している。主同期部７及び副同期部８は夫々
同期判定部７ａ、８ａ及びフレームパルスカウンタ７
ｂ、８ｂより構成し、前記フレーム同期パターンから正
しい同期を検出するものである。前記主同期部７は疑似
同期検出部６と接続し、該疑似同期検出部６はＣＲＣチ
ェックやパリティチェック等の誤り検出方法によって疑
似同期検出を行なうものである。

【０００４】以上のように構成するフレーム同期回路に
おいて、フレーム同期パターン検出部１は入力した受信
データ中のフレーム同期パターンを検出してＳＹＮＣパ
ルスを出力する。該ＳＹＮＣパルスは主同期部７の同期
判定部７ａに入力し、前記ＳＹＮＣパルスの位置とフレ
ームパルスカウンタ７ｂがカウントして出力するフレー
ムパルスの位置とを比較して、前記フレーム同期パター
ンによる同期位置が正しいか否かを判定する。この比較
の結果、両パルスが一致した場合には、主同期部７は正
しい同期を検出したものとして、この同期を維持する。
続いて疑似同期検出部６は主同期部７で検出した同期が
正しいか否かを確認するために数十回の誤り検出を繰り
返して行なう。そのすべての検出結果がエラーであった
場合には、主同期部７で検出した同期は疑似同期である
と判断して、副同期部８による同期検出を開始する。

【０００５】副同期部８はフレーム同期パターン検出部
１より出力されるＳＹＮＣパルスを入力し、そのうち主
同期部７の同期検出位置とは違う位置のＳＹＮＣパルス
を検出するように動作する。副同期部８が前記ＳＹＮＣ
パルスを検出しなかった場合、主同期部７は現在の同期
をそのまま維持するが、主同期部８が前記ＳＹＮＣパル
スを検出した場合には、主同期部７のフレームパルスの
出力のタイミングを副同期部８のフレームパルスの出力
のタイミングに一致させ、主同期部の同期検出のタイミ
ングを切り換える。即ち、同期の乗せ換えが行なわれ
る。

【０００６】疑似同期検出部６は主同期部７の変更され
た同期に対して改めて誤り検出を行ない、乗せ換えた主
同期部７の同期を疑似同期として検出しなかった場合
は、主同期部７はこの同期を維持し、疑似同期と検出し
た場合は正しい同期が確立されるまで上述の如き副同期
部８による同期検出及び同期の乗せ換え動作を繰り返
す。

【０００７】しかしながら、上述したような副同期部を
用いて２つの同期部より構成するフレーム同期回路は、
同期部を２つ必要とするため回路構成が大規模になり、
動作も複雑になるという問題があった。また、上述した
１つの同期部で構成するフレーム同期回路については、
疑似同期パターンを繰り返し検出するため本来のフレー
ム同期を確立できないという問題は解決されていなかっ
た。

【０００８】

【発明の目的】本発明は上記問題に鑑みてなされたもの
であって、一つの同期部より構成するフレーム同期回路
の問題点を解決すると共に２つの同期部より構成するフ
レーム同期回路より回路構成及び動作の簡単なフレーム
同期回路を提供することを目的とする。

【０００９】

【発明の概要】この目的を達成するために本発明に係る
フレーム同期回路は、受信データ中からフレーム同期パ
ターンを検出してＳＹＮＣパルスを出力するフレーム同
期パターン検出部と、疑似同期であった場合に出力され
るマスク信号に従って前記ＳＹＮＣパルスをマスクする
マスク部と、前記ＳＹＮＣパルス及びフレームパルスカ
ウンタが出力するフレームパルスに基づいて正しい同期
位置を検出してリセット信号を出力する同期判定部と、
該リセット信号入力時からカウントを開始して所定のカ
ウント数にてフレームパルスを出力するフレームパルス
カウンタと、前記同期判定部にて検出した同期について
疑似同期検出を行なう疑似同期検出部とより構成し、同
期検出後に行なった疑似同期検出によって前記同期が疑
似同期であった場合には、疑似同期発生直後にフレーム
同期パターン検出部より出力されるＳＹＮＣパルスをマ
スク部にて１回マスクすることで、疑似同期判定直後に
再び疑似同期パターンが入力される場合であってもこの
検出位置を無視して次のフレーム同期パターンから検出
を行なうので、１つの同期部で構成するフレーム同期回
路で正しく同期確立を行なうことが出来るものである。

【００１０】

【実施例】以下本発明を図面に示した実施例に基づいて
詳細に説明する。図１は本発明に係るフレーム同期回路
の構成を示すブロック図である。同図において、フレー
ム同期パターン検出部１は入力した受信データ中からフ
レーム同期パターンを検出してＳＹＮＣパルスを出力す
るものであり、その出力端はマスク部２に接続してい
る。マスク部２はマスク信号に基づいて前記ＳＹＮＣパ
ルスを出力若しくはマスクするものであり、この出力端
は同期部３に接続している。同期部３は前記ＳＹＮＣパ
ルス及びフレームパルスに基づいて正しい同期を検出す
るものであって同期判定部４及びフレームパルスカウン
タ５より構成し、このうち同期判定部４は前記ＳＹＮＣ
パルスを入力し、フレームパルスの出力のタイミングと
一致するＳＹＮＣパルスを検出すると共にリセット信号
を出力するものであり、その出力端はフレームパルスカ
ウンタ５及び疑似同期検出部６に接続している。またフ
レームパルスカウンタ５は前記リセット信号入力時から
カウントを開始して所定のカウント数にてフレームパル
スを出力するものであり、その出力端は同期判定部４に
接続している。疑似同期検出部６は前記同期部３におい
て検出した同期に対してＣＲＣチェックやパリティチェ
ック等の誤り検出方法による疑似同期検出を行なって、
疑似同期検出時にマスク信号を出力するものであり、そ
の出力端はマスク部２に接続している。

【００１１】以上のように構成するフレーム同期回路は
次のように動作する。まず受信データの構成について説
明すると、図２に示すように前記受信データはフレーム
単位で構成され、さらに各フレームはタイムスロット
（ＴＳ）というデータ単位の集合によって構成されてお
り、フレーム同期パターンは一のタイムスロット中に記
録されている。また、前記フレーム同期パターンを記録
したタイムスロットには誤り検出用のデータも記録され
ており、受信時には誤り検出用データの直後にフレーム
同期パターンが入力される。

【００１２】上記構成の受信データを入力したフレーム
同期パターン検出部は受信データ中からフレーム同期パ
ターンを検出してＳＹＮＣパルスを出力する。前記ＳＹ
ＮＣパルスは同期判定部４に入力し、該同期判定部４は
前記ＳＹＮＣパルスとフレームパルスカウンタから供給
されるフレームパルスとの位置を比較して、前記フレー
ム同期パターンの正否を判定する。ＳＹＮＣパルスとフ
レームパルスの位置が一致した場合には、同期判定部４
は正しいフレーム同期パターンを検出したものとしてリ
セット信号を出力し、該リセット信号によってフレーム
パルスカウンタ５はリセットされて新たにカウントを開
始する。

【００１３】続いて疑似同期検出部６は前記フレーム同
期パターンによって検出した同期に対して、ＣＲＣチェ
ックやパリティチェック等の誤り検出方法による疑似同
期検出を行なう。前記疑似同期検出部６は、前記フレー
ム同期パターンが存在したタイムスロットの次の周期の
タイムスロットにおいて、その所定の位置に記録された
誤り検出用データを検出し、これに基づいて同期確立か
否かを判定する。疑似同期検出の結果が同期確立であっ
た場合、同期部３はこの同期をそのまま維持するよう動
作する。即ち、同期確立時に検出した誤り検出用データ
の存在するタイムスロットは、本来の誤り検出用データ
及びフレーム同期パターンを有するタイムスロットであ
るので、疑似同期検出部６からマスク信号は出力せず、
マスク部２は前記誤り検出用データの直後に入力するＳ
ＹＮＣパルスをそのまま同期判定部４に出力する。よっ
て前記リセット信号によってカウントを開始したフレー
ムパルスカウンタ５の出力するフレームパルスとＳＹＮ
Ｃパルスとの位置が一致し、再びリセット信号が出力す
る。このリセット信号によってフレームパルスの出力は
いままでと同じタイミングで出力する。尚、疑似同期が
検出されなければ、上述の動作の繰り返しによってフレ
ームパルスの出力周期は一定し、同期は維持される。一
方、前記疑似同期検出の結果が疑似同期であった場合に
は、同期部３は新たな同期を確立するよう動作する。即
ち、疑似同期を検出した誤り検出用データの存在するタ
イムスロットは、本来の誤り検出用データ及びフレーム
同期パターンを有するタイムスロットでないので、マス
ク部２は前記タイムスロットのフレーム同期パターンを
検出した直後に入力するＳＹＮＣパルスをマスクする。
同期判定部４にはフレーパルスのみが入力するので、前
記ＳＹＮＣパルスとフレームパルスとの位置は一致しな
いためリセット信号は出力せず、次に入力したＳＹＮＣ
パルスを同期判定部４に供給し、該同期判定部４はＳＹ
ＮＣパルスの出力に伴ってリセット信号を出力する。フ
レームパルスカウンタ５はこのリセット信号によってリ
セットされ、新たにカウントを開始する。よってフレー
ムパルスの出力するタイミングが切り換わり、同期は乗
せ換わる。

【００１４】図３は上述したフレーム同期回路の各部の
出力のタイミング図であって、（ａ）は受信データ、
（ｂ）はＳＹＮＣパルス、（ｃ）はフレームパルス、
（ｄ）はリセット信号、また（ｅ）はマスク信号を表し
ている。尚、前記受信データはＴＳ１〜ＴＳｎのタイム
スロットで構成し、ＴＳ１に本来のフレーム同期パター
ン及び誤り検出用データが記録され、ＴＳ３に疑似のフ
レーム同期パターンが記録されているものとする。まず
フレーム１において、フレーム同期パターン検出時に出
力したＳＹＮＣパルスとフレームパルスとの位置がＴＳ
３にて一致すると、フレーム同期パターンを検出したも
のとしてリセット信号が出力される。次に疑似同期検出
部６はフレーム２のＴＳ３に記録された誤り検出用デー
タに基づいて同期確立か否かの判定を行なう。しかしな
がら前記フレーム同期パターンは疑似であるので、前記
判定結果は疑似同期検出となってマスク信号が出力す
る。マスク部２は前記マスク信号を入力した直後に出力
されるフレーム２のＴＳ３におけるＳＹＮＣパルスをマ
スクするので、同期判定部４にはフレームパルスのみが
入力し、よってリセット信号は出力しない。さらに同期
判定部４は前記マスクしたＳＹＮＣパルスの次に入力し
たフレーム３のＴＳ１におけるＳＹＮＣパルスを入力
し、該ＳＹＮＣパルスの入力のタイミングでリセット信
号が出力する。このリセット信号によってフレームパル
スカウンタ５はリセットされ、フレーム４のＴＳ１にお
いてフレームパルスを出力するタイミングに切り換わ
る。即ちフレーム同期パターンを検出するためのフレー
ムパルスのタイミングはＴＳ３からＴＳ１に切り換わ
る。以上のように動作するので、疑似同期検出時に常に
同期は乗せ換えられ、正しい同期を確実に検出し維持す
ることができる。

【００１５】

【発明の効果】本発明は上述したように、１つの同期部
とマスク部２より構成し、疑似同期検出直後に入力され
るフレーム同期パターンを無視して次に入力されるフレ
ーム同期パターンから同期検出を行なうので、１つの同
期部で構成するフレーム同期回路において、受信データ
中に疑似同期パターンが存在し、しかも該疑似同期パタ
ーンが全てのフレームの同じ位置に存在している場合
に、疑似同期パターンを繰り返し検出して本来のフレー
ム同期を永久的に確立できないという問題点を解決し、
また２つの同期部を用いたフレーム同期回路に比べて回
路構成及び動作を簡単にすることが出来る。即ち、副同
期部を用いたフレーム同期回路のように必ず正しい同期
を確立することができ、しかも副同期部を用いたフレー
ム同期回路に比べて部品点数が少なく、もって回路構成
及び動作を簡単にすることが出来るものである。

【００１６】

【図面の詳細な説明】

【図１】本発明に係るフレーム同期回路の構成を示すブ
ロック図である。

【図２】本発明に係るフレーム同期回路の受信データの
構成を示す図である。

【図３】本発明に係るフレーム同期回路の各部の出力を
示すタイミング図である。

【図４】従来のフレーム同期回路の構成を示すブロック
図である。

【符号の説明】

１・・・フレーム同期パターン検出部 ２・・・マス
ク部 ３・・・同期部 ４・・・同期
判定部 ５・・・フレームパルスカウンタ ６・・・疑似
同期検出部 ７・・・主同期部 ７ａ・・・同
期判定部 ７ｂ・・・フレームパルスカウンタ ８・・・副同
期部 ８ａ・・・同期判定部 ８ｂ・・・フ
レームパルスカウンタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】入力した受信データ中からフレーム同期パ
   ターンを検出してＳＹＮＣパルスを出力するフレーム同
   期パターン検出部と、該フレーム同期パターン検出部の
   出力端と接続しマスク信号に基づいて前記ＳＹＮＣパル
   スを出力若しくはマスクするマスク部と、該マスク部の
   出力端と接続し前記ＳＹＮＣパルスに基づいて正しい同
   期を検出する同期部と、該同期部はフレームパルスの出
   力のタイミングと一致するＳＹＮＣパルスを検出してリ
   セット信号を出力する同期判定部と、該リセット信号入
   力時からカウントを開始して所定のカウント数にてフレ
   ームパルスを出力するフレームパルスカウンタとより構
   成し、更に前記同期部において検出した同期に対してＣ
   ＲＣチェックやパリティチェック等の誤り検出方法によ
   り疑似同期検出を行なって疑似同期検出時にマスク信号
   を出力する疑似同期検出部とより構成するフレーム同期
   回路。
2. 【請求項２】フレーム同期パターン検出時に出力される
   ＳＹＮＣパルスとフレームパルスとを比較して正しい同
   期を検出し、該同期検出後に行なった疑似同期検出によ
   って前記同期が疑似同期であった場合には、該疑似同期
   直後に再び入力される疑似のフレーム同期パターン検出
   時に出力されるＳＹＮＣパルスの検出位置を無視して次
   のフレーム同期パターン検出時に出力されるＳＹＮＣパ
   ルスから検出を行なうように動作する請求項１に記載の
   フレーム同期回路。