JPS62147832A - フレ−ム同期方法 - Google Patents

フレ−ム同期方法

Info

Publication number
JPS62147832A
JPS62147832A JP60288041A JP28804185A JPS62147832A JP S62147832 A JPS62147832 A JP S62147832A JP 60288041 A JP60288041 A JP 60288041A JP 28804185 A JP28804185 A JP 28804185A JP S62147832 A JPS62147832 A JP S62147832A
Authority
JP
Japan
Prior art keywords
state
synchronization
detected
pattern
synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60288041A
Other languages
English (en)
Inventor
Satoshi Nakamura
聡 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP60288041A priority Critical patent/JPS62147832A/ja
Publication of JPS62147832A publication Critical patent/JPS62147832A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明は送受間に伝送されるデータ中にフレーム毎に一
定の間隔で挿入されている同期ビットを用いてフレーム
同期をとる場合の同期方法、特に擬似同期からの離脱を
確実に行うごとカ七できるフレーム同期方法に関するも
のである。
(従来の技術) 第1図は入力データの符号構成の一例図である。
この図においてデータの1フレームはNビットで構成さ
れ、各フレームの先頭のlビットが同期ピッI・となっ
ている。同期ビットには一定のフレーム数毎に繰返す符
号系列が使われることが多く、第1図では111000
という符号の繰返しパターンになっている例である。
第2図は第1図のような入力データのフレーム同期をと
る同期回路の構成側図である。この図中のl〜5のSR
は各Nビットのシフトレジスタ。
DET6は同期パターンを検出する照合回路、CNT7
は制御回路で同期状態を制御する。
CTR8はクロック発生回路で、入力データのタイミン
グに合わせたデータ処理用のクロック16を発生する。
まず入力データ10はシフトレジスタ1〜5に入力され
ると、シフトレジスタは入力データに同期したクロック
9でデータをシフトする。入力10および各シフトレジ
スタの出力11〜15には入力データ系列中からNビッ
トずつの間隔で取出した6個の出力が得られる。照合回
路DET6はたとえばその入力10〜12がすべて“O
”で、13〜15がすべて“1”のときには検出出力を
制御回路7に出力するものとする。従ってこのときは照
合回路6からは同期ビットが“0”であるフレームの連
続3番目のフレームの第1ピントが10に入力したとき
に出力を発生するから、このことを用いてクロック発生
回路8の動作タイミングを制御すれば、入力データのフ
レームタイミングに合った処理クロック16を出力する
ことができる。制御回路7は同期回路の状態を監視し、
必要に応じて出力16をオン。
オフしたり外部に状態を表示する出力として送出する。
次にこの制御回路(CNT)7についてさらに詳しく説
明する。同期パターンを検出する方法には全く誤りなく
パターンが一致した時(第1図の例ではr 11100
0 Jがすべて正しくDET6に検出されたとき)に同
期パターンとみなす方法と、一定ビットまでの誤りまで
は許容する方法(たとえば第1図の例では101000
のように1ビット違っていても同期パターンとみなす)
とがあるが、いずれの方法でも同期はずれの状態から1
回の検出で同期がとれたという処理を行うようにすると
、データは一般にランダムであって同期パターンに一致
する符号列が発生することもあるので誤った同期をとる
可能性がある。また同期状態から1回向期パターンが検
出されなかったら同期が外れたという処理を行うように
すると、伝送路での誤りの発生があると同期外れを起こ
し易くなる。そこで同期状態と同期はずれ状態の間に、
「後方保護」、「前方保護」と呼ばれる過渡的な遷移ま
たは転移状態を設け、同期を安定にする方法が一般に採
用されている。このような同期状態の監視制御を制御回
路7で行っている。
第3図は従来の方法における同期の状態の遷移図である
。同期はずれの状態ではデータが1ビツト入力する毎に
同期パターンの検出を行い、同期パターンが検出される
と「後方保護状態」に移る。
同期はずれ以外の3つの状態では同期パターンの1周期
に1回だけそれまでに同期パターンが検出されていたタ
イミング、すなわちフレーム位置と判定されたタイミン
グでのみ同期パターンの検出を行う。「後方保護状態」
は「同期はずれの状態」で検出された同期位置が正しい
か否かをみるため′  の状態で、同じタイミングで再
度同期パターンが検出されれば「同期状態」に移り、そ
の位置に同期パターンが検出されない場合は「同期はず
れの状態」にもどる。「同期状態」で同期パターンが検
出されなかった場合には「前方保護状態」に移る。「前
方保護状態」は伝送路で生ずる伝送誤りや一時的な回線
断等によって同期が外れるのを防ぐための状態で、次に
同期パターンが検出されれば「同期状態」に戻り、続け
て同期パターンが検出されない場合には「同期外れ」の
状態になる。
4つの状態遷移のうち「同期状態」と「前方保護状態」
の2状態では、同期がとれているものとしてクロック発
生回路および外部回路に対して制御を行う。
上記のような従来の同期方法では同期パターンの符号構
成とデータの内容によっては、誤って「同期状態」とな
った場合に「同期はずれ状態」に戻り難いことがあり、
そのため正しい同期状態となるのに時間がかかるいう欠
点がある。たとえば第1図のようなr 111000 
Jという同期パターンが用いられたときに、Nビット間
隔でサンプルしたデータが LJ [−」[−」じ−」LJL−」 a    bc    de    fという符号列で
あった場合、a、b、d、rの部分は同期パターンに一
致するので、dの部分で1後方保護状態J、bで「同期
状態」になり、C1d、e、fの部分では[前方保護状
態」と「同期状態」の間を行き来する。ずなわらこのよ
うな同期パターンに部分的に似ている符号列があると、
正しい1−同期状態」になるのに時間がかかることにな
る。
またr 11111110000000 jの符号列の
同!υ1パターンを使って11111111 Jと1’
−000000旧の符号パターンのいずれか一方が検出
されたら、同!υ1パターンとして「後方保護状態」に
なり、以後はr llll111Jと「0000000
 Jを交互に待受けるような同期方法の場合で、データ
が1−0」またはrlJに片寄って一方が極めて多くな
ることが1ガ々あるようなとき、一度誤って1−同期状
態]になると「同期状態」と「前方保護状態」の間を行
き来して誤同期から脱は出られなくなる、などの問題が
ある。
(発明の具体的な目的) 本発明は前記従来の方法のように「同期状態」と「前方
保護状態」との間を行き来して誤った同期状態から脱出
できなくなるようなことが少ない同期方法を実現したも
ので、「後方保護状態」と「同期状態」の間にもう一つ
の「後方保護状態」を設けて、同期はずれ状態から1同
期状態」への転移と、「同期状態」から同期はずれ状態
への転移とを非対称とすることによって、誤同期からの
復帰を容易にすることが要旨である。
(発明の構成と作用) 第2図はすでに説明したように入力データのフレーム同
期をとる同期回路の構成例図である。ここでは本発明の
要点である同期回路内の制御回路C0NT7およびクロ
ック発生回路CTR8の改良部分について詳しく説明す
る。
第4図は本発明を実施した第2図中のC0NT7および
CTR8に該当する部分の構成例図である。この図中左
端の23は第2図の9と同じクロック入力であり、22
は第2図のDET6の出力である。5T17は状態判定
回路で、同期の各状M(RGlBの出力による)と同期
パターンの照合回路(第2図のDET6)からの検出出
力22およびクロック回路PG21の出力26によって
次の状態を判定し出力する。この回路はゲートの組合わ
せで実現されるが、リードオンリメモリ (ROM)を
用いたテーブルにて実現することもできる。次のRGl
Bはレジスタで同期の状態を記憶する。DEC19はデ
コーダで、同期の各状態に応じてクロック回路PG21
への制御出力および外部への制御出力たとえば同期の表
示出力24(第2図の16と同じ)を発生する。CTR
20はカウンタで、入力データに同期したクロック入力
23を分周してフレーム周期および同期パターンの周期
に等しい周波数を発生ずる。このカウンタは同期パター
ンが検出されると、デコーダDEC19からの出力によ
って決められたカウント数にリセフトされ、PG21よ
り出力されるフレームクロック25および同期パターン
検出用クロック26のタイミングを入力データに一致さ
せる。ここでPG21はクロック発生回路で、カウンタ
CTR20の出力をデコードしてフレームクロック25
と同期パターン検出クロック26を出力する。
次に本発明を用いた場合のフレーム同期の動作を説明す
る。第5図は本発明を実施し場合の同期状態転移図であ
る。前記のように同期状態はレジスタRG18に記憶さ
れ、同期パターンの検出結果と同期の状態に応じて状態
判定回路5T17で判定され制御される。同期はずれの
状態で同期パターンが検出されると「後方保護l」の状
態になり、ここで続いて正しいタイミングで同期パター
ンが検出されると「後方保護2」の状態に移り、検出さ
れなければ「同期はずれ」の状態に戻る。また「後方保
護2」に移ってから続いて同期パターンが検出されれば
「同期状態」となる。しかし検出がなければ「同期はず
れ」の状態に戻る。
「同期状態」において同期パターンが検出されないと「
前方保護」状態となるが、「前方保護」状態では同期パ
ターンが検出されると「後方保護2」の状態になり、検
出されなければ「同期はずれ」になる。
「同期はずれ」の状態では1ビツト入力する毎に同期パ
ターンの検出を行い、その他の4つの状態では同期パタ
ーンの1周期に1回だけ検出することは従来と同様であ
る。また「後方保護2」。
「同期」、「前方保護」の3つの状態では同期がとれて
いるものとして外部への出力を制御する。
第6図は以上の動作を具体的に説明するための第4回答
部波形のタイムチャートである。ただしこの図では簡単
のため同期パターンの周期を4ビア)とした場合を示し
た。左側のa ”−eは第4図中の同記号に対応する。
すなわちaは9よりのクロック入力23、bは同期パタ
ーン照合回路DET6よりの同期パターン検出出力22
、Cはクロック回路PG21から状態判定回路5T17
へのタイミングクロック、dはデコーダ19からカウン
タCTR20へのリセットパルス、eはレジスタRG1
8にストアされる状態の変化をそれぞれ示している。e
に示す各状態は、Uは同期はずれ、B1.B2は後方保
護の1と2、Sは同期、Fは前方保護をそれぞれ表して
いる。また図中の破線は同期パターンの1周期の正しい
区切り位置を示している。第6図において最初(0)と
7番目のフレームでは正しい同期パターンが検出されず
、1,2,4゜6の各番目のフレームでは情報部分で誤
って同期パターンが検出されているものとする。(4ビ
ツトのフレーム中第1ビットが同期ビットであるから) 「同期はずれ」の状態では毎ビット同期パターンの検出
をするので、PG21の出力である第6図Cの検出タイ
ミング信号は“1″に保持されている。従って5T17
の入力すが“1”になればそのタイミングにかかわらず
「後方保護11(Bl)の状態となり、カウンタリセッ
トパルスdを出力させカウンタCTR20のタイミング
を同期パターン検出位置に合わせる。「後方保護1」状
態以後は同期パターンは1周期に1回の検出となる。
第6図の最初のフレーム(0)では正しい同期パターン
が検出されずフレーム1では誤った位置(bとCが1)
に同期検出されているのでここで「後方保護1」状態と
なり、次のフレーム2でも同じ位置に同期検出されてい
るのでそこで「後方保8!2」状態となる。しかしフレ
ーム3では同期検出がないので「同期はずれ」状態に戻
る。次のフレーム4では正しい位置(第1ビツト)に同
期パターンが検出されているので正しいフレームタイミ
ングで「後方保391 Jとなり、次の5.6番目の2
フレームは続けて同期パターンが正しい位置で検出され
ているので「後方保護2」を経て「同期状態」となる。
7番目のフレームでは同期パターンが検出れれていない
(b=0)が、次の8と9番目の2フレームでは正しく
同期パターンを検出しているので「前方保護」Fと「後
方保護2」B2を経て「同期状態」に戻る。なお「後方
保護1」の状態になってから誤った位置に検出された入
力は第6図Cに示すように検出タイミング信号Cによっ
てゲート(Cの後縁によるbのゲート)されるため同期
には影害しない。
(発明の効果) 本発明のような状B遷移とすれば完全な「同期状態」と
なるのに、3回連続して正しい同期パターンと周期が同
一で符号列も同一なものを検出する必要があり、また誤
って同期状態となったとしても平均273以上の同期検
出がないとその状態を保持できない。従って誤同期の確
率が小さくまた誤同期からの復帰も早いことが著しい特
長である。
【図面の簡単な説明】
第1図は入力きての符号構成の一例図、第2図は従来の
フレーム同期回路の構成何回、第3図は従来のフレーム
同期回路の同期の状態遷移図、第4図は本発明を実施し
たフレーム同期回路中の制御回路およびクロック発生回
路の構成図、第5図は本発明方法による同期の状態遷移
図、第6図は第5図の動作を説明するための第4図の各
部波形のタイムチャートである。 1〜5  (SR)・・・Nビットシフトレジスタ、6
 (DET)・・・同期パターン照合回路、7・・・同
期状態制御回路(C,NT) 、8・・・クロック発生
回路(CTR) 、9・・・クロック入力、10・・・
入力データ、16・・・フレームクロック出力、17・
・・同期状態判定制御回路(ST) 、18・・・同期
状態のレジスタ(RG) 、19・・・デコーダ(DE
C)、20・・・クロック分周器(CT R) 、2L
・・・クロック発生器(PG)。

Claims (1)

    【特許請求の範囲】
  1. (1)受信入力データ中にフレーム毎に一定の間隔で挿
    入されている同期ビットを用いてフレーム同期をとる同
    期回路において、同期状態の判定基準として同期はずれ
    の状態と同期状態との間に第1と第22つの後方保護状
    態と1つの前方保護状態とを設け、同期状態から入力デ
    ータ中に同期パターンが検出されるごとに第1の後方保
    護状態、第2の後方保護状態、同期状態の順に判定状態
    を遷移させ、2つ続いた後方保護状態において同期パタ
    ーンが検出されないときは同期はずれ状態にもどし、同
    期状態では同期パターンが検出されないときは前方保護
    状態、同期はずれ状態の順に状態遷移させ、また前方保
    護状態にて同期パターンが検出されたときは第2後方保
    護状態にすることを特徴とするフレーム同期方法。
JP60288041A 1985-12-23 1985-12-23 フレ−ム同期方法 Pending JPS62147832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60288041A JPS62147832A (ja) 1985-12-23 1985-12-23 フレ−ム同期方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60288041A JPS62147832A (ja) 1985-12-23 1985-12-23 フレ−ム同期方法

Publications (1)

Publication Number Publication Date
JPS62147832A true JPS62147832A (ja) 1987-07-01

Family

ID=17725065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60288041A Pending JPS62147832A (ja) 1985-12-23 1985-12-23 フレ−ム同期方法

Country Status (1)

Country Link
JP (1) JPS62147832A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377446A (ja) * 1989-08-19 1991-04-03 Fujitsu Ltd 前方後方保護カウンタ
JPH0429253U (ja) * 1990-07-03 1992-03-09

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5430244A (en) * 1977-08-12 1979-03-06 Konishi Kk Gel composition
JPS55109056A (en) * 1979-02-16 1980-08-21 Fujitsu Ltd Data process system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5430244A (en) * 1977-08-12 1979-03-06 Konishi Kk Gel composition
JPS55109056A (en) * 1979-02-16 1980-08-21 Fujitsu Ltd Data process system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377446A (ja) * 1989-08-19 1991-04-03 Fujitsu Ltd 前方後方保護カウンタ
JPH0429253U (ja) * 1990-07-03 1992-03-09

Similar Documents

Publication Publication Date Title
JP2747077B2 (ja) フレーム同期回路
JPS6226103B2 (ja)
JPH08163116A (ja) フレーム同期装置
JP2001094542A (ja) フレーム同期回路
US4943985A (en) Frame synchronization device for a synchronous digital bit stream divided into blocks by means of a block code and structured in frames
JPS62147832A (ja) フレ−ム同期方法
JP2697421B2 (ja) ディジタル伝送システムのフレーム同期回路
JPS5952586B2 (ja) 同期回路
JP2003169044A (ja) フレーム同期装置及び方法
JP3641411B2 (ja) フレーム同期回路
JPH04142823A (ja) データ伝送方式
JPH09149015A (ja) クロック位相調整回路
US6307904B1 (en) Clock recovery circuit
JP3110387B2 (ja) マルチフレーム同期検出装置
JPH0316330A (ja) フレーム同期方式
JPH073703Y2 (ja) マルチフレーム同期回路
JPS5937752A (ja) フレ−ム同期方式
KR0120533B1 (ko) 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로
JPH05207003A (ja) フレーム同期信号検出回路
JPS6251849A (ja) Pcm通信用後方動作型フレ−ム同期回路
JPH098795A (ja) フレーム同期方法及び通信装置
JPH0993239A (ja) バーストフレーム同期回路
JPH0437335A (ja) マルチフレーム同期復帰方式
JPS61245732A (ja) フレ−ム同期回路
JPS6340424A (ja) フレ−ム同期回路