JPS61245732A - フレ−ム同期回路 - Google Patents
フレ−ム同期回路Info
- Publication number
- JPS61245732A JPS61245732A JP60087855A JP8785585A JPS61245732A JP S61245732 A JPS61245732 A JP S61245732A JP 60087855 A JP60087855 A JP 60087855A JP 8785585 A JP8785585 A JP 8785585A JP S61245732 A JPS61245732 A JP S61245732A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame synchronization
- circuit
- detection
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はフレーム同期回路に関し、特に、ディジタル
信号を記録媒体上に記録し記録媒体から再生する装置の
復調回路におけるフレーム同期回路に関する。
信号を記録媒体上に記録し記録媒体から再生する装置の
復調回路におけるフレーム同期回路に関する。
［従来の技術〕
第３図は、従来の１１１１回路におけるフレーム同期回
路の一例を示すブロック図であり、本願出願人により既
に特許出願されている。
路の一例を示すブロック図であり、本願出願人により既
に特許出願されている。
第３図において、従来のフレーム同期回路は、入力端子
１に与えられるディジタル信号を受けて、そのディジタ
ル信号に含まれるフレーム同期信号を検出してフレーム
同期検出信号５ＹＮＣを発生するフレーム同期検出回路
２と、 フレーム同期検出回路２からのフレーム同期検出信号５
ＹＮＣを受け、後述の第１のＯＲ回路１２からの信号が
“Ｈ”レベルのときのみ受けた信号をそのまま通過させ
てゲート抜出しフレーム同期検出信号ＧＳＹＮＣを第３
のカウンタ５と第２のＯＲ回路１５の一方入力端子とへ
与えるゲート回路４と、 ゲート回路４からのゲート抜出しフレーム同期検出信号
ＧＳＹＮＣが与えられるごとにそのカウント数がリセッ
トされ、かつ予め定められたカウント数ごとに動作タイ
ミング信号を発生して、該信号をウィンド発生回路７と
誤り検出回路１３とへ与えるＭ３のカウンタ５と、 第３のカウンタ５からの動作タイミング信号に応答して
ウィンド信＠ＷＩＮＤを発生し、それを第１のＯＲ回路
１２の一方入力端子へ与えるウィンド発生回ＨＩ７とが
まず設けられている。
１に与えられるディジタル信号を受けて、そのディジタ
ル信号に含まれるフレーム同期信号を検出してフレーム
同期検出信号５ＹＮＣを発生するフレーム同期検出回路
２と、 フレーム同期検出回路２からのフレーム同期検出信号５
ＹＮＣを受け、後述の第１のＯＲ回路１２からの信号が
“Ｈ”レベルのときのみ受けた信号をそのまま通過させ
てゲート抜出しフレーム同期検出信号ＧＳＹＮＣを第３
のカウンタ５と第２のＯＲ回路１５の一方入力端子とへ
与えるゲート回路４と、 ゲート回路４からのゲート抜出しフレーム同期検出信号
ＧＳＹＮＣが与えられるごとにそのカウント数がリセッ
トされ、かつ予め定められたカウント数ごとに動作タイ
ミング信号を発生して、該信号をウィンド発生回路７と
誤り検出回路１３とへ与えるＭ３のカウンタ５と、 第３のカウンタ５からの動作タイミング信号に応答して
ウィンド信＠ＷＩＮＤを発生し、それを第１のＯＲ回路
１２の一方入力端子へ与えるウィンド発生回ＨＩ７とが
まず設けられている。
次に、入力端子１に与えられるディジタル信号を受け、
第３のカウンタ５からの動作タイミング信号に応答して
誤り検出符号を検出して誤り判定結果ＥＲＲを発生する
誤り検出回路１３と、誤り検出口路１３からの誤り判定
結果ＥＲＲとゲート回路４からのゲート抜出しフレーム
同期検出信号ＧＳＹＮＣとを受けて論理和をとる第２の
ＯＲ回路１５と、 第２のＯＲ回路１５からの信号と誤り検出回路１３から
の誤り判定結果ＥＲＲとを受けて、後述の比較回路１７
からの信号ＷＳに応じて、どちらか一方を選択して出力
するセレクタ１６と、セレクタ１６からの信号を受けて
、ゲート抜出しフレーム同期検出信号ＧＳＹＮＣの欠損
と誤り判定結果ＥＲＲの“誤り”が同時に起こるフレー
ム数を計数する第４のカウンタ８と、 第４のカウンタ８からのカウント情報Ｎｏと予め定めら
れたカウント数の設定値Ｎｏとを比較し、Ｎｏ ＞ＮＯ
の場合には“Ｈ”の信号を、ＮＯ＜ＮＯの場合には“し
”の信号を発生してセレクタ１６と第１のＯＲ回路１２
の他方端子とへ与える比較回路１７とが設けられている
。
第３のカウンタ５からの動作タイミング信号に応答して
誤り検出符号を検出して誤り判定結果ＥＲＲを発生する
誤り検出回路１３と、誤り検出口路１３からの誤り判定
結果ＥＲＲとゲート回路４からのゲート抜出しフレーム
同期検出信号ＧＳＹＮＣとを受けて論理和をとる第２の
ＯＲ回路１５と、 第２のＯＲ回路１５からの信号と誤り検出回路１３から
の誤り判定結果ＥＲＲとを受けて、後述の比較回路１７
からの信号ＷＳに応じて、どちらか一方を選択して出力
するセレクタ１６と、セレクタ１６からの信号を受けて
、ゲート抜出しフレーム同期検出信号ＧＳＹＮＣの欠損
と誤り判定結果ＥＲＲの“誤り”が同時に起こるフレー
ム数を計数する第４のカウンタ８と、 第４のカウンタ８からのカウント情報Ｎｏと予め定めら
れたカウント数の設定値Ｎｏとを比較し、Ｎｏ ＞ＮＯ
の場合には“Ｈ”の信号を、ＮＯ＜ＮＯの場合には“し
”の信号を発生してセレクタ１６と第１のＯＲ回路１２
の他方端子とへ与える比較回路１７とが設けられている
。
ここで、セレクタ１６は比較回路１７からの信号が“Ｈ
”レベルならば誤り検出回路１３からの誤り判定結果Ｅ
ＲＲを選択して出力し、比較回路１７からの信号が“Ｌ
″レベル場合には第２のＯＲ回路１５からの信号を選択
して出力するものである。
”レベルならば誤り検出回路１３からの誤り判定結果Ｅ
ＲＲを選択して出力し、比較回路１７からの信号が“Ｌ
″レベル場合には第２のＯＲ回路１５からの信号を選択
して出力するものである。
第２図は、第３図の復調回路に与えられる好適な信号形
態の一例を示す図である。第２図に見られるように、フ
レーム同期信号Ｓおよび誤り検出符号ＰがデータＤＡＴ
Ａ中の予め定められた位置に挿入されたディジタル信号
の１フレームが構成されている。
態の一例を示す図である。第２図に見られるように、フ
レーム同期信号Ｓおよび誤り検出符号ＰがデータＤＡＴ
Ａ中の予め定められた位置に挿入されたディジタル信号
の１フレームが構成されている。
次に、第３図に示される従来回路の動作について説明を
する。入力信号の構成は第２図に示されるようなフレー
ム同期信＠Ｓのすぐ後ろに誤り検出用の誤り検出符号Ｐ
が含まれた構成になっている。
する。入力信号の構成は第２図に示されるようなフレー
ム同期信＠Ｓのすぐ後ろに誤り検出用の誤り検出符号Ｐ
が含まれた構成になっている。
フレーム同期検出回路２は、入力端子１から与えられた
ディジタル信号からフレーム同期信号を検出し、それに
応じてフレーム同期検出信号５ＹＮＯを発生する。初期
状１ｉｔ（フレーム同期検出信号５ＹＮＣがまだ現われ
ていない状態）において、第３のカウンタ５より第４の
カウンタ８は共にフレーム同期信号Ｓと無関係に自走し
ている。ウィンド発生回路７は第３のカウンタ５からの
タイミング信号によって動作するので、ウィンド発生回
路７からのウィンド信号ＷＩＮＤもフレーム同期信号５
ＹＮＣと無関係な位置で発生される。また、このとき、
第４のカウンタ８のカウント出力は設定値ＮＯより小さ
いので、比較回路１７からの信号ＷＳは“Ｌ”レベルで
ある。第１のＯＲ回路１２は比較回路１７からの“Ｌ”
レベルの信号ＷＳとウィンド発生回路７からのウィンド
信号ＷＩＮＯとを受は論理和をとるので、ゲート回路４
へはウィンド発生回路７からのウィンド信号ＷＩＮＤが
そのまま与えられる。したがって、この状態においては
、ゲート回路４は同期検出信号５ＹＮＣを通過させず、
ゲート抜出しフレーム同期検出信号ＧＳＹＮＣは発生さ
れない。
ディジタル信号からフレーム同期信号を検出し、それに
応じてフレーム同期検出信号５ＹＮＯを発生する。初期
状１ｉｔ（フレーム同期検出信号５ＹＮＣがまだ現われ
ていない状態）において、第３のカウンタ５より第４の
カウンタ８は共にフレーム同期信号Ｓと無関係に自走し
ている。ウィンド発生回路７は第３のカウンタ５からの
タイミング信号によって動作するので、ウィンド発生回
路７からのウィンド信号ＷＩＮＤもフレーム同期信号５
ＹＮＣと無関係な位置で発生される。また、このとき、
第４のカウンタ８のカウント出力は設定値ＮＯより小さ
いので、比較回路１７からの信号ＷＳは“Ｌ”レベルで
ある。第１のＯＲ回路１２は比較回路１７からの“Ｌ”
レベルの信号ＷＳとウィンド発生回路７からのウィンド
信号ＷＩＮＯとを受は論理和をとるので、ゲート回路４
へはウィンド発生回路７からのウィンド信号ＷＩＮＤが
そのまま与えられる。したがって、この状態においては
、ゲート回路４は同期検出信号５ＹＮＣを通過させず、
ゲート抜出しフレーム同期検出信号ＧＳＹＮＣは発生さ
れない。
一方、誤り検出回路１３は第３のカウンタ５からのタイ
ミング信号に応答して動作しているので、当然、誤り検
出回路１３の誤り判定結果ＥＲＲは“誤り”を示す。比
較回路１７からの出力信号ＷＳが“Ｌ”レベルの間、セ
レクタ１６は第２のＯＲ回路１５の出力を選択して出力
する。第２のＯＲ回路１５は誤り検出回路１３の誤り判
定結果ＥＲＲが“正しい”ということとゲート抜出しフ
レーム同期検出信号ＧＳＹＮＣが現われたこととの論理
和を出力して第４カウンタ８へ与えるので、初期状態に
おいては、第４のカウンタ８のカウントはクリアされず
、第４のカウンタ８におけるカウント数はそのまま増加
する。第４のカウンタ８の計数値が設定値ＮＯを越える
と比較回路１７からの出力信号ＷＳは“Ｈ”レベルとな
るので、第１のＯＲ回路１２の出力も“Ｈ”レベルとな
り、またセレクタ１６は誤り検出回路１３からの誤り判
定結果ＥＲＲを選択出力する。この結果、フレーム同期
検出信号５ＹＮＣはそのままゲート回路４を通過してゲ
ート抜出しフレーム同期検出信号ＧＳＹＮＣとなる。
ミング信号に応答して動作しているので、当然、誤り検
出回路１３の誤り判定結果ＥＲＲは“誤り”を示す。比
較回路１７からの出力信号ＷＳが“Ｌ”レベルの間、セ
レクタ１６は第２のＯＲ回路１５の出力を選択して出力
する。第２のＯＲ回路１５は誤り検出回路１３の誤り判
定結果ＥＲＲが“正しい”ということとゲート抜出しフ
レーム同期検出信号ＧＳＹＮＣが現われたこととの論理
和を出力して第４カウンタ８へ与えるので、初期状態に
おいては、第４のカウンタ８のカウントはクリアされず
、第４のカウンタ８におけるカウント数はそのまま増加
する。第４のカウンタ８の計数値が設定値ＮＯを越える
と比較回路１７からの出力信号ＷＳは“Ｈ”レベルとな
るので、第１のＯＲ回路１２の出力も“Ｈ”レベルとな
り、またセレクタ１６は誤り検出回路１３からの誤り判
定結果ＥＲＲを選択出力する。この結果、フレーム同期
検出信号５ＹＮＣはそのままゲート回路４を通過してゲ
ート抜出しフレーム同期検出信号ＧＳＹＮＣとなる。
このとき、ゲート抜出しフレーム同期検出信号ＧＳＹＮ
Ｃが誤って検出されたものである場合、第３のカウンタ
５は正常なタイミングで動作しておらず、誤り検出回路
１３もまた正常なタイミングで動作していないので、誤
り検出回路１３からの誤り判定結果ＥＲＲは“誤り”を
示す。そして、比較回路１７からの出力信号ＷＳは“Ｈ
”レベルであるので、セレクタ１６は誤り検出回路から
の誤り判定結果ＥＲＲのみを選択して出力し、第４のカ
ウンタ８はリセットされずカウント動作を続ける。
Ｃが誤って検出されたものである場合、第３のカウンタ
５は正常なタイミングで動作しておらず、誤り検出回路
１３もまた正常なタイミングで動作していないので、誤
り検出回路１３からの誤り判定結果ＥＲＲは“誤り”を
示す。そして、比較回路１７からの出力信号ＷＳは“Ｈ
”レベルであるので、セレクタ１６は誤り検出回路から
の誤り判定結果ＥＲＲのみを選択して出力し、第４のカ
ウンタ８はリセットされずカウント動作を続ける。
他方、正しいゲート抜出しフレーム同期検出信号ＧＳＹ
ＮＣが検出された場合、第３のカウンタ５は正常なタイ
ミングで動作し、応じて誤り検出回路１３も正常なタイ
ミングで動作するので、誤り検出回路からの誤り判定結
果ＥＲＲは“正しい”という信号を示す。これに応じて
、第４のカウンタ８はリセットされ、このカウント数は
設定値ＮＯより小さくなり、比較回路１７からの出力信
号ＷＳは“Ｌ″レベルなる。そして、セレクタ１６は第
２のＯＲ回路１５の出力を選択し、かつゲート回路４は
ウィンド発生回路７からのウィンド信号ＷＩＮＯに同期
してフレーム同期信号５ＹＮＣを検出する。この結果、
本来の正常なフレーム同期信号以外の誤って検出された
信号を排除する。
ＮＣが検出された場合、第３のカウンタ５は正常なタイ
ミングで動作し、応じて誤り検出回路１３も正常なタイ
ミングで動作するので、誤り検出回路からの誤り判定結
果ＥＲＲは“正しい”という信号を示す。これに応じて
、第４のカウンタ８はリセットされ、このカウント数は
設定値ＮＯより小さくなり、比較回路１７からの出力信
号ＷＳは“Ｌ″レベルなる。そして、セレクタ１６は第
２のＯＲ回路１５の出力を選択し、かつゲート回路４は
ウィンド発生回路７からのウィンド信号ＷＩＮＯに同期
してフレーム同期信号５ＹＮＣを検出する。この結果、
本来の正常なフレーム同期信号以外の誤って検出された
信号を排除する。
すなわち、第４のカウンタ８におけるカウント数が設定
値ＮＯを越えない場合においては、誤り検出回路１３か
らの誤り判定結果ＥＲＲが“誤り”を示すことと、ゲー
ト抜出しフレーム同期検出信号ＧＳＹＮＣの欠損（フレ
ーム同期信号５ＹＮＣが本来環われる場所に現われない
場合）とが同時に連続して起こらない限り、同期し保持
されていると考えられ、連続して起こったならばウィン
ド発生回路７からのウィンド信号ＷＩＮＤを無視しく比
較回路１７からはＨ″の信号ＷＳが出力されている）、
フレーム同期検出信号５ＹＮＣをそのままゲート抜出し
フレーム同期検出信号ＧＳＹＮＣとして、誤り検出回路
１３からの誤り検出結果ＥＲＲのみを監視して同期に引
込むようにされている。
値ＮＯを越えない場合においては、誤り検出回路１３か
らの誤り判定結果ＥＲＲが“誤り”を示すことと、ゲー
ト抜出しフレーム同期検出信号ＧＳＹＮＣの欠損（フレ
ーム同期信号５ＹＮＣが本来環われる場所に現われない
場合）とが同時に連続して起こらない限り、同期し保持
されていると考えられ、連続して起こったならばウィン
ド発生回路７からのウィンド信号ＷＩＮＤを無視しく比
較回路１７からはＨ″の信号ＷＳが出力されている）、
フレーム同期検出信号５ＹＮＣをそのままゲート抜出し
フレーム同期検出信号ＧＳＹＮＣとして、誤り検出回路
１３からの誤り検出結果ＥＲＲのみを監視して同期に引
込むようにされている。
［発明が解決しようとする問題点］
従来のフレーム同期回路は、以上のように構成されてい
るので、たとえＳ／Ｎの劣化が著しい場合などにおいて
も、誤ったフレーム同期検出信号５ＹＮＣによる訳動作
を極力少なくできるのであるが、同期が外れた状態では
、そこからゲート抜出しフレーム同期信号ＧＳＹＮＣが
欠損し、また誤り判定結果ＥＲＲも“誤り”を示す。し
たがって１第４のカウンタ８はフレームごとにカウント
されていき、カウント数ＮＯが設定値Ｎｏを越えなけれ
ば同期に引込む動作はされず、越えて初めて同期に引込
むように動作し、同期が確立するまでに最小限設定値の
Ｎｏフレーム分の信号が読取れないという欠点があった
。したがって、成る短い期間Ｎｌ（設定値Ｎｏ以下）信
号が欠落して、同期が外れた場合、同期が確立するまで
の間（ＮＯ−Ｎｌ）の信号が読取れないなどの問題点が
あった。
るので、たとえＳ／Ｎの劣化が著しい場合などにおいて
も、誤ったフレーム同期検出信号５ＹＮＣによる訳動作
を極力少なくできるのであるが、同期が外れた状態では
、そこからゲート抜出しフレーム同期信号ＧＳＹＮＣが
欠損し、また誤り判定結果ＥＲＲも“誤り”を示す。し
たがって１第４のカウンタ８はフレームごとにカウント
されていき、カウント数ＮＯが設定値Ｎｏを越えなけれ
ば同期に引込む動作はされず、越えて初めて同期に引込
むように動作し、同期が確立するまでに最小限設定値の
Ｎｏフレーム分の信号が読取れないという欠点があった
。したがって、成る短い期間Ｎｌ（設定値Ｎｏ以下）信
号が欠落して、同期が外れた場合、同期が確立するまで
の間（ＮＯ−Ｎｌ）の信号が読取れないなどの問題点が
あった。
この発明は、上記のような問題点を解消するためになさ
れたもので、どのような状態においても入力信号が正常
な状態に復帰すれば、即座に同期を確立することができ
るフレーム同期回路を得ることを目的とする。
れたもので、どのような状態においても入力信号が正常
な状態に復帰すれば、即座に同期を確立することができ
るフレーム同期回路を得ることを目的とする。
［問題点を解決するための手段］
この発明にかかるフレーム同期回路は、検出されたフレ
ーム同期検出信号によりカウントをスタートするカウン
タ手段と、このカウンタ手段がらの動作タイミング信号
に応答して次にくるべきフレーム同期検出信号と同じタ
イミングの信号を発生するデコーダ手段とを備え、この
２つの手段の両信号の位置検出により発生される一致信
号を同期の確立に用いるようにしたものである。
ーム同期検出信号によりカウントをスタートするカウン
タ手段と、このカウンタ手段がらの動作タイミング信号
に応答して次にくるべきフレーム同期検出信号と同じタ
イミングの信号を発生するデコーダ手段とを備え、この
２つの手段の両信号の位置検出により発生される一致信
号を同期の確立に用いるようにしたものである。
［作用］
この発明における一致信号は、誤ったタイミングで発生
する確立が非常に低いため、回路の動作タイミングの基
準となるカウンタをリセットでき、回路を正常な動作に
保つことができる。
する確立が非常に低いため、回路の動作タイミングの基
準となるカウンタをリセットでき、回路を正常な動作に
保つことができる。
［発明の実施例］
以下には、この発明の一実施例を図について説明する。
第１図は、この発明の一実施例であるフレーム同期回路
の構成を示すブロック図である。この第１図の回路に与
えられるディジタル信号の構成は、従来例と同様、第２
図に示されるディジタル信号が用いられる。
の構成を示すブロック図である。この第１図の回路に与
えられるディジタル信号の構成は、従来例と同様、第２
図に示されるディジタル信号が用いられる。
第１図において、３はフレーム同期検出信号５ＹＮＣに
よりカウント動作を開始し、後述のデコード信号ＤＳＹ
ＮＣが発生した後カウントを停止する第２のカウンタ、
６は第２のカウンタ３の動作タイミングに従いフレーム
同期検出信号５ＹＮＣと同じタイミングのデコード信＠
ＤＳＹＮＣｅ発生するデコーダ回路、９はフレーム同期
検出信号５ＹＮＣとデコード信号ＤＳＹＮＣの論理積を
とり、一致信号ＡＳＹＮＧを発生するＡＮＤ回路、１０
はゲート抜出しフレーム同期検出信号ＧＳＹＮＣと一致
信号ＡＳＹＮＣとの論理和をとる第４のＯＲ回路、１１
は誤り判定結果ＥＲＲの“正しい”ことと一致信号ＡＳ
ＹＮＣとの論理和をとる第３のＯＲ回路、１４は第３の
ＯＲ回路１１の出力（誤り判定結果ＥＲＲが“正しい”
かまたは一致信号ＡＳＹＮＣの発生による出力）とゲー
ト抜出しフレーム同期検出信号ＧＳＹＮＣの論理和とを
とる第５のＯＲ回路、１６は第３のＯＲ回路１１の出力
と第５のＯＲ回路１４の出力とを入力に持つセレクタで
、比較回路出力ＷＳが“し”のときは第５のＯＲ回路、
該出力ＷＳが“Ｈ″のときは第３のＯＲ回路出力を選択
するものである。
よりカウント動作を開始し、後述のデコード信号ＤＳＹ
ＮＣが発生した後カウントを停止する第２のカウンタ、
６は第２のカウンタ３の動作タイミングに従いフレーム
同期検出信号５ＹＮＣと同じタイミングのデコード信＠
ＤＳＹＮＣｅ発生するデコーダ回路、９はフレーム同期
検出信号５ＹＮＣとデコード信号ＤＳＹＮＣの論理積を
とり、一致信号ＡＳＹＮＧを発生するＡＮＤ回路、１０
はゲート抜出しフレーム同期検出信号ＧＳＹＮＣと一致
信号ＡＳＹＮＣとの論理和をとる第４のＯＲ回路、１１
は誤り判定結果ＥＲＲの“正しい”ことと一致信号ＡＳ
ＹＮＣとの論理和をとる第３のＯＲ回路、１４は第３の
ＯＲ回路１１の出力（誤り判定結果ＥＲＲが“正しい”
かまたは一致信号ＡＳＹＮＣの発生による出力）とゲー
ト抜出しフレーム同期検出信号ＧＳＹＮＣの論理和とを
とる第５のＯＲ回路、１６は第３のＯＲ回路１１の出力
と第５のＯＲ回路１４の出力とを入力に持つセレクタで
、比較回路出力ＷＳが“し”のときは第５のＯＲ回路、
該出力ＷＳが“Ｈ″のときは第３のＯＲ回路出力を選択
するものである。
なお、その他の構成は、第３図と同様であり、同一部分
には同一番号を付して、その説明は省略する。
には同一番号を付して、その説明は省略する。
次に、第１図に示される同期回路の動作について説明を
する。
する。
入力信号の構成は、前述したように第２図に示されるご
とくなっており、フレーム同期信号Ｓのすぐ襖ろに誤り
検出用の誤り検出符号Ｐが含まれた構成である。
とくなっており、フレーム同期信号Ｓのすぐ襖ろに誤り
検出用の誤り検出符号Ｐが含まれた構成である。
フレーム同期検出回路２は、入力端子１を介して与えら
れたディジタル信号からフレーム同期信号を検出し、そ
れに応じてフレーム同期検出信号５ＹＮＣを発生する。
れたディジタル信号からフレーム同期信号を検出し、そ
れに応じてフレーム同期検出信号５ＹＮＣを発生する。
このフレーム同期検出信号５ＹＮＣ（第１回目）により
、第２のカウンタ３はカウントを開始し、このカウンタ
３の動作タイミングに従いデコーダ回路６は、次に来る
はずのフレーム同期検出信号５ＹＮＣと同じタイミング
のデコード信＠ＤＳＹＮＣを発生する。もしここで、フ
レーム同期検出信号５ＹＮＣ（２回目）とデコード信号
ＤＳＹＮＣとが一致して、一致信号ＡＳＹＮＣが発生し
たならば、第１回目および第２回目のフレーム同期検出
信号５ＹＮＣは正しいフレーム同期検出信号と見なして
動作することになる。
、第２のカウンタ３はカウントを開始し、このカウンタ
３の動作タイミングに従いデコーダ回路６は、次に来る
はずのフレーム同期検出信号５ＹＮＣと同じタイミング
のデコード信＠ＤＳＹＮＣを発生する。もしここで、フ
レーム同期検出信号５ＹＮＣ（２回目）とデコード信号
ＤＳＹＮＣとが一致して、一致信号ＡＳＹＮＣが発生し
たならば、第１回目および第２回目のフレーム同期検出
信号５ＹＮＣは正しいフレーム同期検出信号と見なして
動作することになる。
まず初期状態では、従来例のとおり、第４のカウンタ８
の出力ＮＯは設定値Ｎｏより小さく、比較回路１７の出
力ＷＳは“Ｌ″である。したがって、セレクタ１６は第
５のＯＲ回路１４の出力を選択し、第４のカウンタ８へ
入力する。また、ウィンド信＠ＷＩＮＯはフレーム同期
検出信号５ＹＮＣと無関係なタイミングで現われるので
、フレーム同期検出信号５ＹＮＣはゲート回路４を通る
ことができない場合が多い。もし、この状態で、一致信
号ＡＳＹＮＣが発生したら、一致信号ＡｓＹＮＣは第４
のＯＲ回路１０の出力に現われ、第３のカウンタ５を正
しいタイミングで動作させる。
の出力ＮＯは設定値Ｎｏより小さく、比較回路１７の出
力ＷＳは“Ｌ″である。したがって、セレクタ１６は第
５のＯＲ回路１４の出力を選択し、第４のカウンタ８へ
入力する。また、ウィンド信＠ＷＩＮＯはフレーム同期
検出信号５ＹＮＣと無関係なタイミングで現われるので
、フレーム同期検出信号５ＹＮＣはゲート回路４を通る
ことができない場合が多い。もし、この状態で、一致信
号ＡＳＹＮＣが発生したら、一致信号ＡｓＹＮＣは第４
のＯＲ回路１０の出力に現われ、第３のカウンタ５を正
しいタイミングで動作させる。
これにより、ウィンド信号ＷＩＮＯも正しいタイミング
で発生し、同期に引込んだ状態となる。
で発生し、同期に引込んだ状態となる。
次に、同期が外れて第４のカウンタ８がカウントアツプ
をしている間、すなわちＮｃ ＜Ｎｏの闇においで、一
致信＠ＡＳＹＮＣが発生した場合は、一致信号ＡＳＹＮ
Ｃが第３（Ｆ）ＯＲ回路１１と第５のＯＲ回路１４とを
通りセレクタ１６に入力される。そして、このセレクタ
１６の出力が第４のカウンタ８をリセットする。また、
一致信号ＡＳＹＮＯは第４のＯＲ回路１０の出力に現わ
れ、第３のカウンタ５を正しいタイミングで動作させる
。
をしている間、すなわちＮｃ ＜Ｎｏの闇においで、一
致信＠ＡＳＹＮＣが発生した場合は、一致信号ＡＳＹＮ
Ｃが第３（Ｆ）ＯＲ回路１１と第５のＯＲ回路１４とを
通りセレクタ１６に入力される。そして、このセレクタ
１６の出力が第４のカウンタ８をリセットする。また、
一致信号ＡＳＹＮＯは第４のＯＲ回路１０の出力に現わ
れ、第３のカウンタ５を正しいタイミングで動作させる
。
したがって、ウィンド信号ＷＩＮＤも正しいタイミング
で発生するので、再び同期に引込んだ状態となる。
で発生するので、再び同期に引込んだ状態となる。
次に、同期に引込んだ状態では、誤り判定結果ＥＲＲの
“誤り”と一致信号ＡＳＹＮＣの欠損とゲート抜出しフ
レーム同期信Ｊ！ＧＳＹＮＣの欠損との３つが同時に連
続して起こって、第４のカウンタ８の出力ＮＯが設定値
Ｎｏを越えるまで同じ状態を保つ。そして、第４のカウ
ンタ８の出力Ｎｏが設定値Ｎｏを越えたなら、比較回路
１７の出力ＷＳは“Ｈ”となり、フレーム同期検出信号
５ＹＮＣはすべてゲート抜出しフレーム同期検出信号Ｇ
ＳＹＮＣとなる。この状態では、もちろん従来例と同じ
ように、ゲート抜出しフレーム同期検出信号ＧＳＹＮＣ
で第３のカウンタ５を正しいタイミングの動作に制御し
、誤り判定結果ＥＲＲ１７）“正しい”という信号で第
４のカウンタ８をリセットし、再び同期に引込むことも
できるが、一致信号ＡＳＹＮＣのみが発生しても、第３
のカウンタ５を正しいタイミングで動作させ、第４のカ
ウンタ８をリセットし同期に引込むことができる。
“誤り”と一致信号ＡＳＹＮＣの欠損とゲート抜出しフ
レーム同期信Ｊ！ＧＳＹＮＣの欠損との３つが同時に連
続して起こって、第４のカウンタ８の出力ＮＯが設定値
Ｎｏを越えるまで同じ状態を保つ。そして、第４のカウ
ンタ８の出力Ｎｏが設定値Ｎｏを越えたなら、比較回路
１７の出力ＷＳは“Ｈ”となり、フレーム同期検出信号
５ＹＮＣはすべてゲート抜出しフレーム同期検出信号Ｇ
ＳＹＮＣとなる。この状態では、もちろん従来例と同じ
ように、ゲート抜出しフレーム同期検出信号ＧＳＹＮＣ
で第３のカウンタ５を正しいタイミングの動作に制御し
、誤り判定結果ＥＲＲ１７）“正しい”という信号で第
４のカウンタ８をリセットし、再び同期に引込むことも
できるが、一致信号ＡＳＹＮＣのみが発生しても、第３
のカウンタ５を正しいタイミングで動作させ、第４のカ
ウンタ８をリセットし同期に引込むことができる。
よって、従来例の回路に比べて、短時間で同期の引込み
が完了する。
が完了する。
なお、上記実施例においては、復調回路におけるフレー
ム同期回路について説明したが、この発明は、復調回路
以外においても、信号検出と一致信号検出とを上記実施
例と同様に行なうことにより、信号検出の高速化が可能
となる。
ム同期回路について説明したが、この発明は、復調回路
以外においても、信号検出と一致信号検出とを上記実施
例と同様に行なうことにより、信号検出の高速化が可能
となる。
また、デコーダ回路６は１ピット幅のＤＳＹＮＣを出力
した例について説明したが、ＤＳＹＮＣは数ビツト幅の
パルスであるデコーダ回路を用いても同様な効果が得ら
れる。
した例について説明したが、ＤＳＹＮＣは数ビツト幅の
パルスであるデコーダ回路を用いても同様な効果が得ら
れる。
［発明の効果］
以上のように、この発明によれば、フレーム同期検出信
号の一致信号を発生させ、この一致信号により回路の動
作を正常な状態とするように構成したので、入力信号の
欠落が多くても、入力信号が復帰さえすれば即座に同期
に引込むことが可能となる。
号の一致信号を発生させ、この一致信号により回路の動
作を正常な状態とするように構成したので、入力信号の
欠落が多くても、入力信号が復帰さえすれば即座に同期
に引込むことが可能となる。
そして、その結果、入力信号の欠落部以外の信号が損わ
れることを極力少なくできるという効果を有する。
れることを極力少なくできるという効果を有する。
第１図は、この発明の一実施例における復調回路のフレ
ーム同期回路構成を示すブロック図である。第２図は、
復調されるディジタル信号の構成を示す図である。第３
図は、従来の復調回路のフレーム同期回路構成ブロック
図である。 図において、２はフレーム同期検出回路、３゜５．８は
カウンタ、４はゲート回路、６はデコーダ回路、７はウ
ィンド発生回路、９はＡＮＤ回路、１０．１１．１２．
１５はＯＲ回路、１３は誤り検出回路、１６はセレクタ
、１７は比較回路を示す。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 鳥１図 ＩＮＤ 第２ 図 Ｓ ： フし一ム ハロ冥計言→ト Ｐ：１呉ソ検出符号 ＤＡＴＡ： デ゛−タ 第３図 鍛２値Ｎ。 手続補正書（自発） １．事件の表示 特願昭６０−８７８５６号２、発
明の名称 ７レ一ム同期回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社住 所 東
京都千代田区丸の内二丁目２番３号５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第５頁第４行ないし第７行の「セレクタ
１６からの・・・第４のカウンタ８と、」を 「セレクタ１６からの信号により計数を開始する第４の
カウンタ８と、」 に補正する。 （２） 明細書第６頁第１４行ないし第１７行の「初期
状態（フレーム同期・・・無関係に自走している。」を 「初期状態（各カウンタが計数開始直後）において、第
３のカウンタ５および第４のカウンタ８は共にフレーム
同期信号Ｓと無関係に自走している。 」 に補正する。 （３） 明細書第７頁第１行の「信号５ＹＮＣＪを「検
出信号５ＹＮＣＪに補正する。 （４） 明細書第１０頁第１１行〜第１２行の「誤り検
出結果ＥＲＲＪを［誤り判定結果ＥＲＲＪに補正する。 （５） 明細書第１０頁第２０行および同第１６頁第１
３行の［フレーム同期信号ＧＳＹＮＣＪを「フレーム同
期検出信号ＧＳＹＮＣＪに補正する。 以上
ーム同期回路構成を示すブロック図である。第２図は、
復調されるディジタル信号の構成を示す図である。第３
図は、従来の復調回路のフレーム同期回路構成ブロック
図である。 図において、２はフレーム同期検出回路、３゜５．８は
カウンタ、４はゲート回路、６はデコーダ回路、７はウ
ィンド発生回路、９はＡＮＤ回路、１０．１１．１２．
１５はＯＲ回路、１３は誤り検出回路、１６はセレクタ
、１７は比較回路を示す。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 鳥１図 ＩＮＤ 第２ 図 Ｓ ： フし一ム ハロ冥計言→ト Ｐ：１呉ソ検出符号 ＤＡＴＡ： デ゛−タ 第３図 鍛２値Ｎ。 手続補正書（自発） １．事件の表示 特願昭６０−８７８５６号２、発
明の名称 ７レ一ム同期回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社住 所 東
京都千代田区丸の内二丁目２番３号５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第５頁第４行ないし第７行の「セレクタ
１６からの・・・第４のカウンタ８と、」を 「セレクタ１６からの信号により計数を開始する第４の
カウンタ８と、」 に補正する。 （２） 明細書第６頁第１４行ないし第１７行の「初期
状態（フレーム同期・・・無関係に自走している。」を 「初期状態（各カウンタが計数開始直後）において、第
３のカウンタ５および第４のカウンタ８は共にフレーム
同期信号Ｓと無関係に自走している。 」 に補正する。 （３） 明細書第７頁第１行の「信号５ＹＮＣＪを「検
出信号５ＹＮＣＪに補正する。 （４） 明細書第１０頁第１１行〜第１２行の「誤り検
出結果ＥＲＲＪを［誤り判定結果ＥＲＲＪに補正する。 （５） 明細書第１０頁第２０行および同第１６頁第１
３行の［フレーム同期信号ＧＳＹＮＣＪを「フレーム同
期検出信号ＧＳＹＮＣＪに補正する。 以上
Claims (3)
- （１）予め定められた位置にフレーム同期信号および誤
り検出符号が挿入されたディジタル信号のフレーム同期
をとるための回路であって、前記ディジタル信号を受け
て、前記ディジタル信号に含まれる前記フレーム同期信
号を検出してフレーム同期検出信号を発生するフレーム
同期検出手段と、 前記ディジタル信号を受け、かつ前記フレーム同期検出
手段からの前記フレーム同期検出信号に応答して、前記
ディジタル信号に含まれる前記誤り検出符号を検出し、
前記誤り検出符号の正誤を判定する誤り判定手段と、 前記フレーム同期検出手段からの前記フレーム周期検出
信号に応じて、カウントを開始するカウンタと、 前記カウンタの出力をデコードし、次に来るフレーム同
期検出信号と同じタイミングの信号を発生するデコーダ
手段と、 前記デコーダ手段の出力と前記フレーム同期検出信号の
一致とを検出し、該検出した一致信号を前記同期検出手
段に検出動作制御信号として与える一致信号発生手段と
、 前記誤り判定手段からの判定結果信号に応じて、前記同
期検出手段の検出動作を制御する制御手段とを備える、
フレーム同期回路。 - （２）前記制御手段は、前記誤り判定手段からの誤り検
出信号に応答して、前記フレーム同期検出手段を間欠的
に動作させる、特許請求の範囲第１項記載のフレーム同
期回路。 - （３）前記フレーム同期検出手段からのフレーム同期検
出信号と前記誤り判定手段からの誤り不検出信号と前記
一致信号発生手段からの一致信号とが同時に連続して欠
損した場合において、前記制御手段は連続的に動作する
、特許請求の範囲第１項記載のフレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60087855A JPH0666776B2 (ja) | 1985-04-24 | 1985-04-24 | フレ−ム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60087855A JPH0666776B2 (ja) | 1985-04-24 | 1985-04-24 | フレ−ム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61245732A true JPS61245732A (ja) | 1986-11-01 |
| JPH0666776B2 JPH0666776B2 (ja) | 1994-08-24 |
Family
ID=13926497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60087855A Expired - Fee Related JPH0666776B2 (ja) | 1985-04-24 | 1985-04-24 | フレ−ム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666776B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129935A (ja) * | 1989-10-14 | 1991-06-03 | Mitsubishi Electric Corp | フレーム同期回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146156A (ja) * | 1982-02-25 | 1983-08-31 | Mitsubishi Electric Corp | デ−タ伝送方式 |
-
1985
- 1985-04-24 JP JP60087855A patent/JPH0666776B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146156A (ja) * | 1982-02-25 | 1983-08-31 | Mitsubishi Electric Corp | デ−タ伝送方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129935A (ja) * | 1989-10-14 | 1991-06-03 | Mitsubishi Electric Corp | フレーム同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666776B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2578334B2 (ja) | デイジタル伝送方式 | |
| US5677935A (en) | Sync detecting method and sync detecting circuit | |
| US4419699A (en) | Digital on video recording and playback system | |
| JPS61245732A (ja) | フレ−ム同期回路 | |
| GB1525611A (en) | Data processing system in a receiving terminal of a pcm-tdma communications system | |
| JPH06132923A (ja) | デジタルデータ受信回路 | |
| JP2646530B2 (ja) | デコード装置 | |
| JPH0152937B2 (ja) | ||
| JPH04117672A (ja) | ディジタル情報信号のための同期方法および同期回路 | |
| JP2736448B2 (ja) | フレーム同期回路 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| JPH0221183B2 (ja) | ||
| JPS60240238A (ja) | 調歩同期信号のスリツプ回復方式 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP2596357B2 (ja) | バーストデータ伝送方法及び装置 | |
| JPH0677909A (ja) | 符号化信号復号化装置 | |
| JPH0528539B2 (ja) | ||
| JPH06291757A (ja) | 同期保護回路 | |
| JP2658927B2 (ja) | 多重伝送方法およびその装置 | |
| JPS6390070A (ja) | 同期信号検出方式 | |
| JPH03198432A (ja) | 符号・復号器 | |
| JPS62217747A (ja) | 同期検出装置 | |
| JPS62147832A (ja) | フレ−ム同期方法 | |
| JPH0417514B2 (ja) | ||
| JPS62151030A (ja) | フレ−ム同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |