JP2646530B2 - デコード装置 - Google Patents
デコード装置Info
- Publication number
- JP2646530B2 JP2646530B2 JP61144072A JP14407286A JP2646530B2 JP 2646530 B2 JP2646530 B2 JP 2646530B2 JP 61144072 A JP61144072 A JP 61144072A JP 14407286 A JP14407286 A JP 14407286A JP 2646530 B2 JP2646530 B2 JP 2646530B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- decoding
- data
- pattern
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えばM2（Miller square;ミラースクエ
ア）コード等のようにもとのデータの１ビットが２ビッ
トに変換された符号（以下1B−2B符号と称す）のデコー
ド装置に関する。
ア）コード等のようにもとのデータの１ビットが２ビッ
トに変換された符号（以下1B−2B符号と称す）のデコー
ド装置に関する。
この発明は1B−2B符号に変換されたデータの復号時、
復号されたパターンが1B−2B符号の禁止パターンである
ことを検出したときはデコーダのクロックを180゜位相
が異なるものにするようにしたもので、1B−2B符号を常
に正しくデコードできるものである。
復号されたパターンが1B−2B符号の禁止パターンである
ことを検出したときはデコーダのクロックを180゜位相
が異なるものにするようにしたもので、1B−2B符号を常
に正しくデコードできるものである。
デジタルデータを磁気テープに記録し、再生する装
置、例えばデジタルVTRでは、デジタル化された信号を
そのまま磁気テープに記録することはその記録再生特性
（特に直流分伝送特性）に適さない。このため、デジタ
ル信号をVTRの記録再生特性に適した形に変換するチャ
ンネルコードが種々提案されている。
置、例えばデジタルVTRでは、デジタル化された信号を
そのまま磁気テープに記録することはその記録再生特性
（特に直流分伝送特性）に適さない。このため、デジタ
ル信号をVTRの記録再生特性に適した形に変換するチャ
ンネルコードが種々提案されている。
このチャンネルコードの１つとしてM2コード等の1B−
2B符号が知られている（例えば特開昭52−114206号参
照）。この1B−2B符号はもとのデジタル信号の２倍のク
ロックレートでデータを変換し、もとのデジタル信号の
変化点及びそれより半ビット分ずれた中間点でも“0"
“1"の変化を許すチャンネルコードである。
2B符号が知られている（例えば特開昭52−114206号参
照）。この1B−2B符号はもとのデジタル信号の２倍のク
ロックレートでデータを変換し、もとのデジタル信号の
変化点及びそれより半ビット分ずれた中間点でも“0"
“1"の変化を許すチャンネルコードである。
第５図にM2コードの符号化例を示す。すなわち、同図
Ａは元のデータクロック、同図Ｂは符号化すべきソース
データ、同図Ｃは符号化のためのクロック、同図Ｄは符
号化の結果得られたM2コードである。
Ａは元のデータクロック、同図Ｂは符号化すべきソース
データ、同図Ｃは符号化のためのクロック、同図Ｄは符
号化の結果得られたM2コードである。
このM2コードの生成規則は同図に示す通りで、原デー
タが「１」のときは原データのビットセルの中間で状態
を反転させ、原データが「０」のビットセルでは反転せ
ずに、「０」が続くときビットとビットの間で状態を反
転させるとともに、原データの「０」と「０」で挟まれ
る「１」のデータ数が偶数のときは、その挟まれる
「１」のデータの最後のものはビット中間で反転させな
いというものである。
タが「１」のときは原データのビットセルの中間で状態
を反転させ、原データが「０」のビットセルでは反転せ
ずに、「０」が続くときビットとビットの間で状態を反
転させるとともに、原データの「０」と「０」で挟まれ
る「１」のデータ数が偶数のときは、その挟まれる
「１」のデータの最後のものはビット中間で反転させな
いというものである。
このようなチャンネルコードではその符号則に従って
正しく復号すれば、例えば第５図ＤのM2コードは、元通
り同図Ｂのソースデータに正しく復号することができ
る。
正しく復号すれば、例えば第５図ＤのM2コードは、元通
り同図Ｂのソースデータに正しく復号することができ
る。
ところが、符号化クロックは第５図Ａ及びＢから明ら
かなようにデータクロックの２倍の周波数であるから復
号クロックは第５図Ａの正しい位相のものと、同図Ｅに
示す180゜位相がずれたもののどちらにもなり得、も
し、同図Ｅの180゜位相がずれたクロックになると、同
図ＤのM2コードを復号した結果は同図Ｆに示すように、
同図Ｂに示すソースデータとは全く異なったものとなっ
てしまう。
かなようにデータクロックの２倍の周波数であるから復
号クロックは第５図Ａの正しい位相のものと、同図Ｅに
示す180゜位相がずれたもののどちらにもなり得、も
し、同図Ｅの180゜位相がずれたクロックになると、同
図ＤのM2コードを復号した結果は同図Ｆに示すように、
同図Ｂに示すソースデータとは全く異なったものとなっ
てしまう。
このような現象は、データの開始時には1/2の確率で
発生し、あるいはデータの途中でもいわゆるビットスリ
ップによって発生する。そして、この復号誤りは、連続
パターンが続く限り検出されることはない。
発生し、あるいはデータの途中でもいわゆるビットスリ
ップによって発生する。そして、この復号誤りは、連続
パターンが続く限り検出されることはない。
従来、上記のような復号誤りを防ぐため、ブロック単
位のデータの始まりあるいは途中に、固定の同期パター
ンを挿入しておき、デコード時に、この同期パターンを
検出してデータの区切りを見付け出し、これによりチャ
ンネルコードの復号のための区切りを見つけ出すように
することが行なわれている。
位のデータの始まりあるいは途中に、固定の同期パター
ンを挿入しておき、デコード時に、この同期パターンを
検出してデータの区切りを見付け出し、これによりチャ
ンネルコードの復号のための区切りを見つけ出すように
することが行なわれている。
また、１ビット分ずれた状態でデータのデコードを行
なう２つのデコーダを用意し、同期パターンが正しく得
られる方のデコーダよりのデコード出力を出力として得
るようにする技術も従来知られている（特開昭50−2361
3号公報参照）。
なう２つのデコーダを用意し、同期パターンが正しく得
られる方のデコーダよりのデコード出力を出力として得
るようにする技術も従来知られている（特開昭50−2361
3号公報参照）。
ところで、本来、同期パターン検出はシリアルデータ
をパラレルデータに変換するための区切りや各データの
あるべき位置、誤り訂正符号のフレームの区切りを検出
するためのものである。その上、同期パターン検出にチ
ャンネルコードの復号のための区切りまでも検出する機
能を負担させることは、同期パターン検出の負担が膨大
なものとなる。
をパラレルデータに変換するための区切りや各データの
あるべき位置、誤り訂正符号のフレームの区切りを検出
するためのものである。その上、同期パターン検出にチ
ャンネルコードの復号のための区切りまでも検出する機
能を負担させることは、同期パターン検出の負担が膨大
なものとなる。
また、M2コード等では前後のビットによってコーディ
ング結果が異なるため同期パターンもそのままコーディ
ングしてしまうと固定パターンとならないため、同期パ
ターンだけはチャンネルコードに変換しない等の処理が
必要になるとともに、もとの16ビットの固定パターンを
M2コードの形で検出しようとすると２倍のクロックを用
いる32ビットの同期パターン検出回路が必要になり、回
路規模の増大につながる。
ング結果が異なるため同期パターンもそのままコーディ
ングしてしまうと固定パターンとならないため、同期パ
ターンだけはチャンネルコードに変換しない等の処理が
必要になるとともに、もとの16ビットの固定パターンを
M2コードの形で検出しようとすると２倍のクロックを用
いる32ビットの同期パターン検出回路が必要になり、回
路規模の増大につながる。
また、デコーダを２個設ける技術は、欠損なくデータ
が得られる可能性はあるが、デコーダの規模が２倍にな
ってしまい、無駄が多いという欠点がある。
が得られる可能性はあるが、デコーダの規模が２倍にな
ってしまい、無駄が多いという欠点がある。
この発明はこのような欠点を回避して正しい復号を行
なうことができる装置を提案することを目的とする。
なうことができる装置を提案することを目的とする。
この発明に係るデコード装置は、ソースデータクロッ
クに基づきNRZ方式で作成された同期検査用データと情
報データとがシリーズに配列されてなるソースデータに
対して、上記ソースデータクロックの２倍の周波数を有
する再生クロックに基づいて上記各種データを符号化し
た符号化データの再生データが順次入力されるデコード
装置において、上記再生クロックの入力に基づいて、該
再生クロックの1/2の周波数で位相が互いに180゜異なる
２種の復号クロックを作成する復号クロック生成手段
と、上記復号クロック生成手段から出力される２種の復
号クロックのうち、いずれか１種の復号クロックを選択
して出力するクロック選択手段と、上記再生クロックと
上記クロック選択手段から出力される上記１種の復号ク
ロックに基づいて上記符号化データを上記ソースデータ
に復号化処理する復号化手段と、復号化手段での少なく
とも同期検査用データの符号化データに対する復号化期
間において、符号化規則に反する禁止パターンの検出に
基づいて上記クロック選択手段に復号クロックの切換え
を指示する切換え信号を出力する切換え信号出力手段と
を設けて構成する。
クに基づきNRZ方式で作成された同期検査用データと情
報データとがシリーズに配列されてなるソースデータに
対して、上記ソースデータクロックの２倍の周波数を有
する再生クロックに基づいて上記各種データを符号化し
た符号化データの再生データが順次入力されるデコード
装置において、上記再生クロックの入力に基づいて、該
再生クロックの1/2の周波数で位相が互いに180゜異なる
２種の復号クロックを作成する復号クロック生成手段
と、上記復号クロック生成手段から出力される２種の復
号クロックのうち、いずれか１種の復号クロックを選択
して出力するクロック選択手段と、上記再生クロックと
上記クロック選択手段から出力される上記１種の復号ク
ロックに基づいて上記符号化データを上記ソースデータ
に復号化処理する復号化手段と、復号化手段での少なく
とも同期検査用データの符号化データに対する復号化期
間において、符号化規則に反する禁止パターンの検出に
基づいて上記クロック選択手段に復号クロックの切換え
を指示する切換え信号を出力する切換え信号出力手段と
を設けて構成する。
本発明に係るデコード装置においては、符号化データ
を復号化手段にてクロック選択手段から出力されるクロ
ックに基づいて復号化処理するわけだが、符号化データ
が当該クロックに同期したものであれば、その復号化デ
ータは元のソースデータとなる。
を復号化手段にてクロック選択手段から出力されるクロ
ックに基づいて復号化処理するわけだが、符号化データ
が当該クロックに同期したものであれば、その復号化デ
ータは元のソースデータとなる。
しかし、符号化データが上記クロックに同期していな
い場合（位相がずれている場合）は、正しく復号化され
ないため、符号化データに同期したクロックを復号化手
段に供給する必要がある。この場合に、位相がずれたク
ロックで符号化データを復号化する際には、必ず符号化
規則に反するパターン、即ち禁止パターンが現出するこ
とになる。
い場合（位相がずれている場合）は、正しく復号化され
ないため、符号化データに同期したクロックを復号化手
段に供給する必要がある。この場合に、位相がずれたク
ロックで符号化データを復号化する際には、必ず符号化
規則に反するパターン、即ち禁止パターンが現出するこ
とになる。
そして、本発明においては、禁止パターンの検出に基
づいて切換え信号出力手段からクロック選択手段に切換
え信号が出力され、これにより、クロック選択手段にお
いて別の復号クロック（一方の復号クロックと位相が18
0゜異なるクロック）に切り換わり、この切り換わった
別の復号クロックに基づいて符号化データの復号化処理
が行なわれることになる。
づいて切換え信号出力手段からクロック選択手段に切換
え信号が出力され、これにより、クロック選択手段にお
いて別の復号クロック（一方の復号クロックと位相が18
0゜異なるクロック）に切り換わり、この切り換わった
別の復号クロックに基づいて符号化データの復号化処理
が行なわれることになる。
つまり、本発明に係るデコード装置においては、クロ
ック選択手段にて選択した復号クロックが符号化データ
に同期しているか否かを禁止パターンの有無によって判
断し、禁止パターンが存在していれば、別の復号クロッ
クに切り換えるという動作を行なう。
ック選択手段にて選択した復号クロックが符号化データ
に同期しているか否かを禁止パターンの有無によって判
断し、禁止パターンが存在していれば、別の復号クロッ
クに切り換えるという動作を行なう。
特に、本発明では、このクロック選択手段でのクロッ
ク切換えを少なくとも同期検査用データの入力期間に行
なうようにしている。
ク切換えを少なくとも同期検査用データの入力期間に行
なうようにしている。
この発明の一実施例を回転ヘッド式の磁気記録再生装
置により磁気テープに斜めのトラックとしてデジタルデ
ータを記録再生する場合、例えばデジタルVTRの場合を
例にとって説明する。
置により磁気テープに斜めのトラックとしてデジタルデ
ータを記録再生する場合、例えばデジタルVTRの場合を
例にとって説明する。
デジタルVTRの場合、例ば第４図Ａに示すように１ト
ラックには１フィールド分のビデオデータがM2コードに
符号化されたものがブロック化されて記録されるが、一
般にクロック再生回路を構成するPLL回路の同期をとる
ために所定のプリアンブルパターンがこのブロックデー
タの前に付加されて記録されている。この例ではこのプ
リアンブルパターンとして正しい復号クロックに対して
180゜位相がずれた復号クロックを用いて復号したので
はM2コードの符号則として禁止パターンとなるようなパ
ターンを用いる。
ラックには１フィールド分のビデオデータがM2コードに
符号化されたものがブロック化されて記録されるが、一
般にクロック再生回路を構成するPLL回路の同期をとる
ために所定のプリアンブルパターンがこのブロックデー
タの前に付加されて記録されている。この例ではこのプ
リアンブルパターンとして正しい復号クロックに対して
180゜位相がずれた復号クロックを用いて復号したので
はM2コードの符号則として禁止パターンとなるようなパ
ターンを用いる。
第２図Ｂはこのようなプリアンブルパターンのソース
データの一例であり、同図ＤはこれをM2コード化したと
きのパターンである。同図Ａはソースデータクロックで
あり、また、同図ＣはM2コードへの符号化クロックであ
る。
データの一例であり、同図ＤはこれをM2コード化したと
きのパターンである。同図Ａはソースデータクロックで
あり、また、同図ＣはM2コードへの符号化クロックであ
る。
第１図はこの発明によるM2コードのデコード回路の一
例で、このデコード回路を第３図のタイミングチャート
を参照しながら説明しよう。
例で、このデコード回路を第３図のタイミングチャート
を参照しながら説明しよう。
入力端子（１）よりのM2コードの再生データは再生プ
ロセス回路（２）に供給されて波形整形されて矩形状デ
ータにされる。また、この再生プロセス回路（２）はPL
L構成のクロック再生回路を有し、矩形状データに基づ
いて再生クロックCLK0（第３図Ｂ）が形成される。そし
て、矩形状データはこのクロックCLK0に同期した信号PB
DAにされてこの再生プロセス回路（２）より得られる。
そして、この再生プロセス回路（２）よりの信号PBDA及
び再生クロックCLK0はM2デコーダ（３）に供給される。
ロセス回路（２）に供給されて波形整形されて矩形状デ
ータにされる。また、この再生プロセス回路（２）はPL
L構成のクロック再生回路を有し、矩形状データに基づ
いて再生クロックCLK0（第３図Ｂ）が形成される。そし
て、矩形状データはこのクロックCLK0に同期した信号PB
DAにされてこの再生プロセス回路（２）より得られる。
そして、この再生プロセス回路（２）よりの信号PBDA及
び再生クロックCLK0はM2デコーダ（３）に供給される。
再生プロセス回路（２）よりの再生クロックCLK0は、
また、トグルフリップフロップ（４）に供給され、これ
よりクロックCLK0の1/2の周波数で、位相が互いに180゜
異なるクロックCLK1（第３図Ｃ）及びクロックCLK2（同
図Ｄ）が得られる。これらクロックCLK1及びCLK2はクロ
ックセレクタ（５）に供給され、後述するセレクト信号
SE,▲▼に従っていずれか一方が選択され、復号ク
ロックCLK3としてM2デコーダ（３）に供給される。
また、トグルフリップフロップ（４）に供給され、これ
よりクロックCLK0の1/2の周波数で、位相が互いに180゜
異なるクロックCLK1（第３図Ｃ）及びクロックCLK2（同
図Ｄ）が得られる。これらクロックCLK1及びCLK2はクロ
ックセレクタ（５）に供給され、後述するセレクト信号
SE,▲▼に従っていずれか一方が選択され、復号ク
ロックCLK3としてM2デコーダ（３）に供給される。
（６）はセレクト信号SE,▲▼を得るトグルフリ
ップフロップで、M2デコーダ（３）においてデコードし
たパターンが禁止パターンとなったとき得られるエラー
フラグEFがアンドゲート（７）を介してこのフリップフ
ロップ（６）に供給されてセレクト信号SE,▲▼の
状態が反転される。そして、このセレクト信号SE,▲
▼の状態が反転されると、セレクタ（５）の出力であ
る復号クロックCLK3としては、クロックCLK1とクロック
CLK2のうちそれまで選択されていた一方のクロックから
他方のクロックに切り換えられる。
ップフロップで、M2デコーダ（３）においてデコードし
たパターンが禁止パターンとなったとき得られるエラー
フラグEFがアンドゲート（７）を介してこのフリップフ
ロップ（６）に供給されてセレクト信号SE,▲▼の
状態が反転される。そして、このセレクト信号SE,▲
▼の状態が反転されると、セレクタ（５）の出力であ
る復号クロックCLK3としては、クロックCLK1とクロック
CLK2のうちそれまで選択されていた一方のクロックから
他方のクロックに切り換えられる。
この場合、アンドゲート（７）は入力端子（８）より
のプリアンブルパターンが得られる期間のみ「１」とな
るウィンドーパルスにより、プリアンブルパターン期間
のみ開とされ、この期間にM2デコーダ（３）で得られる
エラーフラグEFをフリップフロップ（６）に供給するよ
うにする。
のプリアンブルパターンが得られる期間のみ「１」とな
るウィンドーパルスにより、プリアンブルパターン期間
のみ開とされ、この期間にM2デコーダ（３）で得られる
エラーフラグEFをフリップフロップ（６）に供給するよ
うにする。
エラーフラグEFは、M2デコーダ（３）で入力データPB
DAをデコードしたパターンが禁止パターンとなるとき発
生するもので、このエラーフラグEFの生成手段として
は、例えばシフトレジスタと、M2コードの符号則に適合
したパターン及び禁止パターンを記憶してあるROMを用
いることにより構成できる。すなわち、例えば入力デー
タPBDAのデコードパターンと禁止パターンとの一致をと
ることでできる。
DAをデコードしたパターンが禁止パターンとなるとき発
生するもので、このエラーフラグEFの生成手段として
は、例えばシフトレジスタと、M2コードの符号則に適合
したパターン及び禁止パターンを記憶してあるROMを用
いることにより構成できる。すなわち、例えば入力デー
タPBDAのデコードパターンと禁止パターンとの一致をと
ることでできる。
次にプリアンブルパターンのデコード時の動作につい
て説明しよう。
て説明しよう。
再生データがプリアンブルパターン期間になると、再
生プロセス回路（２）よりの信号PBDAとしては第３図Ａ
のような矩形波が得られる。
生プロセス回路（２）よりの信号PBDAとしては第３図Ａ
のような矩形波が得られる。
第２図から明らかなように、このプリアンブルパター
ンPBDAの復号クロック位相はクロックCLK2（第３図Ｃ）
と同相であるべきである。ところが、今、セレクタ
（５）よりクロックCLK1（第３図Ｂ）が得られ、これが
復号クロックCLK3としてM2デコーダ（３）に供給されて
いる場合を考える。
ンPBDAの復号クロック位相はクロックCLK2（第３図Ｃ）
と同相であるべきである。ところが、今、セレクタ
（５）よりクロックCLK1（第３図Ｂ）が得られ、これが
復号クロックCLK3としてM2デコーダ（３）に供給されて
いる場合を考える。
この場合、最初のクロック＃１の立ち上がり時点では
反転はないので、“0"とデコードされ、次のクロック＃
２の立ち上がり時点ではちょうど反転しているから“0"
が続いていると判断され“0"“0"とデコードされる。次
のクロック＃３の立ち上がり時点では反転はないので、
“0"となることはなく、クロック＃３の立ち上がり時点
と次のクロック＃４の立ち上がり時点の中間のクロック
CLK0（第３図Ｂ）の立ち上がり時点で信号反転がありク
ロック＃４の立ち上がり時点では「０」になっているは
ずである。ところが、クロックCLK1のクロック＃４の立
ち上がり時点のところで信号反転となっている。M2コー
ドではこのようなパターンはなく禁止パターンである。
このことはM2デコーダ（３）でクロック＃３の立ち上が
り時点と次のクロック＃４の立ち上がり時点の中間のク
ロックCLK0（第３図Ｂ）の立ち上がり時点で検知され、
この禁止パターンの検知時点で第３図Ｅに示すようなエ
ラーフラグEFが得られ、これがゲート（７）を通じてフ
リップフロップ（６）に供給され、セレクト信号SE（第
３図Ｆ），▲▼が反転し、セレクタ（５）よりの復
号クロックCLK3として第３図Ｇに示すようにクロックCL
K1からクロックCLK2に切り換えられる。したがって、切
換後は、第３図Ｈに示すようにプリアンブルパターンが
正しく復号されるようになり、正しい復号クロックが設
定されたことになる。
反転はないので、“0"とデコードされ、次のクロック＃
２の立ち上がり時点ではちょうど反転しているから“0"
が続いていると判断され“0"“0"とデコードされる。次
のクロック＃３の立ち上がり時点では反転はないので、
“0"となることはなく、クロック＃３の立ち上がり時点
と次のクロック＃４の立ち上がり時点の中間のクロック
CLK0（第３図Ｂ）の立ち上がり時点で信号反転がありク
ロック＃４の立ち上がり時点では「０」になっているは
ずである。ところが、クロックCLK1のクロック＃４の立
ち上がり時点のところで信号反転となっている。M2コー
ドではこのようなパターンはなく禁止パターンである。
このことはM2デコーダ（３）でクロック＃３の立ち上が
り時点と次のクロック＃４の立ち上がり時点の中間のク
ロックCLK0（第３図Ｂ）の立ち上がり時点で検知され、
この禁止パターンの検知時点で第３図Ｅに示すようなエ
ラーフラグEFが得られ、これがゲート（７）を通じてフ
リップフロップ（６）に供給され、セレクト信号SE（第
３図Ｆ），▲▼が反転し、セレクタ（５）よりの復
号クロックCLK3として第３図Ｇに示すようにクロックCL
K1からクロックCLK2に切り換えられる。したがって、切
換後は、第３図Ｈに示すようにプリアンブルパターンが
正しく復号されるようになり、正しい復号クロックが設
定されたことになる。
なお、以上の例はプリアンブルパターンを工夫して18
0゜ずれた復号クロックで復号したとき禁止パターンと
なるようにしたが、プリアンブルの部分に限らず、デー
タ自信について禁止パターンを検出したときクロックを
切り換えるようにしてもよい。回転ヘッドの１回のテー
プ走査部分を分割して第４図Ｂのようにデジタルオーデ
ィオ信号とデジタルビデオ信号を記録する場合には、オ
ーディオ領域AUとビデオ領域VIとの間の、ガードバンド
やアフレコ用マージン領域に前記プリアンブルパターン
と同様のパターンデータを挿入することによっても同様
の作用効果が得られる。
0゜ずれた復号クロックで復号したとき禁止パターンと
なるようにしたが、プリアンブルの部分に限らず、デー
タ自信について禁止パターンを検出したときクロックを
切り換えるようにしてもよい。回転ヘッドの１回のテー
プ走査部分を分割して第４図Ｂのようにデジタルオーデ
ィオ信号とデジタルビデオ信号を記録する場合には、オ
ーディオ領域AUとビデオ領域VIとの間の、ガードバンド
やアフレコ用マージン領域に前記プリアンブルパターン
と同様のパターンデータを挿入することによっても同様
の作用効果が得られる。
このように、プリアンブル部分やガードバンド又はア
フレコ用マージン領域を利用した場合には、データ部分
に復号誤りを生じるのを防ぐことができ、データに欠損
を生じることを防止することができる。
フレコ用マージン領域を利用した場合には、データ部分
に復号誤りを生じるのを防ぐことができ、データに欠損
を生じることを防止することができる。
この発明によれば、同期パターン検出をチャンネルコ
ードの復号の区切り検出に用いないので同期パターン検
出に負担をかけず、同期パターン検出の回路規模の増大
を防止できる。
ードの復号の区切り検出に用いないので同期パターン検
出に負担をかけず、同期パターン検出の回路規模の増大
を防止できる。
そして、クロックを180゜位相が異なるものに切り換
えるだけであるから、180゜位相の異なるクロックでデ
コード処理を行なうデコーダを２個設ける必要はなく、
この点でも回路規模の増大を防止できる。
えるだけであるから、180゜位相の異なるクロックでデ
コード処理を行なうデコーダを２個設ける必要はなく、
この点でも回路規模の増大を防止できる。
そして、禁止パターンを検出するのを実施例のように
データ部分以外で行なうようにすれば、復号誤りによる
データについての欠損を防止することができる。
データ部分以外で行なうようにすれば、復号誤りによる
データについての欠損を防止することができる。
第１図はこの発明の一例としてのM2コードのデコード回
路の一例のブロック図、第２図及び第３図はその説明の
ための図、第４図はデータの記録トラックパターンの例
を示す図、第５図はM2コードの符号化、復号化の説明図
である。 （３）はM2デコーダ、（４）は180゜位相の異なるクロ
ックを発生するフリップフロップ、（５）はセレクタ、
（６）はセレクト信号形成用のフリップフロップであ
る。
路の一例のブロック図、第２図及び第３図はその説明の
ための図、第４図はデータの記録トラックパターンの例
を示す図、第５図はM2コードの符号化、復号化の説明図
である。 （３）はM2デコーダ、（４）は180゜位相の異なるクロ
ックを発生するフリップフロップ、（５）はセレクタ、
（６）はセレクト信号形成用のフリップフロップであ
る。
Claims (1)
- 【請求項１】ソースデータクロックに基づきNRZ方式で
作成された同期検査用データと情報データとがシリーズ
に配列されてなるソースデータに対して、上記ソースデ
ータクロックの２倍の周波数を有する再生クロックに基
づいて上記各種データを符号化した符号化データの再生
データが順次入力されるデコード装置において、 上記再生クロックの入力に基づいて、該再生クロックの
1/2の周波数で位相が互いに180゜異なる２種の復号クロ
ックを作成する復号クロック生成手段と、 上記復号クロック生成手段から出力される２種の復号ク
ロックのうち、いずれか１種の復号クロックを選択して
出力するクロック選択手段と、 上記再生クロックと上記クロック選択手段から出力され
る上記１種の復号クロックに基づいて上記符号化データ
を上記ソースデータに復号化処理する復号化手段と、 復号化手段での少なくとも同期検査用データの符号化デ
ータに対する復号化期間において、符号化規則に反する
禁止パターンの検出に基づいて上記クロック選択手段に
復号クロックの切換えを指示する切換え信号を出力する
切換え信号出力手段とを有することを特徴とするデコー
ド装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144072A JP2646530B2 (ja) | 1986-06-20 | 1986-06-20 | デコード装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144072A JP2646530B2 (ja) | 1986-06-20 | 1986-06-20 | デコード装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS631217A JPS631217A (ja) | 1988-01-06 |
| JP2646530B2 true JP2646530B2 (ja) | 1997-08-27 |
Family
ID=15353629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61144072A Expired - Fee Related JP2646530B2 (ja) | 1986-06-20 | 1986-06-20 | デコード装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646530B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125458U (ja) * | 1989-03-24 | 1990-10-16 | ||
| JP4984054B2 (ja) * | 2007-03-19 | 2012-07-25 | 日本電気株式会社 | フレーム同期装置およびフレーム同期方法 |
| JP7307191B2 (ja) * | 2019-04-01 | 2023-07-11 | 北京字節跳動網絡技術有限公司 | 履歴に基づく動きベクトル予測のための補間フィルタの使用 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6268336A (ja) * | 1985-09-20 | 1987-03-28 | Fujitsu Ltd | Ｃｍｉ符号デコ−ド回路 |
-
1986
- 1986-06-20 JP JP61144072A patent/JP2646530B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6268336A (ja) * | 1985-09-20 | 1987-03-28 | Fujitsu Ltd | Ｃｍｉ符号デコ−ド回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS631217A (ja) | 1988-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1151742A (en) | Method and apparatus for communicating digital information words by error-correction encoding | |
| JPH0296982A (ja) | Ｍスクランブル回路 | |
| JPH06195893A (ja) | データ記録方法及び装置 | |
| US5068752A (en) | Apparatus for recording/reproducing a digital audio signal with a video signal | |
| JPH09511608A (ja) | 同期誤りによる誤りからデータを保護するための方法および装置 | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| JP2646530B2 (ja) | デコード装置 | |
| JPS6313425A (ja) | 情報デ−タ復元装置 | |
| JP2592054B2 (ja) | データ記録方法 | |
| CA1322048C (en) | Frame synchronizing method and system | |
| JPS6215946B2 (ja) | ||
| KR100262632B1 (ko) | 디브이씨알의 동기신호 검출장치 | |
| JPH0332132A (ja) | デジタル信号復号装置 | |
| US4274115A (en) | Apparatus for detecting recording and reproducing state | |
| JPH0537389A (ja) | デイジタル変調装置 | |
| JPS5994214A (ja) | デイジタル信号記録装置 | |
| JP2606194B2 (ja) | デジタル信号の伝送装置 | |
| JPS62241175A (ja) | デイジタル・デ−タ記録システム | |
| JP3321884B2 (ja) | 同期ブロック検出方法および同期ブロック検出装置 | |
| KR0148176B1 (ko) | 디지탈재생시스템의 데이타처리방법 및 장치 | |
| JPH0416979B2 (ja) | ||
| JP3385633B2 (ja) | 同期信号再生回路 | |
| JPS6320774A (ja) | デイジタル信号伝送装置 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| JP2934476B2 (ja) | 同期検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |