JPS6320774A - デイジタル信号伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば回転ヘッドによりディジタルビデオ
信号を記録／再生するディジタルＶＴＲに適用されるデ
ィジタル信号伝送装置に関する。

〔発明の概要〕

この発明では、チャンネルコーディングにより反転間隔
が不規則に変化するディジタル信号が伝送されるディジ
タル信号伝送装置において、所定期間内に含まれる変化
点の個数が計数され、この変化点の個数情報が擬似ロッ
クの生じ難いチャンネルコーディングによりコーディン
グされ、このチャンネルコーディングがなされた変化点
の個数情報がプリアンプル期間に付加され、受信側での
クロック再生動作の際に擬似ロックが生じることが防止
される。

〔従来の技術〕

ディジタルビデオ信号、ディジタルオーディオ信号等の
ディジタル情報信号が回転ヘッドにより磁気テープに記
録され、磁気テープからディジタル情報信号が再生され
る場合、記録／再生されるデータの直流成分の低減或い
はランレングスの制限のためにチャンネルコーディング
（ディジタル変調とも称される）が使用される。チャン
ネルコーディングとしては、種々のものが知られている
。

単純なものとしては、ディジタル情報信号の“ｌ”が高
レベル。ディジタル情報信号の“０”が低レベルと対応
され、ピットセル同士の境界で反転が生じるＮＲＺがあ
る。また、ディジタル情報信号が“１゛の時にビットセ
ルの中央で反転が生じると共に、ディジタル情報信号が
°０”の時にビットセルの終端で反転が生じ、更に、ビ
ット系列のパターンに応じて反転を制御するＭｔ変調が
知られている。

再生側では、セルフクロック方式の場合、ＮＲＺ、Ｍｚ
変調、３ＰＭ方式、ＥＦＭ変ＳＮ　等（Ｄ　ｆ　＋ンネ
ルコーディングが適用されたデータからクロックが再生
される。第５図は従来のクロック再生回路の構成を示す
。

第５図において、３１で示す入力端子にチャンネルコー
ディングされている再生データが供給される。この再生
データがコンパレータ３２に供給され、コンパレータ３
２により波形整形される。

コンパレータ３２からのパルス波形の再生信号がＤフリ
ップフロップ３３に供給され、Ｄフリップフロップ３３
において再生クロックと同期させられる。再生クロック
は、位相比較回路３４．ローパスフィルタ３５及びＶＣ
Ｏ＜電圧制御型発振回路）３６からなるＰＬＬによって
形成される。位相比較回路３４では、再生データとＶＣ
Ｏ３６の出力信号との位相が比較され、両者の位相差に
応じた出力信号が形成され、この出力信号がローパスフ
ィルタ３５に供給され、ローパスフィルタ３５からのエ
ラー電圧がＶＣＯ３６に供給される。

Ｄフリップフロ・ノブ３３からの再生信号がゲート回路
３７及び同期信号（Ｓ　Ｙ　Ｎ　Ｃ）検出回路３８に供
給され、同期信号で規定される所定長のデータが出力端
子３９に取り出される。出力端子３９からの再生信号が
チャンネルコーディングのデコーダに供給される。

第６図Ａは、再生信号を示し、再生信号は、プリアンプ
ル、同期信号及びデータの組を単位とする時系列である
。このデータは、ＮＲＺ、Ｍ”等のチャンネルコーディ
ングがされたものである。

プリアンプルには、クロック再生用のＰＬＬの引き込み
を容易とするため、クロック周波数の例えば％の周波数
のパルス信号が挿入されている。

第６図Ｂは、ローパスフィルタ３５からのエラー電圧を
示している。第６図Ｃは、再生データの一部の期間を拡
大して示している。正常なりロック再生動作では、再生
データから第６図りに示すように、正規の周波数で再生
データと同期してい−るクロックがＶＣＯ３６により形
成される。

〔発明が解決しようとする問題点〕

ＰＬＬにおいて、再生クロックが形成される場合、第６
図Ｃに示す再生データの立ち上がりエツジとクロックの
立ち上がりエツジとが一致するように制御される。しか
しながら、第６図Ｃに示されるように、チャンネルコー
ディングのためにデータの反転間隔が不規則に変化する
場合では、反転間隔が長い期間でＶＣＯ３６の温度ドリ
フト等により第６図已に示すように、クロックの周波数
が徐々にずれ、その結果、４０で示すタイミングでは、
データ及びクロックの夫々の立ち上がりエツジの位相が
一致する。

ＰＬＬのエラー電圧は、ロックしている期間４１で一定
の電圧となり、クロックの周波数がずれるロックはずれ
の期間４２で徐々に変化し、タイミング４０より後の擬
似ロックの期間４３で一定の電圧となる。擬似ロックは
、データの次の変化点により解消される迄、継続する。

この擬イ以ロックの期間４３では、Ｄフリップフロップ
３３において、再生データの取り込みが正しくなされな
い。

従って、この発明の目的は２、クロック再生時の擬似ロ
ックが防止されたディジタル信号伝送装置を提供するこ
とにある。

〔問題点を解決するための手段〕

この発明では、チャンネルコーディングにより変化点の
間隔が不規則に変化するディジタル信号が伝送されるデ
ィジタル信号伝送装置において、ディジタル信号の所定
期間内に含まれる変化点の個数を計数する変化点計数回
路９と、計数された変化点の個数情報が供給され、擬似
ロックが生じ難いチャンネルコーディングを行うエンコ
ーダ１１と、チャンネルコーディングがなされた変化点
の個数情報をプリアンプル期間に付加する加算回路４と
を備えたディジタル信号伝送装置である。

〔作用〕

同期信号で規定されるディジタル信号の所定期間（ｍク
ロックの期間）内の変化点の個数ｎが変化点計数回路９
において計数される。この変化点の個数ｎがエンコーダ
１１に供給され、擬似ロックが生じ難いチャンネルコー
ディングにより符号化される。例えば最大反転間隔と最
小反転間隔との差が比較的小さいバイフェーズ変４ｉｌ
、ＦＭ変調。

ＰＭ変調等が使用される。このエンコーダ１１からの変
化点の個数ｎのデータが加算回路４においてプリアンプ
ル期間に付加される。

受信側では、受信されたデータに関して、再生されたク
ロックのｍ個の期間内の変化点の個数Ｎが検出される。

また、プリアンプル期間に挿入されている変化点の個数
ｎのデータがデコードされる。この変化点の個数ｎ及び
Ｎの大小関係が調べられる。両者が一致している状態が
正常である。

若し、擬似ロックが発生していれば、両者が一致せず、
クロック再生用のＰＬＬのｖＣＯに対して、発振周波数
を強制的にずらす補正電圧が加えられ、擬似ロックが速
やかに解消される。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。第１図は、記録側（又は送信側）の構成を示し、
１で示す入力端子に記録されるディジタル情報信号（ビ
デオ信号、オーディオ信号等）が供給される。このディ
ジタル情報信号がエンコーダ２に供給され、チャンネル
コーディング（Ｍ”変調、ＮＲ２，３ＰＭ、ＥＦＭ等）
の符号化がされる。エンコーダ２からのディジタルデー
タが遅延回路３を介して加算回路４に供給される。

加算回路４において同期信号、プリアンプル期間の信号
が付加され、加算回路４の出力端子５に記録データが取
り出される。この記録データは、例えば回転ヘッドによ
り磁気テープに記録される。

エンコーダ２では、直流成分を充分に低減でき或いはラ
ンレングスを制限することができるチャンネルコーディ
ングが用いられる。

６で示す入力端子からディジタル情報信号と同期したビ
ット周波数のクロックが供給される。このクロックがカ
ウンタ７に供給され、カウンタ７により計数される。カ
ウンタ７は、端子１０からの同期パルスによりリセット
され、この同期パルスのタイミングからｍ個のクロック
の期間Ｔｍで“１”となるパルス信号がカウンタ７から
得られる。カウンタ７からのパルス信号がゲート回路８
に供給される。ゲート回路８において、エンコーダ２の
出力信号中の期間Ｔｍの部分がゲートされる。

ゲート回路８の出力信号が変化点計数回路９に供給され
る。変化点計数回路９は、同期パルスによりリセットさ
れ、期間Ｔｍ内のデータの遷移が検出され、検出された
変化点の個数ｎが計数される。この変化点の個数ｎがエ
ンコーダ１１に供給される。エンコーダ１１では、変化
点の個数ｎを表すコード信号がチャンネルコーディング
される。

エンコーダ１１は、データに比べて充分少ないビット数
のコード信号を変調すれば良いので、直流成分の抑圧或
いはランレングスの制限に関しては、それほど考慮され
ず、むしろ、エンコーダ１１では、擬似ロックが生じ難
い方式、別の言い方をすれば、最大反転間隔と最小反転
間隔の差が小さい方式（バイフェーズ変ＳＬ　　ＦＭ、
ＰＭ等）が用いられる。エンコーダ１１の出力信号が加
算回路４に供給され、プリアンプル期間に挿入される。

更に、同期パルスが同期信号発生回路１２に供給され、
所定長（１フレーム、１ブロツクと称される）のデータ
の先頭に付加される同期（ｉ号が組成される。この同期
信号は、プリアンプル期間のデータ及びデータ期間のデ
ータと区別されるように、特異なビットパターンを有し
ている。

第２図は、上述の記録側の構成の動作を示すタイムチャ
ートである。第２図Ａが入力端子１からのディジタル情
報信号を示す、このディジタル情報信号には、プリアン
プル期間及び同期信号期間と夫々対応するデータ欠如期
間が設けられている。

また、入力ディジタル情報信号のデータ期間の先頭のタ
イミングと一致するタイミングの同期パルスが入力端子
１０から供給され、この同期パルスによってカウンタ７
及び変化点計数回路９がリセットされる。

カウンタ７は、入力端子６からのクロックをｍ個計数し
ている期間Ｔｍで“１”となる第２図Ｃに示すパルス信
号を発生する。期間Ｔｍは一例としてデータ期間の約ｌ
の長さとされている。この期間Ｔｍの長さは、使用され
ているチャンネルコーディングの方式、データ期間の長
さ等を考慮して適切な長さに選定される。ゲート回路８
が期間Ｔｍでオンとなり、期間Ｔｍに含まれる変化点の
個数ｎが変化点計数回路９において計数される。

エンコーダ２の出力データが遅延回路３において、Ｔｄ
の時間、遅延される。出力端子５には、第２図りに示す
ように、変化点の個数ｎのコード信号が変調されて挿入
されているプリアンプル期間と同期信号と変調されたデ
ータとからなる記録データが得られる。

上述の記録データが回転ヘッドにより磁気テープに記録
される。また、磁気テープから回転ヘッドにより取り出
された再生データが第３図に示す再生側の入力端子２１
に供給される。

再生データは、位相比較回路２２に供給され、ＶＣＯ２
３からのクロックパルスと位相比較される。位相比較回
路２２の出力信号がローパスフィルタ２４を介して加算
回路２５に供給され、加算回路２５からのエラー電圧が
ＶＣＯ２３の制？ＩＩｌ端子に供給される。位相比較回
路２２．ＶＣＯ２３゜ローパスフィルタ２４により、ク
ロック再生用のＰＬＬが構成される。加算回路２５には
、スイッチ回路２６で発生した補正電圧が供給される。

また、ＶＣＯ２３で発生した再生クロックが出力端子２
７に取り出され、後段の再生データのラッチ等に使用さ
れる。

また、２８は、再生データから同期信号を検出するため
の同期信号検出回路を示す。検出された同期信号が出力
端子２９に取り出される。プリアンプル期間には、セル
フクロックが容易なビットパターンのデータが挿入され
ているので、プリアンプル期間の直後では、ＰＬＬが正
しくロックし、従って、同期信号の検出が正しくなされ
る。また、再生同期信号及びクロックがゲートパルス発
生回路３０に供給される。ゲートパルス発生回路３０で
発生したゲートパルスがゲート回路３１に供給される。

ゲート回路３１により、再生データ中のプリアンプル期
間が選択され、プリアンプル期間のデータがデコーダ３
２に供給される。デコーダ３２は、プリアンプル期間の
データのチャンネルコーディングを復号し、デコーダ３
２から変化点の個数ｎを示すコード信号が得られる。こ
のコード信号が比較回路３３に供給される。

ＶＣＯ２３で形成されたクロックがカウンタ３４に供給
される。カウンタ３４は、同期信号検出回路２８からの
再生同期信号によってデータ期間の先頭でリセフトされ
る。カウンタ３４によりデータ期間の先頭からｍ個のク
ロックの期間Ｔｍで“１゛となるパルス信号が形成され
る。第４図Ａに示される再生データと関連して第４図Ｂ
に示すパルス信号がカウンタ３４により形成される。こ
のパルス信号が変化点計数回路３５にイネーブル信号と
して供給される。変化点計数回路３９において、再生デ
ータの“Ｏ”から“ｌ”へ或いは“１゛から“０”への
遷移が検出され、カウンタ３４からのパルス信号で規定
される期間Ｔｒｎ内の変化点の個数Ｎが計数される。第
４図Ｃに示すように、変化点計数回路３５では、計数値
が（〇−１＝・・・Ｎ）と順次変化する。

変化点計数回路３５からのＮを示すコード信号が比較回
路３３に供給され、このＮの値及びデコーダ３２からの
コード信号で示されるｎの値が比較回路３３で比較され
る。比較回路３３では、（Ｎ＝ｎ）（Ｎ＞ｎ）（Ｎ＜ｎ
）の３個の関係が検出され、この３個の関係に応じた出
力信号が形成される。比較回路３３からの出力信号によ
りスイッチ回路２６の状態が制御される。

スイッチ回路２６は、接地（Ｏｖ）された端子ａと正の
補正電圧＋■が供給される端子すと負の補正電圧−■が
供給される端子Ｃとを有する。これらの端子ａ、ｂ、ｃ
の何れか一つが選択され、スイッチ回路２６の出力電圧
が加算回路２５に供給される。前述のように、加算回路
２５には、ローパスフィルタ２４からＰＬＬのエラー電
圧が供給されており、加算回路２５から得られる補正電
圧及びエラー電圧の和がＶＣＯ２３に供給される。

（Ｎ＝ｎ）の場合では、スイッチ回路２６において端子
ａが選択され、ＶＣＯ２３には、ＰＬＬのエラー電圧の
みが供給される（Ｎ＝ｎ）が成立することは、ＰＬＬが
再生データと正しくロックしていることを意味する。

（Ｎ　＞　ｎ）の場合では、スイッチ回路２６において
端子すが選択され、ＶＣＯ２３には、補正電圧（＋Ｖ）
とエラー電圧との和の電圧が供給される。（Ｎ＞ｎ）の
状態は、カウンタ２４で発生するパルス信号の“１”の
期間Ｔｍが長い、即ち、ＶＣＯ２３で形成されたクロッ
クの周波数が正規の周波数に比して低いことを意味する
。従って、エラー電圧と共に補正電圧（＋■）がＶＣＯ
２３に加えられ、ＶＣＯ２３の発振周波数が強制的に高
くされる。

（Ｎ　＜　ｎ）の場合では、スイッチ回路２６において
端子Ｃが選択され、ＶＣＯ２３には、補正電圧（−Ｖ）
とエラー電圧との和の電圧が供給される。（Ｎ＜ｎ）の
状態は、（Ｎ　＞　ｎ）の状態と逆にＶＣＯ２３で形成
されたクロックの周波数が正規の周波数に比して高いこ
とを意味する。従って、エラー電圧と共に補正電圧（−
Ｖ）がＶＣＯ２３に加えられ、ＶＣＯ２３の発振周波数
が強制的に下げられる。

上述の補正電圧により、ＰＬＬが擬似ロックすることが
防止され、再生データがランチ回路により正しく取り込
まれる。

〔発明の効果〕

この発明に依れば、再生側又は受信側において、セルフ
クロック方式で再生データからクロックを抽出する場合
に、擬似ロソ゛りが生じることを確実に防止することが
できる。また、この発明では、プリアンプル期間が利用
されているので、冗長度が太き（ならない利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図はこの発明の一実施例の動作説明に用いるタイム
チャート、第３図はこの発明が適用されて伝送されたデ
ータを再生する側の構成を示すブロック図、第４図は再
生側の動作説明に用いるタイムチャート、第５図及び第
６図は従来のクロック抽出回路のブロック図及びその説
明のためのタイムチャートである。 図面における主要な符号の説明 １：ディジタル情報信号の入力端子、　２．１１：チャ
ンネルコーディングのエンコーダ、　　７：カウンタ、
　９：変化点計数回路。 代理人　　　弁理士　杉　浦　正　知 １？ 柁鋒１則 第１図 ３とａ剣の勤１筆 第３図 ４鴫μ生４りの１１リイ）≦

Claims (1)

1. 【特許請求の範囲】 チャンネルコーディングにより変化点の間隔が不規則に
   変化するディジタル信号が伝送されるディジタル信号伝
   送装置において、 上記ディジタル信号の所定期間内に含まれる変化点の個
   数を計数する手段と、 上記計数された変化点の個数情報が供給され、擬似ロッ
   クが生じ難いチャンネルコーディングを行う手段と、 上記チャンネルコーディングがなされた上記変化点の個
   数情報をプリアンブル期間に付加する手段と を備えたことを特徴とするディジタル信号伝送装置。