KR0124314B1 - 동기신호검출회로 - Google Patents

동기신호검출회로

Info

Publication number
KR0124314B1
KR0124314B1 KR1019880017176A KR880017176A KR0124314B1 KR 0124314 B1 KR0124314 B1 KR 0124314B1 KR 1019880017176 A KR1019880017176 A KR 1019880017176A KR 880017176 A KR880017176 A KR 880017176A KR 0124314 B1 KR0124314 B1 KR 0124314B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
synchronization signal
gate
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019880017176A
Other languages
English (en)
Other versions
KR890010810A (ko
Inventor
가즈토시 시미즈메
히로카즈 구로다
Original Assignee
오가 노리오
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시키가이샤 filed Critical 오가 노리오
Publication of KR890010810A publication Critical patent/KR890010810A/ko
Application granted granted Critical
Publication of KR0124314B1 publication Critical patent/KR0124314B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G11B27/3063—Subcodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Details Of Television Scanning (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 동기(同期)신호검출회로에 관한 것이며, 재생된 동기신호와 윈도신호가 공급되는 게이트회로와, 게이트회로로부터의 출력신호와 동기하도록 구성되는 동시에, 재생신호로부터 형성된 제1클록신호를 계수하여, 삽입동기신호를 발생하는 제1카운터와, 게이트회로로부터의 출력신호와 동기하도록 구성되는 동시에, 고정의 클록신호를 계수하여, 윈도신호를 발생하는 제2카운터회로로 이루어지는 동기신호검출회로로서, 게이트 회로로부터의 출력신호 또는 삽입동기신호에 따라서 동기검출신호를 발생하고, 이로써 프레임동기신호를 확실하게 검출할 수 있다.

Description

동기신호검출회로
제 1 도는 디지탈오디오데이터의 재생신호의 프레임구성을 나타낸 약선도.
제 2 도는 본 발명에 의한 동기(同期)신호검출회로를 적용할 수 있는 디지탈오디오데이터의 재생장치의 일예를 나타낸 블록도.
제 3 도는 본 발명에 의한 프레임동기신호검출 및 보호회로의 일예를 나타낸 블록도.
제 4 도~제 4k 도 및 제 5a 도~제 5k 도는 제 3 도에 나타낸 프레임동기신호검출 및 보호회로의 동작설명을 위한 타이밍차트.
본 발명은 동기신호검출회로에 관한 것이다.
종래, 본 발명에 의한 동기신호검출회로를 적용할 수 있는 일예로서 광디스크에 기입된 디지탈오디오데이터의 재생장치가 알려져 있다.
디지탈오디오데이터의 재생신호는, 프레임동기신호에 의하여 분할되는 프레임 구조를 가지고 있다. 이 재생신호는, EFM(8-10) 변조되어 있으며, 복조(復調)하기 위해서는, 프레임동기신호를 기준으로 하여, 프레임내의 데이터를 구별할 필요가 있다. 그러므로, 동기신호의 검출회로가 배설된다.
실제로는, 디스크로부터의 재생신호는, 디스크의 상혼 등에 의하여 프레임동기신호와 유사한 신호가 포함되거나, 프레임동기신호의 결락(缺落)이 생긴다. 이 문제에 대처하기 위하여, 프레임동기신호의 보호회로가 필요하게 된다. 이 종류의 동기신호의 검출 및 부호회로로서는, 예를들면 일본국 특개소 58(1983)-98813호 공보에 기재되어 있는 바와 같이 프레임동기신호 이외의 신호를 동기신호로 잘못하여 검출하는 것을 방지하기 위하여, 윈도보호를 행하고 있다. 또, 프레임동기신호의 결락에 대처하기 위하여, 삽입보호를 행하고 있었다. 또한, 삽입보호가 소정횟수 계속되면, 윈도를 재생동기신호가 얻어지기까지 열도록 하고 있었다. 윈도가 열려 있을때, 재생동기신호가 얻어지면, 윈도는 즉시 닫힌다. 그러나, 종래의 동기신호의 검출 및 보호회로에서는, 윈도신호를 형성하기 위하여, PLL로 형성된 비트클록을 사용하고 있었다. 이 비트클록은, 재생신호에 동기되어 있으므로, 디스크의 상혼 등에 의하여 교란된 재생신호에 대하여도 추종하여 변화한다. 그 결과, 정확한 재생동기신호에 의하여 윈도가 닫히면, 정확한 프레임동기신호가 얻어지고 있음에도 불구하고, 윈도신호의 타이밍이 어긋나는 결점이 있었다.
따라서, 본 발명의 목적은, 종래의 상기한 바와 같은 결점을 해소할 수 있는 동기신호검출회로를 제공하는 것이다.
보다 상세하게는, 본 발명의 주목적은, 프레임동기신호의 검출을 종래보다 안정적으로 행할 수 있는 동기신호검출회로를 제공하는 것이다.
본 발명의 동기신호검출회로는, 재생된 동기신호(SYNC)와 윈도신호(LMASK)가 공급되는 게이트회로(35)와, 상기 게이트회로로부터의 출력신호(MSYNC)와 동기하도록 구성되는 동시에, 고정의 제1클럭신호(FIC)를 계수하여 삽입동기신호(ISYNC)와 윈도신호(LMASK)를 발생하는 카운터수단(36,37,40,41)과, 상기 게이트회로로부터의 출력신호 또는 삽입동기신호에 따라서 동기검출신호(RESET)를 발생하는 수단(46)으로 이루어지는 동기신호검출회로에 있어서, 상기 카운터수단(36,37,40,41)은 재생신호로부터 형성된 제2클록신호(PLC)를 계수하여 삽입동기신호(ISYNC)를 발생하는 제1카운터회로(36,40)와, 제1클록신호(FIC)를 계수하여 윈도신호(LMASK)를 발생하는 제2카운터회로(37,41)를 구비한다.
또한, 본 발명의 동기신호검출회로는, 재생된 동기신호(SYNC)와 윈도신호(LMASK)가 공급되는 게이트회로(35)와, 상기 게이트회로로부터의 출력신호(MSYNC)와 동기하도록 구성되는 동시에, 클록신호(FIC)를 계수하여 삽입동기신호(ISYNC)와 윈도신호(LMASK)를 발생하는 제1카운터수단(36,37,40,41)과, 상기 게이트회로로부터의 출력신호 또는 삽입동기신호에 따라서 동기검출신호(RESET)를 발생하는 수단(46)으로 이루어지는 동기신호검출회로에 있어서, 일치신호를 계수하는 제2카운터수단(48)과, 불일치신호를 계수하는 수단(49)과 상기 게이트회로의 출력신호와 삽입동기신호간의 일치 또는 불일치를 각각 나타내는 일치신호(GDSY)와 불일치신호(NGSY)를 출력하는 수단(42,43,44)과, 상기 제2 및 제3카운터수단의 계수치에 따라서 윈도신호의 주기를 제어하는수단(50,51,52,53,54,56)을 구비한다.
다음에, 본 발명에 의한 동기신호검출회로의 일실시예에 대하여 첨부 도면에 따라서 상세히 설명한다.
제 1 도는 광디스크로부터 재생되는 디지탈오디오데이터의 프레임구성을 나타내고 있다. 1프레임의 선두에, 24채널비트의 프레임동기신호가 위치하고, 다음에 제어 및 표시용의 서브코드의 1심볼이 위치한다. 이뒤에 PCM 오디오 신호(12심볼), 에러정정코드의 패리티(4심볼), PMC 오디오신호(12심볼) 및 패리티(4심볼)가 순차 위치하고 있다. 1심볼은, 14채널비트이다. 각 심볼과 프레임동기신호 사이에는 이들을 결합하기 위한 각각 3채널비트의 마진비트가 삽입되고, 따라서 1프레임당 34마진비트가 존재한다. 따라서, 1프레임은 588채널비트의 길이로 되어 있다. 이 프레임의 구성은 이미 공지되어 있으며, 상세한 설명은 생략한다.
제 2 도는, 상기 프레임구성을 가지는 디지탈오디오데이터가 기입된 광디스크의 플레이어의 일예를 나타낸다. 광디스크(1)로부터 광픽업(2)에 의하여 재생된 변조디지탈오디오데이터가 재생앰프(3)에 공급된다.
재생앰프(3)의 출력신호가 PLL로 구성된 클록추출회로(4)에 공급된다. 클록추출회로(4)로부터의 재생데이터신호 및 비트크록이 프레임동기신호검출 및 보호회로(5)에 공급된다. 이 프레임동기신호검출 및 보호회로(5)는, 후술하는 바와 같이, 프레임동기신호의 검출과 검출된 프레임동기신호의 보호를 행한다.
프레임동기신호검출 및 보호회로(5)의 출력에는, EFM 복조회로(6)가 배설되어 있다. EFM 변조는, DC성분을 감소시키고, 비트클록의 추출을 용이하게 할 수 있는 1심볼의 8비트의 패턴을 14채널비트의 패턴으로 변환하는 채널코딩이다. EFM 복조회로(6)에 의하여, 1심볼이 8데이터비트로 복귀된 재생데이터가 복호(復號)회로(7)에서는, 에러정정부호(크로스 인터리브 리드 솔로몬 부호(cross interleave read solomon code)라고 함)의 복호가 행해진다. 디인터리브 등을 위하여 재생데이터가 기입되는 메모리(8)가 복호회로(7)와 관련하여 배설되어 있다. 전술한 프레임동기신호검출 및 보호회로(5)로부터 트랙점프 등에 인하여 프레임동기가 로크되지 않은 것을 나타내는 신호가 복호회로(7)에 공급되어 있다.
복호회로(7)로부터 출력되는 재생디지탈오디오데이터가 데이터보간(補間)회로(9)에 공급된다. 데이터보간회로(9)에서는, 복호회로(7)에 의하여 정정할 수 없었던 에러데이터에 관하여, 평균치 보간, 전치(前値)홀드등의 보간이 행해진다. 데이터보강회로(9)의 출력신호가 D/A 변환기(10L) 및 (10R)에 공급되고, D/A변환기(10L) 및 (10R)의 각각의 출력신호가 아날로그오디오 신호로서 로패스필터(11L) 및 (11R)를 통하여 출력단자(12L) 및 (12R)에 취출된다.
프레임동기신호검출 및 보호회로(5)의 출력측에 서보코드복조회로(13)가 배설되어 있다. 서브코드복조회로(13)로부터 얻어진 서브코드데이터가 시스템콘트롤러(14)에 공급된다. 시스템콘트롤러(14)와 관련하여, 조작부(15) 및 표시부(16)가 배설되어 있다.
광 디스크(1)를 회전시키는 모터(17)는, 스핀들서보회로(18)에 의하여, CLV(Constant Line Velocity : 선속도 일정)로 구동된다. 광픽업(2)과 관련하여, 이송서보회로(19), 트래킹서보회로(20) 및 포커스서보회로(21)가 배설되어 있다.
상기한 바와 같이, 광디스크의 플레이어도 역시 이미 공지된 것이므로, 더 이상의 설명은 생략한다.
제 3 도는, 프레임동기신호검출 및 보호회로(5)의 일예를 나타낸다. 재생된 데이터신호(EFMX)는 데이터입력단자(32)를 통하여 시프트레지스터(31)에 공급되고, 클록추출회로(4)에 의하여 재생된 데이터신호(EFMX)로부터 추출된 비트클록(PLC)도 클록입력단자(33)를 통하여 시프트레지스터(31)에 공급된다. 시프트레지스터(31)는 23비트이며, 시프트레지스터(31)이 출력신호는 프레임동기검출회로(34)에 공급된다. 프레임동기검출회로(34)는 지정된 비트패턴의 프레임동기신호를 검출한다.
프레임동기검출회로(34)로부터의 재생동기신호(SYNC)는 게이트회로인 AND 게이트(35)에 공급된다. AND 게이트(35)의 다른 입력에는 다음에 설명하는 것과 같이 윈도신호마스크(MASK)가 공급되며, 이 AND 게이트(35)에서 검출동기신호(MSYNC)가 취출된다.
한편, 제 3 도에 있어서, (36) 및 (37)은, 각각 mod, 588의 카운터를 나타낸다. 카운터(36)는 단자(38)로부터의 클록(PLC)을 계수하고, 카운터(37)는 단자(39)로부터의 클록(FIC)을 계수한다. 클록(FIC)는, 예를들면 수정발진회로(도시하지 않음)에 의하여 형성된 고정이 안정된 클록이다. 클록(FIC)의 주파수는, 클록(PLC)의 중심주파수와 같은 4.3218MHz이다.
카운터(36) 및 (37)의 출력이 디코더(40) 및 (41)에 각각 공급된다. 디코더(40)로부터는, 카운터(36)의 출력이 588로 될때마다 삽입동기신호(ISYNC)가 발생하고, 디코더(41)로부터는, 카운터(37)의 출력이 588로 되는 타이밍을 중심으로 하여, ±8클록으로 폭으로 1로 되는 윈도신호(LMASK)가 발생한다. 카운터(36) 및 (37)는, AND 게이트(35)로부터의 검출동기신호(MSYNC)에 의하여 리세트된다.
검출동기신호(MSYNC)가 AND게이트(42) 및 인버터(43)에 공급된다. 인버터(43)의 출력신호가 AND 게이트(44)에 공급된다. 이들의 AND 게이트(42) 및 (44)에는, 디코더(40)로부터의 삽입동기신호(ISYNC)가 공급된다. AND 게이트(42)로부터 신호(GDSY)가 취출되는 동시에 AND 게이트(44)로부터 신호(NGSY)가 취출된다. 신호(GDSY)는, 검출동기신호(MSYNC) 및 삽입동기신호(ISYNC)가 동시에 발생했을때에 얻어지는 일치신호이다. 신호(NCTYS),삽입동기신호(ISYNC)가 발생했을때에, 검출동기신호(MSYNC)가 발생하지 않을때에 얻어지는불일치신호이다. 또, 이들의 신호(GDSY) 및 신호(NGSY)에 의하여, 세트 및 리세트되는 RS 플립플롭(45)이 배설되고, RS 플립플롭(45)으로부터 신호(GFS)가 취출된다. 신호(GFS)는 이 신호가 출력되는 동안 정확한 프레임동기신호가 얻어지는 것을 나타내며, 시스템콘트롤러 등에 공급된다.
디코더(40)로부터의 삽입동기신호(ISYNC)와 AND 게이트(35)로부터의 검출동기신호(MSYNC)가 OR 게이트(46)에 공급되고, 출력단자(47)에 리세트신호(RESET)가 취출된다. 이 리세트신호(RESET)가 재생데이터신호중의 프레임동기신호에 대응하는 타이밍을 규정하는 출력신호이다. 즉, 데이터클록인 리세트신호(RESET)를 기준으로 하여, 재생데이터신호 EFMX의 각 심볼이 분리된다.
제 3 도에 나타낸 바와 같이, AND 게이트(42)로부터의 신호(GDSY)가 N1 카운터(48)에 클록입력으로서 공급된다. AND 게이트(44)로부터의 신호(NGSY)가 N2 카운터(49)에 클록입력으로서 공급된다. N1 카운터(48)의 캐리출력이 OR 게이트(50)를 통하여 그 자체의 리세트입력으로 되는 동시에, RS 플립플롭(52)의 리세트입력으로 된다.
N2 카운터(49)의 캐리출력이 OR 게이트(51)를 통하여 그 자체의 리세트입력으로 되는 동시에 OR 게이트(53)에 공급된다. OR 게이트(51)의 다른쪽의 입력으로서, AND 게이트(35)로부터의 검출동기신호(MSYNC)가 공급되어 있다. OR 게이트(53)에는, AND 게이트(54)의 출력신호와 단자(55)로부터의 신호가 공급된다. AND 게이트(54)에는, RS 플립플롭(52)의 출력신호(GDF)와 AND 게이트(44)로부터의 신호(NGSY)가 공급되어 있다. 단자(55)로부터의 신호는, 트랙킹에러 등이 발생했을때 1로 되는 신호이다.
OR 게이트(53)의 출력신호가 RS 플립플롭(52) 및 (56)에 대하여 각각의 세트입력으로서 공급되고, OR 게이트(50)를 통하여 N1 카운터(48)의 리세트입력으로 된다.
RS 플립플롭(56)의 리세트입력으로서, AND 게이트(35)로부터의 검출동기신호(MSYNC)가 공급된다. RS 플립플롭(56)의 출력에 얻어지는 신호(GTOP)가 OR 게이트(57)에 공급된다. 이 OR 게이트(57)에는, 디코더(41)로부터의 윈도신호(LMASK)가 공급되어 있다.
상기 N1 카운터(48)는, 신호(GDSY)가 N1회 발생한 것, 즉 프레임동기의 검출이 로크되어 있는 것을 검출하는 후방보호를 위하여 배설되어 있다. 한편, N2 카운터(49)는, 신호(NGSY)가 N2회 발생한 것, 즉 로크가 실패한 것을 검출하는 전방보호를 위하여 배설되어 있다. 일예로서, (N1=2) 및 (N2=3)으로 설정되어 있다.
제 4a 도~제 4k 도는, 검출동기신호가 정확하게 검출되었을때의 실시예의 동작을 나타낸 타이밍차트이다. 제 4a 도가 프레임동기검출회로(34)로부터의 재생동기신호(SYNC)를 나타낸다. 제 4b 도가 AND 게이트(35)에 공급되는 윈도신호(MASK)를 나타낸다. 통상, 제 4j 도에 나타낸 신호(GTOP)는, 0이므로, 디코더(41)로부터의 ±8클록의 폭의 윈도신호(LMASK)가 윈도신호(MASK)로 된다. 따라서, 제 4c 도에 나타낸 검출동기신호(MSYNC)가 정확하게 얻어진다.
클록(PLC)은 지터를 가지므로, 검출동기신호(MSYNC)는 카운터(36)가 588을 계수하기 전에 리세트되면, 삽입동기신호는 얻어지지 않는다. 역으로, 카운터(36)가 검출동기신호(MSYNC)에 의하여 리세트되기 전에 588을 계수하면, 삽입동기신호(ISYNC),는 약간 빨리 출력된다. 따라서 제 4d 도에 나타낸 바와 같이, 삽입동기신호(ISYNC)는, 주기가 정규의 것과 상이한 비트슬립 또는 소실을 포함하고 있다.
제 4c 도에 나타낸 검출동기신호(MSYNC)와 삽입동기신호(ISYNC)로부터 제 4e 도에 나타낸 AND 게이트(42)의 출력인 신호(GDSY)와 제 4f 도에 나타낸 AND 게이트(44)의 출력인 신호(NGSY)가 형성된다.
검출동기신호(MSYNC)와 삽입동기신호(ISYNC)가 제 4g 도에 나타낸 바와 같이 고주파수를 가지는 타이밍에서 일치하면, 신호(GDSY)를 계수하는 카운터(48)는, 계수치의 2까지 계수하면, 캐리출력을 발생하고, 이 캐리출력에 의하여 N1 카운터(48) 및 RS 플립플롭(52)이 리세트된다. 따라서, RS 플립플롭(52)의 출력신호(GDF)가 제 4i 도에 나타낸 바와 같이 0이고, 따라서 AND 게이트(54)는 열리지 않는다. 신호(NGSY)가 때때로 발생한다고 해도, N2 카운터(49)는 제 4h 도에 나타낸 바와 같이, 3까지 계수하지 않고 검출동기신호(MSYNC)에 의하여 리세트되므로, N2 카운터(49)로부터의 캐리출력이 발생하지 않는다. 따라서, RS 플립플롭(56)은 세트되지 않으며, 출력신호(GTOP)는 제 4j 도에 나타낸 바와 같이 0이므로, 윈도신호(MASK)는 열리지 않고, 따라서 정확한 동기신호는 검출되지 않는다.
제 3 도에 나타낸 OR 게이트(46)에는, 삽입동기신호(ISYNC)와 검출동기신호(MSYNC)가 공급되므로, 출력단자(47)에는, 제 4k 도에 나타낸 리세트신호(RESET)가 취출된다. 이 리세트신호(RESET)에 있어서, 삽입동기신호(ISYNC)와 검출동기신호(MSYNC)의 양자가 생기는 경우, 삽입동기신호(ISYNC)와 검출동기신호(MSYNC)와의 사이의 기간이 버스트에러(burst error)의 기간으로 된다. 그러나, 이 버스트에러의 기간은, 비교적 짧고, 디지탈오디오디스크의 에러정정코드에 의하여 정정할 수 있다.
제 5a 도~제 5k 도는, 트랙점프시 등으로, 재생동기신호가 에러로 되었을때의 실시예의 동작을 나타낸 타이밍차트이다. 제 5a 도에 나타낸 바와 같이, 재생동기신호(SYNC)가 a'로 나타낸 바와 같이 계속하여 소실되거나 또는 윈도신호(MASK)로 어긋난 위치에서 발생되면, 카운터(36)가 588을 계수할때마다, 디코더(40)로부터 삽입동기신호(ISYNC)가 얻어지며, 제 3 도에 나타낸 OR 게이트(46)의 출력단자(47)에 5K도에 나타낸 바와 같이, 리세트신호(RESET)가 얻어진다.
그러나, 검출동기신호(MSYNC)가 얻어지지 않으면, 제 5e 도 및 제 5f 도에 나타낸 바와 같이, AND 게이트(42)로부터의 신호(GDSY)는 소실되고, 단지 AND 게이트(44)로부터의 신호(NGSY)만이 출력된다. 따라서, N1 카운터(48)는 제 5g 도에 나타낸 바와 같이 증가되지 않고, 단지 N2 카운터(49)만이 제 5h 도에 나타낸 바와 같이 증가되며, 만일 그것이 3까지 계수하면, 캐리출력이 발생하고, RS 플립플롭(52) 및(56)이 OR 게이트(53)를 통하여 세트된다. 따라서, 제 5i 도 및 제 5j 도에 나타낸 바와 같이, 각 출력신호(GDF), (GTOP)가 1로 되며, 윈도신호(MASK)는 검출동기신호(MSYNC)가 얻어지기까지 신호(GTOP)에 의하여 열린다.
이 경우에, 재생동기신호(SYNC)가 제 5a 도의 기호 X로 나타낸 것과 같이 발생하면, 검출동기신호(MSYNC)가 AND 게이트(35)로부터 출력되므로, N2 카운터(49)는 OR 게이트(51)를 통하여 리세트되고, RS 플립플롭(56)도 리세트되어 출력신호(GTOP)는 제 5j 도에 나타낸 바와 같이 0으로 된다. 또한, 카운터(37)도 검출동기신호(MSYNC)에 의하여 리세트되므로, +8 클록폭의 윈도신호(LMASK)의 후방이 디코더(41)로부터 취출되고, 윈도신호(MASK)는 OR 게이트(57)를 통하여 출력된다. 따라서, 검출동기신호(MSYNC)가 얻어지면, 윈도신호(MASK)는 8클록 후에 닫힌다.
그러나, 재생동기신호(SYNC)가 정확하지 않을때, 윈도신호(MASK)가 윈도신호(LMASK)에 의해서만 나중에 형성되면, 남게 되는 정확한 재생동기신호(SYNC)는검출되지 않는다. 따라서, 재생동기신호(SYNC)가 검출된다고 해도 신뢰할 수 없으나, AND 게이트(42)로부터의 신호(GDSY)가 3번 생성되기까지 RS 플립플롭(52)이 세트상태로 유지된다. 따라서, AND 게이트(44)로부터의 신호(NGSY)가 1번이라도 발생되면, RS 플립플롭(56)은 AND 게이트(54) 및 OR 게이트(53)을 통하여 다시 리세트되고, 윈도신호(MASK)는 열린다.
따라서, 정확한 재생동기신호(SYNC)가 얻어지고, 신호(GDSY)가 AND 개이트(42)로부터 2번 얻어지면, N1 카운터(48)로부터 캐리출력이 발생하고, RS 플립플롭(52)이 리세트되며, 출력신호(GDF)가 제 5i 도에 나타낸 바와 같이 0으로 되고, 따라서 제 4a 도~제 4k 도에 나타낸 상태로 복귀된다.
제 5k 도에 나타낸 리세트신호(RESET)가 OR 게이트(46)의 출력단자(47)에 취출된다. 신호(GTOP)가 1의 기간에서 버스트에러가 발생한다. 이 에러의 기간을 짧게 할 수 있다.
전술한 동작설명으로부터 명백한 바와 같이, N1 카운터(48)는, 프레임동기의 검출동작이 정상으로 복귀한 것을 검출하는 후방보호의 동작을 행한다. N2 카운터(49)는, 프레임동기의 검출동작이 잘못되어 있는 것을 검출하는 전방보호의 동작을 행한다. 이 양자의 보호에 의하여, 프레임동기의 검출동작이 이상(異常)으로 된것 및 검출동자가이 정상으로 복귀한 것을 신속하게 검출할 수 있다.
본 발명에 의하면, 카운터가 고정의 클록신호를 계수함으로써, 윈도신호를 형성하므로, 윈도신호는, 재생신호로부터 추출된 비트클록에 영향받지 않는 소정의 타이밍으로 발생하고, 따라서 정규의 프레임동기신호가 발생하고 있는 경우에, 이 프레임동기신호를 확실하게 검출할 수 있다.

Claims (2)

  1. 재생된 동기(同期) 신호(SYNC)와 윈도신호(LMASK)가 공급되는 게이트회로(35)와, 상기 게이트회로로부터의 출력신호(MSYNC)와 동기하도록 구성되는 동시에, 고정의 제1클록신호(FIC)를 계수하여, 삽입동기신호(ISYNC)와 윈도신호(LMASK)를 발생하는 카운터수단(36,37,40,41)과, 상기 게이트회로로부터의 출력신호 또는 삽입동기신호에 따라서 동기검출신호(RESET)를 발생하는 수단(46)으로 이루어지는 동기신호검출회로에 있어서, 상기 카운터수단(36,37,40,41)은 재생신호로부터 형성된 제2클록신호(PLC)를 계수하여, 삽입동기신호(ISYNC)를 발생하는 제1카운터회로(36,40)와, 제1클록신호(FIC)를 계수하여, 윈도신호(LMASK)를 발생하는 제2카운터회로(37,41)를 구비하는 것을 특징으로 하는 동기신호검출회로.
  2. 재생된 동기신호(SYNC)와 윈도신호(LMASK)가 공급되는 게이트회로(35)와, 상기 게이트회로로부터의 출력신호(MSYNC)와 동기하도록 구성되는 동시에, 클록신호(FIC)를 계수하여 삽입동기신호(ISYNC)와 윈도신호(LMASK)를 발생하는 제1카운터수단(36,37,40,41)과, 상기 게이트회로로부터의 출력신호 또는 삽입동기신호에 따라서 동기검출신호(RESET)를 발생하는 수단(46)으로 이루어지는 동기신호검출회로에 있어서, 상기 게이트회로의 출력신호와 삽입동기신호간의 일치 또는 불일치를 각각 나타내는 일치신호(GDSY)와 불일치신호(NGSY)를 출력하는 수단(42,43,44)과, 일치신호를 계수하는 제2카운터수단(48)과, 불일치신호를 계수하는 제3카운터수단(49)과, 상기 제2 및 제3카운터수단의 계수치에 따라서 윈도신호의 주기를 제어하는 수단(50,51,52,53,54,56)을 구비하는 것을 특징으로 하는 동기신호검출회로.
KR1019880017176A 1987-12-23 1988-12-22 동기신호검출회로 Expired - Lifetime KR0124314B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-325669 1987-12-23
JP62325669A JP2712212B2 (ja) 1987-12-23 1987-12-23 同期信号の検出及び保護回路

Publications (2)

Publication Number Publication Date
KR890010810A KR890010810A (ko) 1989-08-10
KR0124314B1 true KR0124314B1 (ko) 1997-11-28

Family

ID=18179393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017176A Expired - Lifetime KR0124314B1 (ko) 1987-12-23 1988-12-22 동기신호검출회로

Country Status (8)

Country Link
US (1) US4979192A (ko)
EP (1) EP0322782B1 (ko)
JP (1) JP2712212B2 (ko)
KR (1) KR0124314B1 (ko)
AT (1) ATE103093T1 (ko)
AU (1) AU629522B2 (ko)
DE (1) DE3888498T2 (ko)
HK (1) HK181995A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555464B1 (ko) * 1999-02-08 2006-03-03 삼성전자주식회사 광학시스템의 프레임 동기 신호 삽입 장치 및 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173975A (ja) * 1989-09-20 1991-07-29 Canon Inc 信号抽出方法および信号抽出装置
JPH03185684A (ja) * 1989-12-14 1991-08-13 Asaka Co Ltd マルチビーム光ディスク装置の同期信号検出回路
JP2606090B2 (ja) * 1993-07-14 1997-04-30 日本電気株式会社 光学的情報制御装置
AU668448B2 (en) * 1994-01-25 1996-05-02 Nec Corporation Time-division multiplex communication transmission apparatus
CN1040824C (zh) * 1994-07-08 1998-11-18 日本胜利株式会社 数字调制/解调方法和设备
JP2972657B2 (ja) * 1997-06-20 1999-11-08 山形日本電気株式会社 Ｅｆｍ信号のフレーム周期検出回路及びｅｆｍ信号再生用ビット同期クロック信号の周波数制御方法
KR100287141B1 (ko) * 1997-11-21 2001-04-16 윤종용 비정상동기신호제거방법
KR100258332B1 (ko) * 1997-12-26 2000-06-01 윤종용 싱크검출장치와 그에 따른 광 디스크 재생장치
US6087867A (en) * 1998-05-29 2000-07-11 Lsi Logic Corporation Transaction control circuit for synchronizing transactions across asynchronous clock domains
US6320881B1 (en) * 1998-06-25 2001-11-20 Cypress Semiconductor Corp. Method, architecture and circuit for locking a data transmission frame
JP2004007267A (ja) * 2002-05-31 2004-01-08 Panasonic Communications Co Ltd Ｄｓｌモデム装置及びｄｓｌ通信における通信制御方法
JP2004056432A (ja) * 2002-07-19 2004-02-19 Sony Corp 同期信号検出装置、同期信号検出方法
US7372928B1 (en) * 2002-11-15 2008-05-13 Cypress Semiconductor Corporation Method and system of cycle slip framing in a deserializer
KR100524954B1 (ko) * 2003-03-17 2005-11-01 삼성전자주식회사 광 디스크 시스템에서 데이터 복조 에러를 감소시키는프레임 싱크 신호 검출 장치 및 검출 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3159812A (en) * 1962-03-26 1964-12-01 Bell Telephone Labor Inc Frame synchronization of pulse transmission systems
US4611335A (en) * 1981-09-30 1986-09-09 Hitachi, Ltd. Digital data synchronizing circuit
CA1212729A (en) * 1981-12-08 1986-10-14 Hiroshi Ogawa Digital signal detecting and compensating circuit with adjustable window signal
US4453260A (en) * 1982-06-15 1984-06-05 Tokyo Shibaura Denki Kabushiki Kaisha Synchronizing circuit for detecting and interpolating sync signals contained in digital signal
JPS6083264A (ja) * 1983-10-14 1985-05-11 Nippon Gakki Seizo Kk フレ−ム同期したカウンタ回路
JPS60106073A (ja) * 1983-11-14 1985-06-11 Toshiba Corp 記録再生装置
JPH0640419B2 (ja) * 1985-05-28 1994-05-25 ソニー株式会社 同期信号の検出回路
US4872155A (en) * 1987-03-13 1989-10-03 Pioneer Electronic Corporation Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock
JPH0538441Y2 (ko) * 1987-07-29 1993-09-29

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555464B1 (ko) * 1999-02-08 2006-03-03 삼성전자주식회사 광학시스템의 프레임 동기 신호 삽입 장치 및 방법

Also Published As

Publication number Publication date
US4979192A (en) 1990-12-18
EP0322782A3 (en) 1991-02-27
AU2703788A (en) 1989-06-29
EP0322782B1 (en) 1994-03-16
JP2712212B2 (ja) 1998-02-10
HK181995A (en) 1995-12-08
DE3888498T2 (de) 1994-06-23
EP0322782A2 (en) 1989-07-05
DE3888498D1 (de) 1994-04-21
JPH01166375A (ja) 1989-06-30
ATE103093T1 (de) 1994-04-15
KR890010810A (ko) 1989-08-10
AU629522B2 (en) 1992-10-08

Similar Documents

Publication Publication Date Title
KR0124314B1 (ko) 동기신호검출회로
US4596981A (en) Synchronizing signal detecting circuit in a digital signal transmitting system
JPH06195893A (ja) データ記録方法及び装置
KR920008110B1 (ko) 디지탈신호기록재생장치
US5050171A (en) Burst error correction apparatus
JPS6215946B2 (ko)
JP2615727B2 (ja) エラー訂正回路の制御装置
JPS62165769A (ja) デイジタルデ−タ記録再生装置
KR100528108B1 (ko) 고정밀동기화를실현할수있는동기회로및광디스크재생장치
KR100192409B1 (ko) 디지탈 신호처리장치
JPH04360070A (ja) 磁気記録再生装置
KR100257622B1 (ko) 데이터복조방법
JP2882612B2 (ja) 同期回路
JP3321884B2 (ja) 同期ブロック検出方法および同期ブロック検出装置
JPH03198432A (ja) 符号・復号器
JPH0551986B2 (ko)
JP3377821B2 (ja) 光ディスク装置の信号処理装置
JPS6320774A (ja) デイジタル信号伝送装置
JPS60245334A (ja) デジタル信号再生装置
JPS59171076A (ja) 情報読取装置における情報検出点の相対移動速度制御装置
JPH0883471A (ja) 同期信号の保護回路
JPS60195783A (ja) デジタル復調装置
JPS60182282A (ja) Ｖｉｔｃ読み取り装置
JPS59110016A (ja) マルチチヤンネルｐｃｍ録音再生装置
JPS61227271A (ja) デ−タストロ−ブ回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19881222

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19931006

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19881222

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970421

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970912

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970924

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970924

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 19990915

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20001017

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20020821

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20030814

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20040819

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20050831

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20060907

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20070828

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20080813

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20090827

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20100924

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20110920

Start annual number: 15

End annual number: 15

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20130609

Termination category: Expiration of duration