JPS60182282A - Ｖｉｔｃ読み取り装置 - Google Patents
Ｖｉｔｃ読み取り装置Info
- Publication number
- JPS60182282A JPS60182282A JP59036126A JP3612684A JPS60182282A JP S60182282 A JPS60182282 A JP S60182282A JP 59036126 A JP59036126 A JP 59036126A JP 3612684 A JP3612684 A JP 3612684A JP S60182282 A JPS60182282 A JP S60182282A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- vitc
- period
- terminal
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は・ ビデオテープ編集等におけるテープ位置情
報としてビデオ信号の垂直ブランキング期間の所定位置
に配されるＶＩＴＣ（垂直インターバルタイムコード）
信号を読み取るためのＶＩＴＣ読み取り装置に関し、特
に、高周波ノイズによる読み取り誤りを確実ζこ検出し
得るＶＩＴＣ読み取り装置に関する。
報としてビデオ信号の垂直ブランキング期間の所定位置
に配されるＶＩＴＣ（垂直インターバルタイムコード）
信号を読み取るためのＶＩＴＣ読み取り装置に関し、特
に、高周波ノイズによる読み取り誤りを確実ζこ検出し
得るＶＩＴＣ読み取り装置に関する。
ビデオテープの編集作業効率を高めるために、テープ位
置情報としてのタイムコード信号をテープに記録するこ
とが従来より行われている。このタイムコードとしては
、ビデオテープのテープ走行方向（長手方向）に沿った
トラックに記録される長手方向タイムコード、いわゆる
ＬＴＣと、斜めのビデオトラック上の垂直ブランキング
区間に記録される垂直インターバルタイムコード、いわ
ゆるＶＩＴＣとが広く用いられている。
置情報としてのタイムコード信号をテープに記録するこ
とが従来より行われている。このタイムコードとしては
、ビデオテープのテープ走行方向（長手方向）に沿った
トラックに記録される長手方向タイムコード、いわゆる
ＬＴＣと、斜めのビデオトラック上の垂直ブランキング
区間に記録される垂直インターバルタイムコード、いわ
ゆるＶＩＴＣとが広く用いられている。
ここで、上記ＶＩＴＣは、第１図のようなコードフォー
マットを有し、垂直ブランキング期間内の所定のＨ期間
（Ｈは水平走査期間）、例えば第１２Ｈ目と第１４Ｈ目
の各Ｈ期間の有効範囲内に９０ビツトを配している。信
号変調方式としては、データが°Ｔ“から“°０°°へ
、まγこは°°０°°から°′１°°へ 。
マットを有し、垂直ブランキング期間内の所定のＨ期間
（Ｈは水平走査期間）、例えば第１２Ｈ目と第１４Ｈ目
の各Ｈ期間の有効範囲内に９０ビツトを配している。信
号変調方式としては、データが°Ｔ“から“°０°°へ
、まγこは°°０°°から°′１°°へ 。
のように変化したときのみトランジッション（反転、遷
移）が生じ、隣接するデータが同じときはトランジッシ
ョンが起らないような変形ＮＲＺ変調力式を採用してお
り、ヒツトクロック周波数ｆＢはカラーサブキャリア周
波数Ｊｓｃの％に選んでいる。ここで、上記変調方式に
おいて同じデータが連続するときにはトランジッション
間隔がいくらでも長くなる点、およびビテオテーブのス
ローやスチル再生時等に再生信号のＩＨの長さが変化す
る点を考慮して、ＶＩＴＣの先頭位置より２ヒツトずつ
順次８ビツトおきに（］０ビ０ヒツトで）同期ビットと
じての°’１０”を分散して配置し、データ読み取りク
ロック等のタイミングをとるようにしている。さらに、
データがドロップアウト等で欠落した場合等に誤った値
が読み込まれないように、ＶＩＴＣの末尾８ビツトをＣ
Ｒ，Ｃ（周期性冗長チェック）コードに当てている。
移）が生じ、隣接するデータが同じときはトランジッシ
ョンが起らないような変形ＮＲＺ変調力式を採用してお
り、ヒツトクロック周波数ｆＢはカラーサブキャリア周
波数Ｊｓｃの％に選んでいる。ここで、上記変調方式に
おいて同じデータが連続するときにはトランジッション
間隔がいくらでも長くなる点、およびビテオテーブのス
ローやスチル再生時等に再生信号のＩＨの長さが変化す
る点を考慮して、ＶＩＴＣの先頭位置より２ヒツトずつ
順次８ビツトおきに（］０ビ０ヒツトで）同期ビットと
じての°’１０”を分散して配置し、データ読み取りク
ロック等のタイミングをとるようにしている。さらに、
データがドロップアウト等で欠落した場合等に誤った値
が読み込まれないように、ＶＩＴＣの末尾８ビツトをＣ
Ｒ，Ｃ（周期性冗長チェック）コードに当てている。
ところで、従来のＶＩＴＣ読み取り装置においては、ガ
ートバンドノイズやドロップアウト等で損傷を受けた信
号や、ＶＩＴＣ以外のノイズ信号等を誤ってＶＩＴＣテ
ータデーて読み込むことのないように、上記ＣＲＣコー
ドによる誤り検出と、上記同期ビットが全て正しく再生
されたか否かを検出する誤り検出とを併用している。
ートバンドノイズやドロップアウト等で損傷を受けた信
号や、ＶＩＴＣ以外のノイズ信号等を誤ってＶＩＴＣテ
ータデーて読み込むことのないように、上記ＣＲＣコー
ドによる誤り検出と、上記同期ビットが全て正しく再生
されたか否かを検出する誤り検出とを併用している。
しかしながら、これだけの誤り検出では、次のような信
号が入力された時に誤りを検出できないことが僅かなが
らある。すなわち、ＶＩＴＣ信号がガートバンドノイズ
等により連続して損傷したようなバースト誤りを含む信
号が入力された時、また、色信号（クロマ信号）のよう
に連続した信号がＶＩＴＣ信号挿入期間と略同−期間に
わたって入力された時に、誤りを検出できずにこのよう
な信号をＶＩ’Ｉ’Ｃテータとしデーみ込んでしまい、
場合によってはテープ編集位置が狂ったり、編集装置が
誤動作する等の悪影響が生じてしまうことがある。
号が入力された時に誤りを検出できないことが僅かなが
らある。すなわち、ＶＩＴＣ信号がガートバンドノイズ
等により連続して損傷したようなバースト誤りを含む信
号が入力された時、また、色信号（クロマ信号）のよう
に連続した信号がＶＩＴＣ信号挿入期間と略同−期間に
わたって入力された時に、誤りを検出できずにこのよう
な信号をＶＩ’Ｉ’Ｃテータとしデーみ込んでしまい、
場合によってはテープ編集位置が狂ったり、編集装置が
誤動作する等の悪影響が生じてしまうことがある。
本発明は、上述の実情に鑑み、簡単な回路構成によりＶ
ＩＴＣ信号の読み誤り、特に正常なＶＩＴＣ信号よりも
高い周波数の信号による読み誤りを確実に検出できるよ
うなＶＩＴＣ読み取り装置の提供を目的とする。
ＩＴＣ信号の読み誤り、特に正常なＶＩＴＣ信号よりも
高い周波数の信号による読み誤りを確実に検出できるよ
うなＶＩＴＣ読み取り装置の提供を目的とする。
３−
すなわち、本発明に係るＶＩＴＣ読み取り装置の特徴は
、ビデオ信号の垂直ブランキング期間内の所定位置に挿
入されるＶＩＴＣ信号（垂直インターバルタイムコード
信号）を読み取るＶＩＴＣ読み取り装置において、上記
ＶＩＴＣを表すディジタル信号のビット周期未満の期間
当り２回以上の信号トランジッションがあるか否かを検
出する手段を設け、この検出手段の出力によりＶＩＴＣ
読み取り誤り検出を行うことである。ここで上記検出手
段としては、信号の両方向（立上りおよび立下り方向）
のトランジツションを検出するモノに限定されず、回路
構成を簡略化するために、同一方向のトランジッション
、例えば信号の立下りのみを検出するように構成しても
よく、この場合にはビット周期ＴＢの２倍である２ＴＢ
未満の期間内に同一方向のトランジツション（例えば立
下り）が２回以上あるか否かを検出することになる。
、ビデオ信号の垂直ブランキング期間内の所定位置に挿
入されるＶＩＴＣ信号（垂直インターバルタイムコード
信号）を読み取るＶＩＴＣ読み取り装置において、上記
ＶＩＴＣを表すディジタル信号のビット周期未満の期間
当り２回以上の信号トランジッションがあるか否かを検
出する手段を設け、この検出手段の出力によりＶＩＴＣ
読み取り誤り検出を行うことである。ここで上記検出手
段としては、信号の両方向（立上りおよび立下り方向）
のトランジツションを検出するモノに限定されず、回路
構成を簡略化するために、同一方向のトランジッション
、例えば信号の立下りのみを検出するように構成しても
よく、この場合にはビット周期ＴＢの２倍である２ＴＢ
未満の期間内に同一方向のトランジツション（例えば立
下り）が２回以上あるか否かを検出することになる。
このようなＶＩＴＣ読み取り装置によれば、ガートバン
ドノイズによるバースト誤りやクロマ信号のように正規
のＶＩＴＣ信号よりも高い周波数４− の信号が入力された場合に、読み誤りを確実に検出でき
る。
ドノイズによるバースト誤りやクロマ信号のように正規
のＶＩＴＣ信号よりも高い周波数４− の信号が入力された場合に、読み誤りを確実に検出でき
る。
第２図は本発明に係るＶＩＴＣ読み取り装置の一実施例
を示すブロック回路図である。
を示すブロック回路図である。
この第２図において、ビデオチープレコータ０）回転ビ
デオヘッドからのＶＩＴＣ再生信号（第３図ａ参照）は
、入力端子１を介してＶ Ｉ Ｔ ＣＩＪ −ダ回路部
２に供給されている。このＶ Ｉ Ｔ ＣＩＪ −ダ回
路部２には、入力端子３からの第３図すに示すような水
平同期信号も供給されており、この水平同期信号に応じ
てＶ Ｉ Ｔ ＣＩＪ−ダ回路部２がリセットされて、
次の水平同期信号までの間にＶＩＴＣを読み取るように
している。読み取られたＶＩＴＣデータは出力端子４を
介して取り出される。
デオヘッドからのＶＩＴＣ再生信号（第３図ａ参照）は
、入力端子１を介してＶ Ｉ Ｔ ＣＩＪ −ダ回路部
２に供給されている。このＶ Ｉ Ｔ ＣＩＪ −ダ回
路部２には、入力端子３からの第３図すに示すような水
平同期信号も供給されており、この水平同期信号に応じ
てＶ Ｉ Ｔ ＣＩＪ−ダ回路部２がリセットされて、
次の水平同期信号までの間にＶＩＴＣを読み取るように
している。読み取られたＶＩＴＣデータは出力端子４を
介して取り出される。
次に、本発明の要旨となる構成として、２個のＤ型フリ
ップフロップ１１．１２およびＮＡＮＤゲート１３を用
いて、上記入力端子１からの再生信号に誤りが無いか否
かを検出し、ている。この誤り検出は、上記再生信号の
トランジツション（変化あるいは反転）の頻度を検出す
ることにより行っており、基本的には、前述のように変
形ＮＲＺ変調されたＶＩＴＣ信号の最小反転間隔（信号
中の隣り合った２つのトランジツション間隔のうち最も
短いもの）はＶＩＴＣのビット周期ＴＢとなることから
、上記再生信号中にＴＢよりも短かい間隔でトランジッ
ションが存在するときには何らかの信号誤りが発生して
いることになり、ビット周波ＴＢ未満の時間内に２回以
上のトランジツションが含まれているか否かを検出する
ことで信号誤りの検出が行える。
ップフロップ１１．１２およびＮＡＮＤゲート１３を用
いて、上記入力端子１からの再生信号に誤りが無いか否
かを検出し、ている。この誤り検出は、上記再生信号の
トランジツション（変化あるいは反転）の頻度を検出す
ることにより行っており、基本的には、前述のように変
形ＮＲＺ変調されたＶＩＴＣ信号の最小反転間隔（信号
中の隣り合った２つのトランジツション間隔のうち最も
短いもの）はＶＩＴＣのビット周期ＴＢとなることから
、上記再生信号中にＴＢよりも短かい間隔でトランジッ
ションが存在するときには何らかの信号誤りが発生して
いることになり、ビット周波ＴＢ未満の時間内に２回以
上のトランジツションが含まれているか否かを検出する
ことで信号誤りの検出が行える。
本発明の実施例においては、回路構成を簡略化するため
に、特に同一方向のトランジッション、例えば°’ Ｈ
” （ハイレベル）から’ Ｌ ” （ローレベル）へ
のトランジッション（いわゆる信号の立下り）を検出す
るようにし、この同一方向のトランジッション、例えば
立下りが、２ＴＢ（ＴＢ はＶＩＴＣのビット周期）未
満の所定期間Ｔｃ内に２回以上含まれているか否かを上
記２個のＤ型フリップフロップ１１．１２で検出し、こ
の検出状態の保持（ただし次の水平同期パルスが得られ
るまでの間）をＤ型フリップフロップ１２とＮＡＮＤゲ
ート１３とで行っている。
に、特に同一方向のトランジッション、例えば°’ Ｈ
” （ハイレベル）から’ Ｌ ” （ローレベル）へ
のトランジッション（いわゆる信号の立下り）を検出す
るようにし、この同一方向のトランジッション、例えば
立下りが、２ＴＢ（ＴＢ はＶＩＴＣのビット周期）未
満の所定期間Ｔｃ内に２回以上含まれているか否かを上
記２個のＤ型フリップフロップ１１．１２で検出し、こ
の検出状態の保持（ただし次の水平同期パルスが得られ
るまでの間）をＤ型フリップフロップ１２とＮＡＮＤゲ
ート１３とで行っている。
すなわち、先ずクロック入力端子１４からの入力パルス
信号を、カウンタ等より成る分周器１５により例えば１
／１．６〜１／３２に分周することにより、上記所定期
間Ｔｃのパルス幅を有するパルス信号（第４図Ｃ）を得
る。このパルス信号は、Ｄ型フリップフロップ１１のリ
セット端子Ｒに供給されるリセットパルス信号である。
信号を、カウンタ等より成る分周器１５により例えば１
／１．６〜１／３２に分周することにより、上記所定期
間Ｔｃのパルス幅を有するパルス信号（第４図Ｃ）を得
る。このパルス信号は、Ｄ型フリップフロップ１１のリ
セット端子Ｒに供給されるリセットパルス信号である。
第２図の例においては、上記リセット端子Ｒは゛Ｌ゛能
動、いわゆるローアクテイヴとなっており、第３図Ｃの
リセットパルス信号がＩＩＬ”状態のときフリップフロ
ップ１１はリセット状態にある。従ってフリップフロッ
プ１１が動作可能なのは、上記リセットパルス信号が°
゛Ｈ゛となっている上記所定期間ＴＣの間であり、この
間に上記再生信号の立下りが２回以上含まれるか否かを
２個のフリップフロップ１１．１２で検出するわけであ
る。
動、いわゆるローアクテイヴとなっており、第３図Ｃの
リセットパルス信号がＩＩＬ”状態のときフリップフロ
ップ１１はリセット状態にある。従ってフリップフロッ
プ１１が動作可能なのは、上記リセットパルス信号が°
゛Ｈ゛となっている上記所定期間ＴＣの間であり、この
間に上記再生信号の立下りが２回以上含まれるか否かを
２個のフリップフロップ１１．１２で検出するわけであ
る。
ところで、上記所定期間Ｔｃは、原理的には２ＴＢ未満
（Ｔｏ （２Ｔｎ ）となることが必要であるが、現実
の回路動作を考慮するとき、ＴＣが２ＴＢ に等しい（
ＴＣ＝２ ＴＢ ）場合でも、２ＴＢ間隔の立下りを検
出してしまうことはない。そこで、入力端子１４には周
波数８ｆＢ （ｆｎはＶＩＴＣのピットクロック周波数
）のパルス信号を供給し、これを分周器１５で例えば１
７１６〜１／３２に分周して上記リセットパルス信号を
得るようにしており、１／３２に分周したときには、第
３図Ｃに示すように、周期が４ＴＢでデユーティが５０
チ、すなわちＴｃ＝２Ｔｎのリセットパルス信号がフリ
ップフロップ１１のリセット端子Ｈに供給されることに
なる。ただし、上記再生信号にジッタ等が含まれ、正常
な再生信号の最小反転間隔がＴＢ近傍の微小範囲で変動
する場合には、ＴＣがＴ。
（Ｔｏ （２Ｔｎ ）となることが必要であるが、現実
の回路動作を考慮するとき、ＴＣが２ＴＢ に等しい（
ＴＣ＝２ ＴＢ ）場合でも、２ＴＢ間隔の立下りを検
出してしまうことはない。そこで、入力端子１４には周
波数８ｆＢ （ｆｎはＶＩＴＣのピットクロック周波数
）のパルス信号を供給し、これを分周器１５で例えば１
７１６〜１／３２に分周して上記リセットパルス信号を
得るようにしており、１／３２に分周したときには、第
３図Ｃに示すように、周期が４ＴＢでデユーティが５０
チ、すなわちＴｃ＝２Ｔｎのリセットパルス信号がフリ
ップフロップ１１のリセット端子Ｈに供給されることに
なる。ただし、上記再生信号にジッタ等が含まれ、正常
な再生信号の最小反転間隔がＴＢ近傍の微小範囲で変動
する場合には、ＴＣがＴ。
２軛よりやや短かくなるように分周器１５の分周比を設
定することが好ましい。
定することが好ましい。
なお、入力端子１４に供給されるパルス信号の周波数は
、ＳＭＰＴＥ規格の場合に１４．３１８ ＭＨｚとし、
ＥＢＵ規格の場合に１４．５００ ＭＨｚとすればよい
。
、ＳＭＰＴＥ規格の場合に１４．３１８ ＭＨｚとし、
ＥＢＵ規格の場合に１４．５００ ＭＨｚとすればよい
。
次に、入力端子１からの上記ＶＩＴＣ再生信号（第３図
ａ）は、Ｄ型フリップフロップ１１．１２の各クロック
入力端子ＣＫに供給されている。
ａ）は、Ｄ型フリップフロップ１１．１２の各クロック
入力端子ＣＫに供給されている。
Ｄ型フリップフロップ１１のテーク入力端子りは、＋５
ｖ電源端子１６が接続されることによって、常時ｕ Ｈ
＋＋ （ハイレベル）となっている。従って、Ｄ型フリ
ップフロップ１１がリセットされていないとき、すなわ
ち第３図Ｃのリセットパルス信号がＨ°゛となっている
期間“Ｔｃ゛内に、クロック入力端子ＣＫへの入力信号
である第３図ａのＶＩＴＣ再生信号が°′Ｈ°°から°
゛Ｌ゛に変化するタイミング（信号立下りのタイミング
）で、該フリップフロップ１１のＱ出力が第３図ｄに示
すように°”Ｌ １１からＩＩＨＩ＋に変化し、第３図
Ｃのリセットパルス信号が１１ＬＩ＋となるまで上記Ｑ
出力はＨ“を持続する。このＱ出力は、次段のＤ型フリ
ップフロップ１２のデータ入力端子りに供給されている
。このフリップフロップ１２のリセット端子Ｒには、入
力端子３からの上記水平同期信号（第３図ｂ）が供給さ
れており、セット端子Ｓには、この水平同期信号（第３
図ｂ）と該フリップフロップ１２のＱ出力とがＮＡＮＤ
ゲート１３を介すことによって得られた信号が供給され
ている。
ｖ電源端子１６が接続されることによって、常時ｕ Ｈ
＋＋ （ハイレベル）となっている。従って、Ｄ型フリ
ップフロップ１１がリセットされていないとき、すなわ
ち第３図Ｃのリセットパルス信号がＨ°゛となっている
期間“Ｔｃ゛内に、クロック入力端子ＣＫへの入力信号
である第３図ａのＶＩＴＣ再生信号が°′Ｈ°°から°
゛Ｌ゛に変化するタイミング（信号立下りのタイミング
）で、該フリップフロップ１１のＱ出力が第３図ｄに示
すように°”Ｌ １１からＩＩＨＩ＋に変化し、第３図
Ｃのリセットパルス信号が１１ＬＩ＋となるまで上記Ｑ
出力はＨ“を持続する。このＱ出力は、次段のＤ型フリ
ップフロップ１２のデータ入力端子りに供給されている
。このフリップフロップ１２のリセット端子Ｒには、入
力端子３からの上記水平同期信号（第３図ｂ）が供給さ
れており、セット端子Ｓには、この水平同期信号（第３
図ｂ）と該フリップフロップ１２のＱ出力とがＮＡＮＤ
ゲート１３を介すことによって得られた信号が供給され
ている。
従って、第３図ａの再生信号中に正規のＶＩＴＣ信号の
最高周波数よりも高い周波数のエラー信号成分［１が含
まれているとき、フリップフロップ１１のＱ出力が“°
Ｈ°゛である間に、上記エラー信号成分ＥＥＬζこよっ
てフリップフロップ１２のデータ入力端子りのレベルが
Ｈ゛からＬ゛に変化すると、該フリップフロップ１２の
Ｑ出力は第３図ｅに示すように°Ｌ′′から”ＨＩＩに
変化し、このＱ出力がＮＡＮＤゲート１３を介してフリ
ップフロップ１２のセット端子Ｓに供給されることより
、水平同期信号（第３図ｂ）が再び“′Ｌ′°となるま
でフリップフロップ１２のＱ出力は°°Ｈ°′状態に保
たれる。
最高周波数よりも高い周波数のエラー信号成分［１が含
まれているとき、フリップフロップ１１のＱ出力が“°
Ｈ°゛である間に、上記エラー信号成分ＥＥＬζこよっ
てフリップフロップ１２のデータ入力端子りのレベルが
Ｈ゛からＬ゛に変化すると、該フリップフロップ１２の
Ｑ出力は第３図ｅに示すように°Ｌ′′から”ＨＩＩに
変化し、このＱ出力がＮＡＮＤゲート１３を介してフリ
ップフロップ１２のセット端子Ｓに供給されることより
、水平同期信号（第３図ｂ）が再び“′Ｌ′°となるま
でフリップフロップ１２のＱ出力は°°Ｈ°′状態に保
たれる。
このＱ出力が読み誤り検出信号（エラー検出信号）とな
る。
る。
以上のように、フリップフロップ１２のＱ出力がＩＩ
Ｌ １１から°°Ｈ゛°に変化するのは、分周器１５か
らのパルス信号（第３図Ｃ）が”°Ｈ°゛となっている
上記期間Ｔｃ （この例ではＴｃ＝；１ｊＴｎ）の間に
おいて、第３図ａの再生信号に１回目の立下りが生ずる
ことにより第１のフリップフロップ１１のＱ出力がＨ゛
°となるとともに、さらに第２のフリ・ンプフロツプ１
２のクロック入力である上記再生信号（第３図ａ）に２
回目の立下りが生じた場合である。これは、第３図ａの
エラー信号成分ＥＲのように、信号の立下りが上記期間
Ｔｃ以内に２回以上含まれている場合であり、前述した
ように、正規の（エラーなしの）ＶＩＴＣ信号にはこの
ような短期間の立下りは生じないことから、ガートバン
ドノイズによるバースト信号等が重畳したものであるこ
とが確認できる。
Ｌ １１から°°Ｈ゛°に変化するのは、分周器１５か
らのパルス信号（第３図Ｃ）が”°Ｈ°゛となっている
上記期間Ｔｃ （この例ではＴｃ＝；１ｊＴｎ）の間に
おいて、第３図ａの再生信号に１回目の立下りが生ずる
ことにより第１のフリップフロップ１１のＱ出力がＨ゛
°となるとともに、さらに第２のフリ・ンプフロツプ１
２のクロック入力である上記再生信号（第３図ａ）に２
回目の立下りが生じた場合である。これは、第３図ａの
エラー信号成分ＥＲのように、信号の立下りが上記期間
Ｔｃ以内に２回以上含まれている場合であり、前述した
ように、正規の（エラーなしの）ＶＩＴＣ信号にはこの
ような短期間の立下りは生じないことから、ガートバン
ドノイズによるバースト信号等が重畳したものであるこ
とが確認できる。
このようなフリップフロップ１２から出力されるエラー
検出信号としてのＱ出力（第３図ｅ）は、Ｖ Ｉ Ｔ
ＣＩＪ−ダ回路笥Ｓ２内のＯＲ回路（論理和回路）６に
供給され、このＯＲ回路６において、他のエラー検出信
号、例えば前述したＣＲ，Ｃ（周期性冗長チェック）コ
ードに基くエラー検出信号や、１ｌ− ＶＩＴＣ内の同期ビット検出に基くエラー検出信号との
論理和がとられ、これらの信号の少なくとも１つがエラ
ー検出状態（ＩＩ ＨＩ＋状態）となったときに、出力
端子７より最終的なエラー検出信号が出力される。
検出信号としてのＱ出力（第３図ｅ）は、Ｖ Ｉ Ｔ
ＣＩＪ−ダ回路笥Ｓ２内のＯＲ回路（論理和回路）６に
供給され、このＯＲ回路６において、他のエラー検出信
号、例えば前述したＣＲ，Ｃ（周期性冗長チェック）コ
ードに基くエラー検出信号や、１ｌ− ＶＩＴＣ内の同期ビット検出に基くエラー検出信号との
論理和がとられ、これらの信号の少なくとも１つがエラ
ー検出状態（ＩＩ ＨＩ＋状態）となったときに、出力
端子７より最終的なエラー検出信号が出力される。
ここで、分周器１５による分周比を上記１／３２から１
／１６までの所望の値に設定することにより、上記所定
期間Ｔｃを２ＴＢ からＴｎ ｉでの対応する値とする
ことができ、例えば１／１６に分周した場合には、第３
図Ｃ′に示すように、分周器１５からのパルス信号がＨ
°゛となっている期間ＴｃはＴＢ（ＶＩＴＣのビット周
期）に等しくなる。この１／１６分周の場合には、フリ
ップフロップ１１からのＱ出力は第３図ｄ′のようにな
り、この第３図ｄ′の信号が°“Ｈ＋＋となっている間
に上記エラー信号成分ＥＦＬｊこよって信号の立下りが
生ずると、第３ｅ′に示すようにフリップフロップ１２
のＱ出力が１１Ｈ１１となり、前述の例と同様にエラー
検出が行なわれる。この１／１６分周のときには、ＴＢ
間に２回以上の信号の立下りがあるか否かを検出するこ
１２− とになり、立下り間隔がＴｏより短かいようなエラー信
号成分の検出を確実に行える。
／１６までの所望の値に設定することにより、上記所定
期間Ｔｃを２ＴＢ からＴｎ ｉでの対応する値とする
ことができ、例えば１／１６に分周した場合には、第３
図Ｃ′に示すように、分周器１５からのパルス信号がＨ
°゛となっている期間ＴｃはＴＢ（ＶＩＴＣのビット周
期）に等しくなる。この１／１６分周の場合には、フリ
ップフロップ１１からのＱ出力は第３図ｄ′のようにな
り、この第３図ｄ′の信号が°“Ｈ＋＋となっている間
に上記エラー信号成分ＥＦＬｊこよって信号の立下りが
生ずると、第３ｅ′に示すようにフリップフロップ１２
のＱ出力が１１Ｈ１１となり、前述の例と同様にエラー
検出が行なわれる。この１／１６分周のときには、ＴＢ
間に２回以上の信号の立下りがあるか否かを検出するこ
１２− とになり、立下り間隔がＴｏより短かいようなエラー信
号成分の検出を確実に行える。
以上説明した本発明の実施例によれば、ガートバンドノ
イズによるバースト誤りやクロマ信号をＶＩＴＣ信号と
誤って読み取るような場合でも、これらの信号の周波数
は正規の（エラー無しの）ＶＩＴＣ信号の最高周波数よ
りも高くなっており、所定時間Ｔｃ当りの同一方向のト
ランジツション（例えば立下り）が多く含まれることよ
り、確実に誤り検出が行える。しかも本実施例において
は、同一方向のトランジツション（例えば立下り）を検
出しているため、両方向のトランジツションを検出する
場合に比べて回路構成が簡略化できる。
イズによるバースト誤りやクロマ信号をＶＩＴＣ信号と
誤って読み取るような場合でも、これらの信号の周波数
は正規の（エラー無しの）ＶＩＴＣ信号の最高周波数よ
りも高くなっており、所定時間Ｔｃ当りの同一方向のト
ランジツション（例えば立下り）が多く含まれることよ
り、確実に誤り検出が行える。しかも本実施例において
は、同一方向のトランジツション（例えば立下り）を検
出しているため、両方向のトランジツションを検出する
場合に比べて回路構成が簡略化できる。
なお、本発明は上記実施例のみに限定されるものではな
く、例えば、分周器１５からのパルス信号が°°Ｈ°゛
となる期間について再生信号の立下りを検出してエラー
検出を行っているが、これと並列的にフリップフロップ
１１．１２およびＮＡＮＤゲート１３をもう一組設けて
、分局器１５からのパルス信号が＋＋ Ｌ ＋＋となっ
ている期間についても工ラー検出を行うようにしてもよ
い。この場合には、付加した第１のフリップフロップの
リセット端子Ｒをハイアクティブにするか、あるいは分
周器１− ５から上記実施例とは逆位相のパルス信号を
リセットパルスとして、取り出し、このパルス信号を付
加した第１のフリップフロップのローアクティヴのリセ
ット端子Ｒに供給すればよい。また、分周器１５の分周
比は１／３２〜１／１６に限定されず、正規のＶＩＴＣ
信号の場合には２回以上の立下りが含まれないような所
定期間Ｔｃの゛Ｈ゛状態を実現できるパルス信号が得ら
れればよい。
く、例えば、分周器１５からのパルス信号が°°Ｈ°゛
となる期間について再生信号の立下りを検出してエラー
検出を行っているが、これと並列的にフリップフロップ
１１．１２およびＮＡＮＤゲート１３をもう一組設けて
、分局器１５からのパルス信号が＋＋ Ｌ ＋＋となっ
ている期間についても工ラー検出を行うようにしてもよ
い。この場合には、付加した第１のフリップフロップの
リセット端子Ｒをハイアクティブにするか、あるいは分
周器１− ５から上記実施例とは逆位相のパルス信号を
リセットパルスとして、取り出し、このパルス信号を付
加した第１のフリップフロップのローアクティヴのリセ
ット端子Ｒに供給すればよい。また、分周器１５の分周
比は１／３２〜１／１６に限定されず、正規のＶＩＴＣ
信号の場合には２回以上の立下りが含まれないような所
定期間Ｔｃの゛Ｈ゛状態を実現できるパルス信号が得ら
れればよい。
さらに、現実の回路動作上では、分周器１５からのパル
ス信号の立上りや立下りと完全にタイミングの一致した
再生信号の立下りは検出できないことより、分周器１５
の分周比を１／６４に設定し、上記所定期間Ｔｃを４Ｔ
Ｂにするとともに、このパルス信号の立上りを再生信号
の立下りと同期させることによって、第２図の回路構成
をそのまま用いてエラー検出が行なえる。
ス信号の立上りや立下りと完全にタイミングの一致した
再生信号の立下りは検出できないことより、分周器１５
の分周比を１／６４に設定し、上記所定期間Ｔｃを４Ｔ
Ｂにするとともに、このパルス信号の立上りを再生信号
の立下りと同期させることによって、第２図の回路構成
をそのまま用いてエラー検出が行なえる。
以上の説明からも明らかなように、本発明に係るＶＩＴ
Ｃ読み取り装置によれば、再生信号中のトランジッショ
ンの頻度を検出することによって、簡単な回路構成にも
かかわらず、正規の（エラー無しの）ＶＩＴＣ信号以外
の信号成分、特に周波数の高いノイズ成分やクロマ信号
等を確実に検出でき、ＶＩＴＣ読み取りの信頼性を大幅
に高めることができる。
Ｃ読み取り装置によれば、再生信号中のトランジッショ
ンの頻度を検出することによって、簡単な回路構成にも
かかわらず、正規の（エラー無しの）ＶＩＴＣ信号以外
の信号成分、特に周波数の高いノイズ成分やクロマ信号
等を確実に検出でき、ＶＩＴＣ読み取りの信頼性を大幅
に高めることができる。
第１図はＶＩＴＣのコードフォーマツトラ示す図、第２
図は本発明の一実施例を示すブロック回路図、第３図は
第２図の回路の動作を説明するためのタイミングチャー
トである。 １・・・・・・・・・・・・・・・・・・ＶＩＴＣ再生
信号入力端子２・・・・・・・・・・・・・・・・・・
Ｖ Ｉ Ｔ ＣＩＪ−ダ回路部４・・・・・・・・・・
・・・・・・・・データ出力端子Ｉ・・・・・・・・・
・・・・・・・・・エラー検出信号出力端子１１．１２
・・・・・・Ｄ型フリップフロップ１３・・・・・・・
・・・・・・・・ＮＡＮＤゲート１５・・・・・・・・
・・・・・・・分周器特開昭ＧＯ−１８２２８２（６）
図は本発明の一実施例を示すブロック回路図、第３図は
第２図の回路の動作を説明するためのタイミングチャー
トである。 １・・・・・・・・・・・・・・・・・・ＶＩＴＣ再生
信号入力端子２・・・・・・・・・・・・・・・・・・
Ｖ Ｉ Ｔ ＣＩＪ−ダ回路部４・・・・・・・・・・
・・・・・・・・データ出力端子Ｉ・・・・・・・・・
・・・・・・・・・エラー検出信号出力端子１１．１２
・・・・・・Ｄ型フリップフロップ１３・・・・・・・
・・・・・・・・ＮＡＮＤゲート１５・・・・・・・・
・・・・・・・分周器特開昭ＧＯ−１８２２８２（６）
Claims (1)
- ビデオ信号の垂直ブランキング期間内の所定位置に挿入
されるｖＩＴＣ信号を読み取るＶＩＴＣ読み取り装置に
おいて、上記ＶＩＴＣを表すディジタル信号のビット周
期未満の期間当り２回以上の信号のトランジツションが
あるか否かを検出する手段を設け、この検出手段の出力
によりｖ工ＴＣ読み取り誤り検出を行うことを特徴とす
るＶＩＴＣ読み取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59036126A JPS60182282A (ja) | 1984-02-29 | 1984-02-29 | Ｖｉｔｃ読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59036126A JPS60182282A (ja) | 1984-02-29 | 1984-02-29 | Ｖｉｔｃ読み取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60182282A true JPS60182282A (ja) | 1985-09-17 |
Family
ID=12461085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59036126A Pending JPS60182282A (ja) | 1984-02-29 | 1984-02-29 | Ｖｉｔｃ読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182282A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0297186A (ja) * | 1988-10-04 | 1990-04-09 | Matsushita Electric Ind Co Ltd | 番地付放送信号並びに記録再生装置 |
-
1984
- 1984-02-29 JP JP59036126A patent/JPS60182282A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0297186A (ja) * | 1988-10-04 | 1990-04-09 | Matsushita Electric Ind Co Ltd | 番地付放送信号並びに記録再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1240794A (en) | Tape speed determining apparatus for video signal reproducing apparatus | |
| EP0234957B1 (en) | Sync signal detection apparatus | |
| JPH06195893A (ja) | データ記録方法及び装置 | |
| US4779073A (en) | Apparatus for 3B-2T code conversion | |
| KR920008049B1 (ko) | 동기회로 | |
| EP0322782A2 (en) | Circuit for detecting a synchronizing signal | |
| US4860324A (en) | Information data recovering apparatus | |
| GB2118403A (en) | Digital signal demodulator circuit | |
| US5231650A (en) | Digital signal reproducing apparatus | |
| EP0256498B1 (en) | Write compensator for magnetic disk apparatus | |
| US5623467A (en) | Data recording apparatus for recording data in sector units | |
| JPS6215946B2 (ja) | ||
| JPS60182282A (ja) | Ｖｉｔｃ読み取り装置 | |
| US6895174B2 (en) | Frame number detecting device | |
| KR920008146B1 (ko) | 데이타 재생 장치 | |
| JP3210323B2 (ja) | Ｒｅｓｙｎｃ検出回路 | |
| JPS6260747B2 (ja) | ||
| KR940006890B1 (ko) | 기록 매체 상에 정보를 자기적으로 기록하기 위한 방법 및 시스템 | |
| JPH07105790B2 (ja) | ディジタル信号の伝送方法 | |
| JP3321884B2 (ja) | 同期ブロック検出方法および同期ブロック検出装置 | |
| JPS6356871A (ja) | デジタルデ−タ生成装置 | |
| JP3302360B2 (ja) | デジタル信号用レコーダ | |
| JPH0793904A (ja) | 情報記録装置および情報再生装置および光ディスク | |
| JPH0551986B2 (ja) | ||
| JPS5894254A (ja) | デイジタル信号伝送装置 |