JPH0551986B2 - - Google Patents
Info
- Publication number
- JPH0551986B2 JPH0551986B2 JP57019577A JP1957782A JPH0551986B2 JP H0551986 B2 JPH0551986 B2 JP H0551986B2 JP 57019577 A JP57019577 A JP 57019577A JP 1957782 A JP1957782 A JP 1957782A JP H0551986 B2 JPH0551986 B2 JP H0551986B2
- Authority
- JP
- Japan
- Prior art keywords
- detection
- signal
- synchronization signal
- synchronization
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 59
- 230000001502 supplementing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明はPCM再生装置に係り、特にデジタ
ル・オーデイオ・デイスク・プレーヤに好適な同
期信号検出保護回路を有するデイスク再生装置に
関するものである。
ル・オーデイオ・デイスク・プレーヤに好適な同
期信号検出保護回路を有するデイスク再生装置に
関するものである。
現在オーデイオ機器において、アナログ信号を
デジタル信号に変換し記録再生する、PCM録音
再生方式と呼ばれる方法がある。この方法によれ
ば超忠実再生が可能であり、民生用機器として普
及しつつある。
デジタル信号に変換し記録再生する、PCM録音
再生方式と呼ばれる方法がある。この方法によれ
ば超忠実再生が可能であり、民生用機器として普
及しつつある。
デジタル・オーデイオ・デイスクは記録媒体と
してデイスクを用いたもので、その記録信号の形
状の一例は、第１図に示すようになつている。先
頭の同期信号パターンに続きデータ部が存在し、
単位時間をＴとすれば、同期信号の間隔は５８８
Ｔ、同期信号パターンは２４Ｔからなる。このよ
うな信号は、デイスク上に線速度一定で書き込ま
れる。
してデイスクを用いたもので、その記録信号の形
状の一例は、第１図に示すようになつている。先
頭の同期信号パターンに続きデータ部が存在し、
単位時間をＴとすれば、同期信号の間隔は５８８
Ｔ、同期信号パターンは２４Ｔからなる。このよ
うな信号は、デイスク上に線速度一定で書き込ま
れる。
データ部は、同期信号を基準にデータが配列し
ていることから、再生時には同期信号を正確に検
出しなければデータが取り込めない状態となる。
しかし、同期信号は、デイスク表面のキズやほこ
り、デイスク回転速度偏差等の原因で欠落が生じ
たり、データ部に誤つて発生したりする。このよ
うなことから同期信号を検出する際には、これを
保護する手段が必要である。従来の同期信号検出
及び保護手段の構成図を第２図に示す。第２図に
おいて、INは信号入力端子、MCKは単位時間Ｔ
を周期とするクロツクの入力端子、OUTは、保
護された同期信号を出力する出力端子である。ま
た、１は同期信号パターン２４Ｔを検出する同期
信号パターン検出回路、２は検出した同期信号を
クロツクに同期させるためのクロツク同期回路、
１０，１９，２８はカウンタでCK端子がクロツ
ク入力、CLR端子はクリア端子である。又１１，
２０，２７は、デコーダで、それぞれカウンタ１
０，１９，２８の値をデコードし、出力１１Ａ，
１１Ｃ，２０Ａ，２７Ａを出す。本例では、その
出力値として、１１Ａは581、１１ｅは575、２０
Ａは11、２７Ａは587として取扱う。１２，２１，
２６はラツチ、７，１５，１６，１７，２３，２
４はRSフリツプ・フロツプで３及び３と同様の
形状のブロツクはAND回路、５及び５と同様の
形状のブロツクはOR回路である。
ていることから、再生時には同期信号を正確に検
出しなければデータが取り込めない状態となる。
しかし、同期信号は、デイスク表面のキズやほこ
り、デイスク回転速度偏差等の原因で欠落が生じ
たり、データ部に誤つて発生したりする。このよ
うなことから同期信号を検出する際には、これを
保護する手段が必要である。従来の同期信号検出
及び保護手段の構成図を第２図に示す。第２図に
おいて、INは信号入力端子、MCKは単位時間Ｔ
を周期とするクロツクの入力端子、OUTは、保
護された同期信号を出力する出力端子である。ま
た、１は同期信号パターン２４Ｔを検出する同期
信号パターン検出回路、２は検出した同期信号を
クロツクに同期させるためのクロツク同期回路、
１０，１９，２８はカウンタでCK端子がクロツ
ク入力、CLR端子はクリア端子である。又１１，
２０，２７は、デコーダで、それぞれカウンタ１
０，１９，２８の値をデコードし、出力１１Ａ，
１１Ｃ，２０Ａ，２７Ａを出す。本例では、その
出力値として、１１Ａは581、１１ｅは575、２０
Ａは11、２７Ａは587として取扱う。１２，２１，
２６はラツチ、７，１５，１６，１７，２３，２
４はRSフリツプ・フロツプで３及び３と同様の
形状のブロツクはAND回路、５及び５と同様の
形状のブロツクはOR回路である。
次に第２図の回路動作を、第３図のタイミング
チヤートを使つて簡単に説明する。第３図左側の
符号は、第２図中に記してある符号と対応し、そ
の信号のタイミングを図に示したものである。同
期信号がまだ入力されない初期状態は、RSフリ
ツプフロツプ１６，７，１７がリセツト状態で、
RSフリツプ・フロツプ１５，２３，２４はセツ
ト状態として取扱う。この初期状態ではカウンタ
２８、デコーダ２７，ラツチ２６、OR回路２８
Ｃで作り出す５８８Ｔの周期パルスを、AND回
路２５、OR回路５を介して出力端子OUTに出力
し、同期信号を補充する。
チヤートを使つて簡単に説明する。第３図左側の
符号は、第２図中に記してある符号と対応し、そ
の信号のタイミングを図に示したものである。同
期信号がまだ入力されない初期状態は、RSフリ
ツプフロツプ１６，７，１７がリセツト状態で、
RSフリツプ・フロツプ１５，２３，２４はセツ
ト状態として取扱う。この初期状態ではカウンタ
２８、デコーダ２７，ラツチ２６、OR回路２８
Ｃで作り出す５８８Ｔの周期パルスを、AND回
路２５、OR回路５を介して出力端子OUTに出力
し、同期信号を補充する。
同期信号パターンが入力端子INに加わると、
AND回路３の入力２Ａには、第３図に示すよう
なパルスが加わる。このパルスはAND回路３、
OR回路１４Ｒを介して、RSフリツプ・フロツプ
１５のリセツト端子Ｒに加わる。これにより１５
Ａの信号は０レベルとなり、同期信号の入力を
AND回路３によつて禁止している。２Ａの信号
は、さらにOR回路６を介してRSフリツプ・フロ
ツプ１５のセツト端子Ｓに入り、その結果MCK
に加えられているクロツクは、AND回路９を介
してカウンタ１０に加わる。カウンタ１０は０か
ら581までカウントアツプし、581のデコード出力
１１Ａにパルスを発生させる。この１１Ａのパウ
スにより、RSフリツプフロツプ１５，１６，１
７，２３はセツトされ、カウンタ１９がカウント
を開始する。カウンタ１９は０から11までカウン
トし、デコーダ出力２０Ａにパルスを発生させ
る。このパルスはOR回路１４Ｒを介してRSフリ
ツプフロツプ１５のリセツト端子Ｒに加わる。
RSフリツプ・フロツプ１５はその結果第３図１
５Ａに示すように、５８２Ｔの間０レベルとなつ
た後１レベルとなり、１２Ｔの間同期信号の入力
を許容する。この範囲内に同期信号が存在すれ
ば、正しい同期信号であると判断し、AND回路
４及びOR回路５を介して出力端子OUTに出力す
る。また、この１２Ｔの範囲内に同期信号が存在
しなかつた場合には、第３図２２Ａで示すように
AND回路２２の出力パルスがOR回路５を介して
出力端子OUTに供給し、補充動作を行なう。こ
のAND回路２２の出力はさらにOR回路６を介し
てRSフリツプフロツプ７のセツト端子Ｓに加わ
り、カウンタ１０を動作させ、デコード出力１１
Ｃによつて、５７６Ｔ後RSフリツプフロツプ１
５をセツトさせる。その後の動作は、初期状態と
同様で、同期信号の補充を行ないながら同期信号
の入力待ちとなる。
AND回路３の入力２Ａには、第３図に示すよう
なパルスが加わる。このパルスはAND回路３、
OR回路１４Ｒを介して、RSフリツプ・フロツプ
１５のリセツト端子Ｒに加わる。これにより１５
Ａの信号は０レベルとなり、同期信号の入力を
AND回路３によつて禁止している。２Ａの信号
は、さらにOR回路６を介してRSフリツプ・フロ
ツプ１５のセツト端子Ｓに入り、その結果MCK
に加えられているクロツクは、AND回路９を介
してカウンタ１０に加わる。カウンタ１０は０か
ら581までカウントアツプし、581のデコード出力
１１Ａにパルスを発生させる。この１１Ａのパウ
スにより、RSフリツプフロツプ１５，１６，１
７，２３はセツトされ、カウンタ１９がカウント
を開始する。カウンタ１９は０から11までカウン
トし、デコーダ出力２０Ａにパルスを発生させ
る。このパルスはOR回路１４Ｒを介してRSフリ
ツプフロツプ１５のリセツト端子Ｒに加わる。
RSフリツプ・フロツプ１５はその結果第３図１
５Ａに示すように、５８２Ｔの間０レベルとなつ
た後１レベルとなり、１２Ｔの間同期信号の入力
を許容する。この範囲内に同期信号が存在すれ
ば、正しい同期信号であると判断し、AND回路
４及びOR回路５を介して出力端子OUTに出力す
る。また、この１２Ｔの範囲内に同期信号が存在
しなかつた場合には、第３図２２Ａで示すように
AND回路２２の出力パルスがOR回路５を介して
出力端子OUTに供給し、補充動作を行なう。こ
のAND回路２２の出力はさらにOR回路６を介し
てRSフリツプフロツプ７のセツト端子Ｓに加わ
り、カウンタ１０を動作させ、デコード出力１１
Ｃによつて、５７６Ｔ後RSフリツプフロツプ１
５をセツトさせる。その後の動作は、初期状態と
同様で、同期信号の補充を行ないながら同期信号
の入力待ちとなる。
上記で示したように、同期信号検出保護回路に
おいては、同期信号が一度化わつてから、次の同
期信号が来るまでの５８２Ｔ間、入力を禁止する
動作を行なう。これはデータ部で誤つて発生した
同期信号パターンを取除くために行なうものであ
る。ここで同期信号の入力を許容する範囲（検出
窓と以下記す）が１２Ｔの範囲を持つているの
は、デイスクの回転速度の偏差によつて同期信号
の周期がずれた場合にも検出できるようにしたも
のである。第２図の例では、約±１％の速度偏差
に対応できる。
おいては、同期信号が一度化わつてから、次の同
期信号が来るまでの５８２Ｔ間、入力を禁止する
動作を行なう。これはデータ部で誤つて発生した
同期信号パターンを取除くために行なうものであ
る。ここで同期信号の入力を許容する範囲（検出
窓と以下記す）が１２Ｔの範囲を持つているの
は、デイスクの回転速度の偏差によつて同期信号
の周期がずれた場合にも検出できるようにしたも
のである。第２図の例では、約±１％の速度偏差
に対応できる。
第２図で示した同期信号検出保護回路の出力は
データの取り込み回路等の基準信号として用いら
れる他に、デイスクを回転させるモータの回転速
度検出信号としても用いられ、モータの制御回路
ではこの同期信号の周期が５８８Ｔになるように
制御している。したがつてこのようなモータ回転
速度制御回路に対しては、同期信号検出保護回路
の検出窓範囲は、なるべく広くした方がダイナミ
ツクレンジが大きくなり、モータ制御が行ない易
くなる。しかしデータ部で誤つて発生した同期パ
ターンを正規の同期信号として取込む確率が増加
し、データが正しく取り込めず異常動作、異常音
を発生してしまうという不都合が生じる。
データの取り込み回路等の基準信号として用いら
れる他に、デイスクを回転させるモータの回転速
度検出信号としても用いられ、モータの制御回路
ではこの同期信号の周期が５８８Ｔになるように
制御している。したがつてこのようなモータ回転
速度制御回路に対しては、同期信号検出保護回路
の検出窓範囲は、なるべく広くした方がダイナミ
ツクレンジが大きくなり、モータ制御が行ない易
くなる。しかしデータ部で誤つて発生した同期パ
ターンを正規の同期信号として取込む確率が増加
し、データが正しく取り込めず異常動作、異常音
を発生してしまうという不都合が生じる。
本発明の目的は、上記した従来技術の欠点をな
くし、同期信号の誤検出がなく、かつモータ回転
制御に適した同期信号検出保護回路を備えたデイ
スク再生装置を提供することにある。
くし、同期信号の誤検出がなく、かつモータ回転
制御に適した同期信号検出保護回路を備えたデイ
スク再生装置を提供することにある。
本発明は速度偏差の大きいモータ回転起動時
に、同期信号の検出が行ない易いように、検出窓
信号の範囲を、広くとり、かつモータ回転が安定
な定常時には、検出窓信号を狭くするように、検
出窓信号を切換えられる手段を設けることにより
上記目的を実現するものである。
に、同期信号の検出が行ない易いように、検出窓
信号の範囲を、広くとり、かつモータ回転が安定
な定常時には、検出窓信号を狭くするように、検
出窓信号を切換えられる手段を設けることにより
上記目的を実現するものである。
以下、本発明の一実施例を第４図の構成図によ
り説明する。２９，３０，３１はOR回路、２９
Ａ，２９Ｂ，３０Ａ，３０Ｂ，３１Ａ，３１Ｂは
AND回路、３２はインバータ、Ｓは切換制御入
力端子である。又１１Ｂ，１１Ｄ，２０Ｂはデコ
ーダ１１，２０のデコード出力で、１１Ａ，１１
Ｃ，２０Ａの値と異なり、５６９，５５１，３５
の値をデコードするものとして取扱う。第４図の
その他の符号については、第２図で述べたものと
同じ動作を行なうものである。
り説明する。２９，３０，３１はOR回路、２９
Ａ，２９Ｂ，３０Ａ，３０Ｂ，３１Ａ，３１Ｂは
AND回路、３２はインバータ、Ｓは切換制御入
力端子である。又１１Ｂ，１１Ｄ，２０Ｂはデコ
ーダ１１，２０のデコード出力で、１１Ａ，１１
Ｃ，２０Ａの値と異なり、５６９，５５１，３５
の値をデコードするものとして取扱う。第４図の
その他の符号については、第２図で述べたものと
同じ動作を行なうものである。
第４図の動作としては、まず切換制御入力端子
Ｓが１レベルの時を考えると、インバータ３２出
力は０レベルとなる。インバータ３２出力が接続
されているAND回路２９Ｂ，３０Ｂ，３１Ｂの
出力はその結果、強制的に０レベルとなり、デコ
ーダ出力１１Ｂ，１１Ｄ，２０Ｂは禁止される。
一方、切換制御入力端子Ｓが接続されている
AND回路２９Ａ，３０Ａ，３１Ａの出力は、デ
コード出力１１Ａ，１１Ｃ，２０Ａとなり、それ
ぞれOR回路２９，３０，３１を介して、ラツチ
１２，２１に加わる。したがつてこのような状態
の時は、第２図と同様な信号の流れとなり、同期
信号検出窓の範囲は従来と同じ、１２Ｔにするこ
とができる。
Ｓが１レベルの時を考えると、インバータ３２出
力は０レベルとなる。インバータ３２出力が接続
されているAND回路２９Ｂ，３０Ｂ，３１Ｂの
出力はその結果、強制的に０レベルとなり、デコ
ーダ出力１１Ｂ，１１Ｄ，２０Ｂは禁止される。
一方、切換制御入力端子Ｓが接続されている
AND回路２９Ａ，３０Ａ，３１Ａの出力は、デ
コード出力１１Ａ，１１Ｃ，２０Ａとなり、それ
ぞれOR回路２９，３０，３１を介して、ラツチ
１２，２１に加わる。したがつてこのような状態
の時は、第２図と同様な信号の流れとなり、同期
信号検出窓の範囲は従来と同じ、１２Ｔにするこ
とができる。
次に切換制御入力端子Ｓが０レベルの場合を考
える。AND回路２９Ａ，３０Ａ，３１Ａの出力
は強制的に０レベルになることからデコード出力
１１Ａ，１１Ｃ，２０Ａは禁止される。一方イン
バータ３２の出力は１レベルとなることから
AND回路２９Ｂ，３０Ｂ，３１Ｂの出力は、デ
コード出力１１Ｂ，１１Ｄ，２０Ｂとなり、それ
ぞれOR回路２９，３０，３１を介してラツチ１
２，２１に加わる。このように、カウンタ１０及
び１９出力のデコード値を変えることにより、同
期信号が入力してからの入力禁止範囲は５７０Ｔ
にすることができ、又検出部窓は３６Ｔと従来よ
りも広く取ることができる。したがつて入力端子
Ｓを制御することによつて検出窓を変えることが
できる。
える。AND回路２９Ａ，３０Ａ，３１Ａの出力
は強制的に０レベルになることからデコード出力
１１Ａ，１１Ｃ，２０Ａは禁止される。一方イン
バータ３２の出力は１レベルとなることから
AND回路２９Ｂ，３０Ｂ，３１Ｂの出力は、デ
コード出力１１Ｂ，１１Ｄ，２０Ｂとなり、それ
ぞれOR回路２９，３０，３１を介してラツチ１
２，２１に加わる。このように、カウンタ１０及
び１９出力のデコード値を変えることにより、同
期信号が入力してからの入力禁止範囲は５７０Ｔ
にすることができ、又検出部窓は３６Ｔと従来よ
りも広く取ることができる。したがつて入力端子
Ｓを制御することによつて検出窓を変えることが
できる。
第４図の実施例において、制御入力端子Ｓにミ
ユート信号と同期のとれた信号を加えた本発明の
実施例の構成図を第５図に示す。ここで５０は第
４図の構成図を含む同期信号検出保護回路で、５
１はデイスクから再生されたデジタル信号を同期
信号検出保護回路５０の出力を基準に取り込む、
データ取り込み回路、５２はデータ中に含むエラ
ーを検出し訂正するデータ処理回路、５３はデジ
タル信号をアナログ信号に変えるＤ／Ａ変換器
で、この出力に再生音楽信号が現れる。５４はミ
ユートをかけるためのスイツチで制御信号５４Ｓ
でON／OFFする。又５５は同期信号検出窓を切
換制御する信号で、５６は制御信号５４Ｓを入力
とするインバータで、出力は制御信号５５とな
る。
ユート信号と同期のとれた信号を加えた本発明の
実施例の構成図を第５図に示す。ここで５０は第
４図の構成図を含む同期信号検出保護回路で、５
１はデイスクから再生されたデジタル信号を同期
信号検出保護回路５０の出力を基準に取り込む、
データ取り込み回路、５２はデータ中に含むエラ
ーを検出し訂正するデータ処理回路、５３はデジ
タル信号をアナログ信号に変えるＤ／Ａ変換器
で、この出力に再生音楽信号が現れる。５４はミ
ユートをかけるためのスイツチで制御信号５４Ｓ
でON／OFFする。又５５は同期信号検出窓を切
換制御する信号で、５６は制御信号５４Ｓを入力
とするインバータで、出力は制御信号５５とな
る。
ミユート制御入力端子５４Ｓに加える信号とし
ては、デイスクから信号を再生しない状態のモー
タ停止時に１レベルの入力を加えミユートをかけ
るものとする。
ては、デイスクから信号を再生しない状態のモー
タ停止時に１レベルの入力を加えミユートをかけ
るものとする。
次に第５図の動作の説明する。まずデイスクが
回転していない時には、ミユート制御信号５４Ｓ
によつて、スイツチ５４はOFFし、ミユートが
かかり、インバータ５６の出力は０レベルとな
る。その結果制御信号５５によつて、同期信号検
出保護回路の検出窓の広さは３６Ｔとなる。ゆえ
に速度偏差の大きいモータ起動時には、同期信号
検出保護回路は、ダイナミツクレンジの広い検出
窓範囲となつており、モータ回転制御回路にとつ
て有利な状態でいる。次にモータが回転し、デイ
スクから信号が再生される状態になると、ミユー
ト制御信号５４Ｓを０レベルにする。これにより
スイツチ５４はONし、ミユートがはずれると共
に制御信号５５が０レベルから１レベルとなり、
同期信号検出保護回路の検出窓を１２Ｔに狭くす
ることができる。
回転していない時には、ミユート制御信号５４Ｓ
によつて、スイツチ５４はOFFし、ミユートが
かかり、インバータ５６の出力は０レベルとな
る。その結果制御信号５５によつて、同期信号検
出保護回路の検出窓の広さは３６Ｔとなる。ゆえ
に速度偏差の大きいモータ起動時には、同期信号
検出保護回路は、ダイナミツクレンジの広い検出
窓範囲となつており、モータ回転制御回路にとつ
て有利な状態でいる。次にモータが回転し、デイ
スクから信号が再生される状態になると、ミユー
ト制御信号５４Ｓを０レベルにする。これにより
スイツチ５４はONし、ミユートがはずれると共
に制御信号５５が０レベルから１レベルとなり、
同期信号検出保護回路の検出窓を１２Ｔに狭くす
ることができる。
したがつて本実施例によれば、ミユートがかか
つている時に、同期信号の検出窓を広くしている
ため、同期信号が誤検出されるような場合におい
ても、誤検出によつて生じる再生音の異常音を出
力させないようにすることができる効果がある。
つている時に、同期信号の検出窓を広くしている
ため、同期信号が誤検出されるような場合におい
ても、誤検出によつて生じる再生音の異常音を出
力させないようにすることができる効果がある。
次に第４図の実施例において、制御入力端子Ｓ
として、同期信号検出数により制御を行なう本発
明の一実施例の構成図を第６図に示す。ここで、
６１は同期信号保護回路５０において第４図で示
した検出した同期信号パルスを出力するAND回
路４の出力で、５９はそのパルス数をカウントす
るカウンタ、６０はカウンタ５９の出力をラツチ
するラツチ回路、５７は同期信号保護回路５０の
出力パルスをカウントするカウンタ、５８はカウ
ンタ５７の出力をデコードするデコーダである。
として、同期信号検出数により制御を行なう本発
明の一実施例の構成図を第６図に示す。ここで、
６１は同期信号保護回路５０において第４図で示
した検出した同期信号パルスを出力するAND回
路４の出力で、５９はそのパルス数をカウントす
るカウンタ、６０はカウンタ５９の出力をラツチ
するラツチ回路、５７は同期信号保護回路５０の
出力パルスをカウントするカウンタ、５８はカウ
ンタ５７の出力をデコードするデコーダである。
第６図の実施例の説明するにあたりカウンタ５
７，５９は０から127までカウントできる７桁２
進カウンタ、デコーダ５８のテコード値は127及
び126でラツチ６０のデータはカウンタ５９の最
上位桁の値であるものとする。
７，５９は０から127までカウントできる７桁２
進カウンタ、デコーダ５８のテコード値は127及
び126でラツチ６０のデータはカウンタ５９の最
上位桁の値であるものとする。
以下動作を説明する。同期信号保護回路５０の
出力パルスをカウントするカウンタ５７は、デコ
ーダ５８によつてクリアが加かり、０から127ま
でカウントする。又カウンタ５９のクリアも、カ
ウンタ５７と同一の信号が加わることから、カウ
ンタ５７，５９は同一時間に０クリアされる。そ
の後カウンタ５９は検出できた同期信号数だけカ
ウントアツプする。一方カウンタ５７は126の値
になると、デコーダ５８によつてラツチ６０のク
ロツク端子にパルスを加える。その結果カウンタ
５７の出力が１２６になつた時に、カウンタ５９
の最上位桁の状態がラツチ６０の出力となる。こ
のラツチ６０の出力が０レベルであるということ
は、すなわちカウンタ５９でカウントした検出同
期信号数が63以下であることを示し、１レベルで
あれば64以上であるとを示す。したがつてこのラ
ツチ６０の出力を同期信号検出保護回路５０の検
出窓切換制御信号Ｓとして用いることにより、同
期信号が126個中63個以下しか検出できない状態
の時には、検出窓を広くとることが出来る。
出力パルスをカウントするカウンタ５７は、デコ
ーダ５８によつてクリアが加かり、０から127ま
でカウントする。又カウンタ５９のクリアも、カ
ウンタ５７と同一の信号が加わることから、カウ
ンタ５７，５９は同一時間に０クリアされる。そ
の後カウンタ５９は検出できた同期信号数だけカ
ウントアツプする。一方カウンタ５７は126の値
になると、デコーダ５８によつてラツチ６０のク
ロツク端子にパルスを加える。その結果カウンタ
５７の出力が１２６になつた時に、カウンタ５９
の最上位桁の状態がラツチ６０の出力となる。こ
のラツチ６０の出力が０レベルであるということ
は、すなわちカウンタ５９でカウントした検出同
期信号数が63以下であることを示し、１レベルで
あれば64以上であるとを示す。したがつてこのラ
ツチ６０の出力を同期信号検出保護回路５０の検
出窓切換制御信号Ｓとして用いることにより、同
期信号が126個中63個以下しか検出できない状態
の時には、検出窓を広くとることが出来る。
このように第６図の構成によれば、デイスク回
転起動時等の同期信号が検出しにくい状態におい
ても、検出窓を広くとることによつて、同期信号
を検出し易すくすることができるという利点を持
つ。
転起動時等の同期信号が検出しにくい状態におい
ても、検出窓を広くとることによつて、同期信号
を検出し易すくすることができるという利点を持
つ。
このように本発明によれば、同期信号検出窓を
切換えられるようにしたことによつて、速度偏差
の大きいモータ回転起動時に、検出窓を広くと
り、モータ回転制御を行ない易いようにできると
共に、モータ回転の安定な定常動作時には、検出
窓を狭くとり同期信号の誤検出をなくすことがで
きるという効果がある。
切換えられるようにしたことによつて、速度偏差
の大きいモータ回転起動時に、検出窓を広くと
り、モータ回転制御を行ない易いようにできると
共に、モータ回転の安定な定常動作時には、検出
窓を狭くとり同期信号の誤検出をなくすことがで
きるという効果がある。
第１図はデジタル・オーデイオデイスクに記録
されている信号の状態を示す図、第２図は従来の
同期信号検出保護回路を示す構成図、第３図は第
２図に示した各部の信号のタイミングを示す図、
第４図は本発明による一実施例を示す構成図、第
５図は他の実施例を示す構成図、第６図は別の実
施例を示す構成図である。 １……同期信号パターン検出回路、１０，１９
……カウンタ、１１，２０……デコーダ、２９，
３０，３１……OR回路、１２，２１ラツチ、Ｓ
……検出窓切換制御信号入力端子、５４……スイ
ツチ、５４Ｓ……ミユート制御信号、６１……検
出した同期信号パルス出力を得るAND回路の出
力、５７，５９……カウンタ。
されている信号の状態を示す図、第２図は従来の
同期信号検出保護回路を示す構成図、第３図は第
２図に示した各部の信号のタイミングを示す図、
第４図は本発明による一実施例を示す構成図、第
５図は他の実施例を示す構成図、第６図は別の実
施例を示す構成図である。 １……同期信号パターン検出回路、１０，１９
……カウンタ、１１，２０……デコーダ、２９，
３０，３１……OR回路、１２，２１ラツチ、Ｓ
……検出窓切換制御信号入力端子、５４……スイ
ツチ、５４Ｓ……ミユート制御信号、６１……検
出した同期信号パルス出力を得るAND回路の出
力、５７，５９……カウンタ。
Claims (1)
- 【特許請求の範囲】 １ デイジタル化した音声データに誤り検出訂正
符号を付加し、ブロツクに分割し、各ブロツクに
同期信号パターンを付加した信号が、線速度一定
で記録されているデイスクを再生するデイスク再
生装置において、 同期信号検出保護手段と、切換え制御手段とを
備え、 該同期信号検出保護手段は、 該デイスクの再生信号から該同期信号パターン
を検出して、同期信号を出力する検出手段と、 該同期信号の繰返し周期で所定の検出範囲をも
つ検出窓信号を生成する検出窓生成手段と、 該検出窓信号による検出範囲内での該検出手段
の出力同期信号を通過させて出力するゲート手段
と、 該ゲート手段で該検出範囲内に同期信号が検出
されないとき、補充用の同期信号を該ゲート手段
の出力信号に補充する補充手段と を有して、該補充手段で補充された同期信号をデ
ータを取り込む基準信号及び上記デイスクを回転
させるモータの回転速度検出用の信号とし、 上記切換え制御手段は、 上記補充手段で補充がなされた同期信号の第１
の所定個数の期間を検出する期間検出手段と、 該期間検出手段で検出される該期間内での上記
ゲート手段を通過した同期信号の個数を検出する
個数検出手段と、 該個数検出手段の検出個数が第２の所定個数以
上のとき、上記検出窓信号による検出範囲を狭く
設定し、該第２の所定個数よりも少ないとき、該
検出範囲を広げるように、上記検出窓生成手段を
制御する制御手段と を有することを特徴とするデイスク再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1957782A JPS58139311A (ja) | 1982-02-12 | 1982-02-12 | ディスク再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1957782A JPS58139311A (ja) | 1982-02-12 | 1982-02-12 | ディスク再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58139311A JPS58139311A (ja) | 1983-08-18 |
| JPH0551986B2 true JPH0551986B2 (ja) | 1993-08-04 |
Family
ID=12003130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1957782A Granted JPS58139311A (ja) | 1982-02-12 | 1982-02-12 | ディスク再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58139311A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165212A (ja) * | 1983-03-08 | 1984-09-18 | Sony Corp | 情報信号再生装置 |
| JPS60245334A (ja) * | 1984-05-18 | 1985-12-05 | Matsushita Electric Ind Co Ltd | デジタル信号再生装置 |
| JP2585536B2 (ja) * | 1986-06-09 | 1997-02-26 | 株式会社日立製作所 | ディジタルデ−タ再生装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444508A (en) * | 1977-09-14 | 1979-04-09 | Sony Corp | Pcm signal demodulator |
| JPS55142407A (en) * | 1979-04-24 | 1980-11-07 | Mitsubishi Electric Corp | Synchronizing unit for pcm recording and reproducing unit |
-
1982
- 1982-02-12 JP JP1957782A patent/JPS58139311A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444508A (en) * | 1977-09-14 | 1979-04-09 | Sony Corp | Pcm signal demodulator |
| JPS55142407A (en) * | 1979-04-24 | 1980-11-07 | Mitsubishi Electric Corp | Synchronizing unit for pcm recording and reproducing unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58139311A (ja) | 1983-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0260722A2 (en) | Erroneous track jump restoration apparatus for optical record disc player | |
| US5068752A (en) | Apparatus for recording/reproducing a digital audio signal with a video signal | |
| US4961116A (en) | Method of, and apparatus for, facilitating sychronization of recorded audio and video information | |
| AU629522B2 (en) | Circuit for detecting a synchronizing signal | |
| JP2932886B2 (ja) | ディジタル信号記録方法 | |
| KR100208714B1 (ko) | 다종 광디스크 선택적 재생시스템 | |
| JPS6215946B2 (ja) | ||
| JPH0551986B2 (ja) | ||
| JPH0216879A (ja) | クランプ回路 | |
| JPH0319106A (ja) | 情報記録再生装置 | |
| JPS6336049B2 (ja) | ||
| JPH0381219B2 (ja) | ||
| KR100257250B1 (ko) | 디지털 비디오 디스크의 위상동기루프 록킹상태 판별장치 | |
| JPS5856256A (ja) | 再生速度制御装置 | |
| JPS6376156A (ja) | デイスク再生装置 | |
| JPH07105790B2 (ja) | ディジタル信号の伝送方法 | |
| JP2615727B2 (ja) | エラー訂正回路の制御装置 | |
| JPH0797854B2 (ja) | ディジタル信号記録再生装置 | |
| JPS61225920A (ja) | 同期信号分離回路 | |
| JPH0252350B2 (ja) | ||
| JPS5823361A (ja) | デイジタル・オ−デイオデイスクの回転サ−ボ信号取出し回路 | |
| JPH04360070A (ja) | 磁気記録再生装置 | |
| JPS62151030A (ja) | フレ−ム同期回路 | |
| JPS60182282A (ja) | Ｖｉｔｃ読み取り装置 | |
| JPS62175907A (ja) | ビデオテ−プレコ−ダ |