JPS5823361A - デイジタル・オ−デイオデイスクの回転サ−ボ信号取出し回路 - Google Patents

デイジタル・オ−デイオデイスクの回転サ−ボ信号取出し回路

Info

Publication number
JPS5823361A
JPS5823361A JP12050281A JP12050281A JPS5823361A JP S5823361 A JPS5823361 A JP S5823361A JP 12050281 A JP12050281 A JP 12050281A JP 12050281 A JP12050281 A JP 12050281A JP S5823361 A JPS5823361 A JP S5823361A
Authority
JP
Japan
Prior art keywords
signal
output
circuit
counter
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12050281A
Other languages
English (en)
Other versions
JPS6212585B2 (ja
Inventor
Tetsushi Itoi
哲史 糸井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP12050281A priority Critical patent/JPS5823361A/ja
Publication of JPS5823361A publication Critical patent/JPS5823361A/ja
Publication of JPS6212585B2 publication Critical patent/JPS6212585B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20Driving; Starting; Stopping; Control thereof
    • G11B19/24Arrangements for providing constant relative speed between record carrier and head
    • G11B19/247Arrangements for providing constant relative speed between record carrier and head using electrical means

Landscapes

  • Rotational Drive Of Disk (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 の再生出力信号からディスクの回転を線速度一定に制御
するための回転サーゼ信号を容易にかつ確実に取9出す
だめの回転サーゼ信号取出し回路に関するものである。
ディジタル・オーディオディスクは、オーディオ信号お
よび同期信号等をディジタル化してディスクの表面に線
速度一定として光学的に高密度で8己録し九ものであり
、ディスク上に記録される信号フォーマットは例えば第
1図に示すように定められている。つib、この方式に
於いては、1フレームを一定数のビット(例えば588
ビツト)によって構成し、このフレームを連続させて同
一ディスク上に線速度一定として記録されている。そし
て、この各フレームの信号フォーマットは、同期部人と
情報部Bとに区分されており、同期部人は各フレームの
冒頭部分にそれぞれ位置付けられている。同期部人は第
1図で示すように22ビツトによって構成されており、
最初の11ビツトが連続して“0″のときには続<11
ビツトが連続して”loとなり、最初の11ビツトが連
続して@1″のときKは続く11ビツトが連続して@0
°となるように設定されている。そしてこの場合、最初
の11ビツトはその前のフレームの末尾ビットに対して
逆になるように設定されており、このようにして予めボ
められた単位ビット(11ビツト)で@O′または@i
@が連らなるフォーマットは1フレーム中に於いてこの
同期部人のみに限定されている。すなわち、情報部Bは
いかなる場合であっても11ビット単位の”O”または
°1°が連らなるフォーマットが生じないように構成さ
れている。また情報部Bは無信号時に於ける直流化を防
止するために、常に3ビット以上にわたって@1”信号
または′″0°0°信号する信号となっており、従って
情報部Bは3(B<11ビツトの範囲にわたってのみ連
続する信号として表わされることになる。
このように構成されたディジタル・オーディオディスク
は、線速度一定としてディスク上のディジタル情報を光
学的に読み取って復調するこ七により、高忠実度のオー
ディオ信号が容易に得られるもの士ある。
この場合、嶋忠実度再生を行なう上で蚊も重要となるこ
とは、読み出し時に於けるディスクの回転をfIM速度
一定となるように高精度の回転制御を行なうことである
。つまシ、再生時に於いては、@1”または″to I
Tが11ビツトにわたつて連続する部分を検出して同期
部人と判別するわけであるが、ディスクの回転が遅れる
と11ビツトの同期部人を12ビツトとして検出し、ま
たディスクの回転が速くなった場合には10ビツトとし
て検出してしま、うことになり、これに・伴なって同期
信号が得られ女<表ることにより復調処理が行なえなく
なる問題を有している。
従って、本発明による目的は、光学的な゛読み出し信号
を用いてディスクの回転を線速度一定とするための回転
サーゼ信号を容易にかつ確実に得ることが出来るディジ
タル・オーディオディスクの回転サーゼ信号取出し回路
を提供することである。
このような目的を達成するために本発明は、光学的な読
み取りによる再生信号の“1″期間および@0“期間を
ディスクの記録時に於けるビットレートに対応したクロ
ックパルスを用いて計数し、この計数値が1フレーム中
に必ず一度は営まれる最大値の予め定められた値以上の
場合にはスピードアップ信号を発生し、1フレ一ム時間
内に上記予め定め′られた値の計数値が得られない場合
にはスピーPダウン信号を発生するトトモに、スピーP
ダウン信号に対してスピードアップ信号を優先させるこ
とにより、両信号の同時発生を防止したものである。
以下1図面に示す実施例を用いて本発明によるオーディ
オディスクの回転サーゼ信号取出し回路を詳細に説明す
る。
第2図は本発明によるオーディオディスクの回転サー/
fg号取出し回路の一実施例を示す回路図である。同図
に於いて、1はオーディオディスクの記録時に於けるビ
ットレートに一致する4、3218MHzのクロックパ
ルスOPを見損するクロック発振器であって、水晶!M
IIh子を用いて嶋精度に安定化されたクロックパルス
OPを送出するように構成されている。2は入力端3に
供給されるディスクの光学的な読み取りによる再生信号
人の立上り部分を微分して微分)RルスP1を発生する
第1微分回路であって、コンデンサ4.ダイオード5お
よび抵抗6によって構成される一般に周知の回路となっ
ている。7は再生信号人を反転するインノ々−タ、8は
インノ々−夕7の出力の立上多部分、つまシ再生信号A
の立下り部益を微分して微分ノぞルスP、を発生する第
2微分回路であって、第1微分回路2と同様にコンデン
サ9./イオーPx aspよヒ抵抗11とによって構
成されている。12は第1カウンタであって、第1微分
回路2から出力される微分ノぞルスP、によってクリア
されながらクロックツぞルスOPを順次針数して出力す
る。13は第2カウンタであって、第2微分回路8から
出力される微分ノ9ルスP!によってクリアされなから
クロックパルスCPを1@次計数して出力する。14.
15は保持回路を構成するノ臂うレルシフトタイプの第
1.#E2シフトレジスタであって、第1シフトレジス
タx4は微分ノ9ルスP2の発生時に第1カウンタ12
のカウント出力を取り込んでシフトすることにより、微
分−ぞルスP3の発生時に於ける第1カウンタ12のカ
ウント値を出力し、mzシフトレジスタ15は9分パル
スP1の発生時に於ける第2カウンタ130カウント値
を取り込んでシフトすることにより出力する。16.1
7は第1.第2デコーダであって、第1デコーダ16は
微分ノ々ルスP1の発生時に於ける第1シフトレジスタ
14の出力を変換して出力し、第2デコーダ17は微分
ノ臂ルスP、の発生時に於ける第2シフトレジスタ15
の出力を変換して出力する。18は第1.第2デコーダ
16,17の出力端o1.から送出される信号を入力と
して、アップ信号UPを発生するオアゲート、19はク
ロックツ臂ルスOPを1フレームを構成するピット数(
588ビツト)だけカウントするとダウン信号DUを送
出する第3カウンタであって、第1.第2デコーダ16
.17の出力端Dllの出力を入力とする゛オアゲート
20の出力とオアゲート18の出力を入力とするオアゲ
ー)21の出力によってクリアされるように構成されて
いる。従って、第1゜第2デコー/ ls * 17 
sオアゲート18,20゜21および第3カウンタ19
は再生信号Aの”1°および′O”期間に於けるカウン
ト値が予め定められた単位ビット数よりも大きな値とな
った場合にアップ信号UPを発生し、lフレーム時間以
上にわたって予め定められた単位ビット数をカウントし
なかった場合にダウン信号DUを発生するアップ・ダウ
ン判別回路22を構成していることになる。
このように構成されたディジタル・オーディオディスク
の回転チー2信号取出し回路に於いて、入力端3に例え
ば第3図(、)に示す再生信号Aが供給されると、第1
微分回路2は再生信号Aの立上り部分を微分して時点t
l I tl’ l tl Itlに第3図(b)に示
す微分パルスP1を出力する。
また、第2微分回路8はイン/々−夕7を介して供給さ
れる再生信号Aの立上り部分を微分する関係上、時点1
m 、t4 *!@ *”@に第3図(C)に示す微分
パルスPsを出力する。
一方、クロック発蛋器1は、ディスクの誉き込み時に於
けるビットレートに一致するクロックパルスOPを発生
しており、第1*#!2カクンタ12,13は微分パル
スPlおよび微分パルスPsKよってそれぞれクリアさ
れながらクロックパルスOPを順次カウントする。従っ
て、再生信号が予め定−められた線速度一定の条件に一
致しながら読み出されたものであるならば、第1、第2
カウンタ12,13の値は第3図(d)。
(e)に示すように、第3図(、)に示す再生信号人の
立上シ問および立下少量のビット数を正確にカウントす
るはずである。
次に、第1シフトレジスタ14は、シフト入力端Sに再
生信号人の立下り時に発生される微分ノぐルスPsを入
力しているために、第1カウンタ120カウント値をそ
のカウント動作の途中である再生信号ムの立下り時にノ
臂うレルに取9込んでシフトする。従って、この第1シ
フトレジスタ14からは、再生信号人の立下り時である
時点1嘗s14’w’・、を−に於いて第3図(f)に
示すように出力値が変化することになり、この第1シフ
トレジスタ14の出力値は再生信号人の各@11期間に
於けるりpツクノぞルスOPの数、つまりビット数を表
わしていることになる。また、第2シフトレジスタ15
も同様に外生信号Aの立下り時にカウントを開始する第
2カウンタ13のカウント値を再生信号ムの立上り時に
発生される微分パルスPmKよって取り込んで第3図(
f)に示すようにシフトしているために、この第2シフ
トレジスタ15からは再生信号ムのO”期間におけるク
ロックツぐルスOFの数、つまりビット数が出力される
ことになる。第1゜第2シフトレジスタ14.15の出
方信号ハ、做分ノ9ルスPI、P、がそれぞれ発生され
る毎に第1.第2デコーダ16.17に於いてデコード
されて出力されるために、この第1.第2デコーダ16
 、17 O冬山:i[ハIE 3 図(b)(i)K
それぞれ示すようになる。そして、第1.第2デコー/
16,17の出力値「11」は、出力端011を“1°
に設定することになり、これに伴なってオアグー)20
の出力が11°となシ、これに伴なってオアゲート21
が11°となって第3カウンタ19がクリアされる。こ
の場合、第3カウンタ19はクロックツぞルスOP’t
tフレーム期間、つまり1フレームビツト数である58
8カウントした時点に於いてダウン信号DUを発生する
ように構成されているために、オアゲート20の出力、
つ−!9予め定められた11ビツトの信−号部分を各フ
レーム毎に検出した場合には、第3カウンタ19は常に
588カウントに達する以前にクリアされてダウン信号
DUの発生が阻止される。従って、この状態に於いては
、ディスクが予め定められた一定値の線速褪て正確に再
生されていることを乃べしている。なお。
ディスクの各フレームには11ビツト以上の信号は含ま
れないように設定されているために、ディスクが予め定
められた一定値のm速度で回転されている場合には、第
1.第2デコーダ16.17の出力端01mから11°
信号が発生されることは無く、従ってこの状態に於いて
はアップ・Iソン刊別回路21からはアップ信号UPお
よびダウン(CS号DUの送出が行なわれない。
医に、何かの原因によってディスクの回転速度が低下す
るか、あるいは再生位置が中心側に#動すると、再生部
分に於叶る線速度が設定値よりも低下することになる。
この結果、再生信号Aの@1″、@θ″の期間がわずか
に長くなり、これに伴なって一定周期のクロックパルス
CPをカウントする第1.第2カウンータ12,13の
値が増加することになり、これに伴なって第i * m
 2シフトレジスタ14.15の出力値も増加する。そ
して、第1.第2シフトレジスタ14.15のいずれか
一方の出力値が、ディスク上には設けられない12ビツ
ト分のカウント値12を示すと、この例えば第1シフト
レジスタ14から出力される出力値「12」は、第1デ
コーダ16に於いてデコードされて出力端01mから°
1′信号が出力される。この結果、第1゜第2デコー/
16,17の出力端onがら出力される@1ゝ信号を入
力とするオアグー)18の出力が”1″となって、ディ
スクの回転を上昇制御するためのアップ信号UPが出力
される。
−万、このようにm速度が低下し良状態に於いては、第
1.第2デコーダ16.17の出力端011からは出力
が発生されなくなり、これに伴なってオアゲート20の
出力が″0°状転を17レ一ム期間以上にわたって続け
ることになる。
オアゲート20の出力が“0°状態を続けると、第3カ
ウンタ19が1フレ一ム期間以上にわたってカウントを
続けることになり、588カウントに達した時点に於い
てダウン信号DUの発生が行なわれてしまい、アップ信
号UPとダウン信号DUが同時に発生される不都合が生
ずる。
このような不都合を解決するためにアップ信号UPを優
先するアップ優先回路が設けられている。っま9、オア
ゲート18の出力はオアゲート21を介して第3カウン
タ19のクリア端子OLに供給されておシ、オアゲート
18からアップ信号UPが出力されると、その一部はオ
アゲート21を介して第3カウンタ19をクリアしてい
る。従って、m速度が低下した場合には、上記アップ浚
先回路によってアップ1ef−jtUPのみが送出され
ることになる。
次に、再生部分に於ける線速度が何かの原因によって上
昇すると、これに伴なって再生信号゛^のパルス蘭が縮
小されたものとなる。この結果、第1.第2シフトレジ
スタ14.15の1フレ一ム期間に於ける最大値は11
ビツト部分を少なくカウントした値のみとなる。従って
、この場合には第1.第2デコーダ16.17の出力端
011 * 01mのいずれからも″l”信号が発生さ
れないことになる。従って、第3カウンタ19はオアゲ
ート20および21からクリア信号を受けることがなく
なり、これに伴なって第3カウンタ19からは1フレ一
ム期間分のクロックパルスをカウント、つまり588カ
ウントに達する毎にダウン1g号DUが出力される。
従って、アップ・ダウン検出回路22から出力されるア
ップ信号UPおよびダウン信号DUをディスク回転モー
タを制御する駆動回路に回転サーボ信号として供給する
ことにより、線速度一定としての回転制御が高精度に行
なえることになる。
なお、上記した実施例に於いては、各7レームに於いて
必ず一度は発生しかつ最大値である部分として、同期部
に於ける11ビツトの連続@0°または°1°部分を用
いてアップ信号およびダウン信号を取り出した場合につ
いて説明したが、本発明はこれに限定されるものではな
く、同門部以外にかかる条件を満す信号部分を設けてア
ップ信号およびダウン信号の取り出しを行なっても良い
ことは言うまでもない。
以上説明したように、本発明によるディジタルオーディ
オディスクの回転サージ信号の取出し回路は、再生信号
の@1°期間および“9°期間をディスクの記録時に於
けるビットレートに対応したクロックパルスを用いて計
数し、この計数値がディスクの1フレーム中に必ず一贋
は含まれる最大値の予め定められた値以上の場合にはス
ピードアップ信号を発生し、17レ一ム時間丙に上記予
め定められた値の計数値が得られない場合にはスピード
ダウン5号を送出するように構成するとともにスピード
アップ信号をスピードダウン信号に対して優先としたも
のである。よって、再生信号中に含まれる基準部分を船
視してスピードアップ信号およびスピードダウン信号を
取り出す関係上、碑取り部分に於ける線速度を容易にか
つ高精度に一定化することが出来るとともに、スピード
アップ信号とスピードダウン信号の同時発生が防止され
る優れた効果を有する。
【図面の簡単な説明】
第1図はディジタル・オーディオディスクに於ける信号
フォーマットの一例を示す図、第2図は本発明によるデ
ィジタル・オーディオディスクの回転サーボ信号取出し
回路の一実施例を示す回路図、第3図(、)〜0)は第
2図の動作を説明するだめの各部波形図である。 1・・・クロック発振器、2,8・・・第1.第2微分
回路、12.13・・・第1.第2カウンタ、14゜1
5・・・第1.第2シフトレジスタ、16.17・・・
第1.第2デコーダ、18,20.21・・・オアゲー
ト、19・・・第3カウンタ、22−・アップ・ダウン
判別回路。 代理人 弁理士 鈴 木 章 夫

Claims (1)

    【特許請求の範囲】
  1. (1)ディジタル・オーディオディスクの再生信号に於
    ける立上り部分の微分出力を取り出す第1微分回路と、
    上記再生信号の立下り部分の借分出力を取り出す第2微
    分回路と、前記第1微分回路の微分出力によってクリア
    されてクロックツ臂ルスをカウントする第1カウンタと
    、前記第2微分回路の微分出力によってクリアされてク
    ロックツ臂ルスをカウントする第2カウンタと、前記第
    2微分回路の微分出力発生時に第1カウンタの計数値を
    保持する第1保持回路と、前記第2微分回路の微分出力
    発生時に第2カウンタの計数値を保持する第2保持回路
    と、前記第1.第2保持回路の出力をデコードする第1
    .第2デコーダと、1iil記第1.第2デコーダの出
    力端から出力される前記ディスクの1フレーム中に必ず
    一度は含まれる最大値の予め定められた値Nよりも大な
    る出力を入力としてスピードアップ信号を出力するオア
    ゲートと、前記クロックツ臂ルスをディスクの1フレ一
    ム期間分にわたって計数する毎にダウン信号を送出する
    とともに前記第1.第2デコーダの前記N値出力および
    前記ダウン信号によってクリアされる第3カウンタとを
    備えたことを特徴とするディジタル・オーディオディス
    クの回転サーメ信号取出し回路。
JP12050281A 1981-07-31 1981-07-31 デイジタル・オ−デイオデイスクの回転サ−ボ信号取出し回路 Granted JPS5823361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12050281A JPS5823361A (ja) 1981-07-31 1981-07-31 デイジタル・オ−デイオデイスクの回転サ−ボ信号取出し回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12050281A JPS5823361A (ja) 1981-07-31 1981-07-31 デイジタル・オ−デイオデイスクの回転サ−ボ信号取出し回路

Publications (2)

Publication Number Publication Date
JPS5823361A true JPS5823361A (ja) 1983-02-12
JPS6212585B2 JPS6212585B2 (ja) 1987-03-19

Family

ID=14787779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12050281A Granted JPS5823361A (ja) 1981-07-31 1981-07-31 デイジタル・オ−デイオデイスクの回転サ−ボ信号取出し回路

Country Status (1)

Country Link
JP (1) JPS5823361A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2534726A1 (fr) * 1982-10-14 1984-04-20 Sony Corp Dispositif d'entrainement d'un support d'enregistrement notamment applicable a un lecteur de disque optique compact
JPH0719227A (ja) * 1993-06-30 1995-01-20 Toshiro Suzuki 支圧接合用組合せボルト及びその施工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2534726A1 (fr) * 1982-10-14 1984-04-20 Sony Corp Dispositif d'entrainement d'un support d'enregistrement notamment applicable a un lecteur de disque optique compact
JPH0719227A (ja) * 1993-06-30 1995-01-20 Toshiro Suzuki 支圧接合用組合せボルト及びその施工方法

Also Published As

Publication number Publication date
JPS6212585B2 (ja) 1987-03-19

Similar Documents

Publication Publication Date Title
JP2885650B2 (ja) ディスク再生装置
JP2919380B2 (ja) ディスク回転速度制御回路
JP2972657B2 (ja) Efm信号のフレーム周期検出回路及びefm信号再生用ビット同期クロック信号の周波数制御方法
US5155637A (en) Data transmission and detection system
JPS5823361A (ja) デイジタル・オ−デイオデイスクの回転サ−ボ信号取出し回路
JPH09274771A (ja) ディスクプレーヤ
US5191489A (en) Method for transmitting record control signals and record control circuit
JPS6390089A (ja) デジタル信号再生装置
JPH11232772A (ja) ディスク回転制御装置
JPH0551986B2 (ja)
JPH0782709B2 (ja) 情報抽出装置
JPS60171680A (ja) デイジタルオ−デイオデイスク再生装置
JP2637383B2 (ja) ブレーキ解除信号発生装置
JPS59124065A (ja) デイジタル・オ−デイオデイスクプレ−ヤ−の回転制御回路
JP2812199B2 (ja) 光ディスク装置
JPS6212584B2 (ja)
JPS6139266A (ja) デイジタル・オ−デイオデイスクプレ−ヤ−の回転制御回路
JPS5856202A (ja) デイジタル・オ−デイオデイスク装置
JPS59198564A (ja) デイスク再生装置
JPH04196784A (ja) ビデオディスクプレーヤ
JPS60257616A (ja) パルス発生回路
JPS63285765A (ja) デイスク回転速度制御装置
JPH0766621B2 (ja) モ−タ制御回路
JPS5894241A (ja) クロックパルス発生回路
JPH0531228B2 (ja)