JPS5894241A - クロックパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はクロックツぞルス発生回路に関し、特に入力信
号に同期したクロックツ臂ルスを発生する回路に関する
ものである。

ディジタル・オーディオディスクは、オーディオ信号を
ディジタル化してディスクの表面に線速度−足として光
学的に高密度で記録した本のであり、ディスク上に記録
される信号フォーマットは例えば第１図に示すように足
められている。つまり、この方式に於いては、ｌフレー
ムを一足数のピット（例えば５８８ビツト）によって構
成されており、このフレームを連続させて同一ディスク
上に諺速度一定として記録されている。そして、仁の各
フレームの信号フォーマットは同期ＩＷＰＡと情報ｓＰ
Ｂとに区分されており、同期部ＰＡは各フレームの冒頭
部分にそれぞれ位置付けられている。また、同期部２人
は第１図に示すように２２ビツトによって構成されてお
り、最初の１１ビツトが連続して０”のときにはこれに
続くｌｌビットが連続して″ｌ”となプ、最初の１１ピ
ツトが連続して“ｌ”のと色には続＜１１ピントが連続
して”０＃となるように設定されている。そしてこの場
色最初の１１ピツトはその前のフレームの末尾ピン）Ｋ
対して逆になるように設定されており、このようにして
予め足められ九単位ピッ）（１１ピント）で′″Ｏ”ま
たは″ｌ”が連らなるフォーマットは１フレーム中に於
いてこの同期部ＡＰのみに限定されている。すなわち、
情報ＦＩＡＰＲはいかなる場合であっても１１ピット単
位の′Ｏ”または１１”が連らなるフォーマットが生じ
ないように構成されている。また、情報ｉＰＢは無信号
時に於ける直流化を防止する九めに、常に３ピット以上
にわたって″１”信号まｔは″０”信号が連続する信号
となっており、従って情報部ＦＢは３≦Ｂ≦１１ビツト
の範囲にわたってのみ連続する信号として表わされるこ
とになる。

このように構成され友ディジタル・オーディオディスク
は、線速ｆ−Ｆとしてディスク上のディジタル情報を光
学的に読み取って復調することにより、高忠実度のオー
ディオ信号が容易に得られるものである。

この場合、読み取り信号の復調に際しては。

ディジタル・オーディオディスクの記録時に於けるピッ
ト周期に一致するクロックツぞルスを発生させ、このり
ｐツクノぞルスを用いて読み取り信号をサンプリングす
ることＫより各ピントの信号を判別している。そして、
この場合に於けるクロックパルスは、ディジタル・オー
ディオディスクの読み取シ信号に正確に同期してぃゐ必
要がある。

しかしながら、オーディオ・ディスクの再生に際しては
、モータの回転むらあるいはディスクのゆがみ等により
・て線速度一定としての読み出しが行なえなくなシ、読
み出し信号と内部クロックパルスの同期がずれて高精匿
の再生が行なえなくなる問題を有している。

従って、本発明による目的は、外部入力信号に同期した
クロックパルスを容易Ｋかっ確実に発生することが出来
るクロックツぐルス発生回路を提供することである。以
下１図面を用いて本発明によるクロックパルス発生回路
を詳細に説明する。

第２図は本発明によるクロックパルス発生回路の一実施
例を示す回路図であって、特にディジタル・オーディオ
ディスクの再生信号に同期したクロックパルスを発生す
る場合に適用し次ものである。同図に於いてｌは再生信
号人を微分して正極性の微分出力信号Ｂのみを発生する
第１微分回路２，２は再生信号人をわずか遅延させる遅
延回路、３は遅延回路２の出力信号０を微分して正極性
の微分出力信号りのみを発生する第２微分回路、４．５
は後述する電圧制御型可変発信器８から供給されるクロ
ックパルスＣＰの立上り時に第１微分回路ｌの微分出力
Ｂおよび第２微分回路３の微分出力りをそれぞれ敗り込
んでランチする第１．第２ランチ回路、６は第１．第２
ランチ回路４．５の出力信号Ｅ、Ｆを入力として５両信
号の差分を出力信号Ｇとして送出する差検出回路、７は
差検出回路６の出力１６号Ｇを入力とし、低域分のみを
出力信号Ｈとして送出するローＪＲスフイルタ、であっ
て、差検出回路６の出力が零の場合には基準値Ｖｒの出
力信号Ｈを発生する。８はローｉＲスフイルタフの出力
信号Ｈによ）内部に設けられているノ々リキャツプダイ
オードの容量成分が可変されてクロックパルスＯＦの発
振周波数が側副される電圧制御型可変発振器（以下ｖ０
０と称す）である、そして、このＶ（１０８は通常時に
於いては基−４−市圧ＶｒＫＪ：り予め定められた周期
のクロックパルスＯＰを発生している。

このように構成されたクロックパルス発生回路に於いて
、ｖｏｏｓは第３図（、）に示すように基憩周期のクロ
ックパルスＣＰを発振している。

この状態に於いて１例えば第３図（ｈｌに示すようにク
ロックパルスＯＰに同期し友再生信号Ａが供給されると
、第１微分回路１はこの再生信号Ａを微分して第３図（
ｃ）に示すように正極性の微分出力信号Ｂを発生する。

一方、遅延回路２は再生信号Ａをわずかに遅延させて出
力しており。

この遅延回路２に於いて遅延された出力信号Ｃは、第２
１分回路３に於いて微分されて、第３図（ｄ）に示すよ
うに正極性の微分出力信号りのみを発生する。従って、
この微分出力信号りは微分出力信号Ｂに対して遅延回路
２による遅延分だけ遅れた信号となり、内機分出力信号
Ｂ、Ｄの位相差はわずかなものとなっている。このよう
にして発生された微分出力信号Ｂ、Ｄは、第３図（１）
に示すクロンクツにルスＯＰの各立ち上り時に第１．第
２ランチ回路４．５にそれぞれ取り込まれて保持される
ことになり、そのランチ出力信号Ｅ、Ｆは第３図Ｅ、Ｆ
に示すようになる。つまり、微分出力信号Ｂ、Ｄはある
幅を有するとともに両信号の位相差は互いに＠Ｈ”レベ
ルの部分が重なり合う範囲に設定されているために１内
機分出力信号Ｂ、Ｄの間に於いてクロック／ぞルスＯＰ
が立ち上った場合には、このクロックパルスＣＰの立ち
上部タイミングに於ける両信号の１Ｈ”部分が第１．第
２ランチ回路４゜５に取、り込まれることになり、これ
に伴なって第１．第２ランチ回路４．５からは第３図（
ｅ）。

（ｒ）に示すように″″Ｈ′Ｈ′期間する出力４ｇ＠Ｂ
。

Ｆが発生されることになる。このようにして発生された
第１．第２ランチ回路４．５の出力信号Ｂ、Ｆは、差検
出回路６に於いて両人力信号の差分が検出されるわけで
あるが、前述し次ように第１．第２ラツチ回路４．５の
出カイぎ号Ｅ。

Ｆは一致し８ている友めに差検出回路６の出力信号Ｇは
第３図（ｇｌに示すように零となる。従って、差検出回
路６の出力信号Ｇを入力とするローパスフィルタフの出
力信号Ｈは第３図ｔｈ）に示すように基準値Ｖｒを発生
することＫなり、ｖｏｏｓはクロンクツぞルスＯＰの発
振周波数をそのままに保持し続ける。つまり、再生信号
人を微分した第１微分回路１の出力信号Ｂと告生信号人
をわずかに遅延させ九出力を微分した第２微分回路３の
出力信号りとの閾に於いてクロックパルスＯＰが立ち上
つ友場合には、外部入力信号としての再生信号Ａとクロ
ックパルス○Ｐの位相が一致している本のとしてｖｏｏ
ｓの制御はそのままとする。

次に、何かの原因によって第４図に示すようＫＰ＋生信
号ＡがクロックパルスＯＰに対してわずかにその位相が
遅れると、これに伴なって第４図（Ｃ）　ｌ　（ｄ）に
示す第１．第２微分回路１．３から発生される微分出力
信号Ｂ、Ｄも遅れることになる。この結果、クロックパ
ルスＣＰの立ち上り時に於ける微分出力信号Ｂは″Ｈ１
となり、微分出力信号りは＠Ｌ＃となる。従って、第１
゜第２ランチ回路４．５はクロックツぞルスＯＰの立ち
上）時にそれぞれ′Ｈ＃と“Ｌ”の微分出力信号Ｂ、Ｄ
を取り込んで保持することになり、その出力信号Ｅは第
４図（ｓ）に示すように再生信号Ａの立ち上り時にクロ
ックパルスＯＦの１周期に於いて“Ｈ″となり、出力信
号Ｆは第４図（ｆ）に示すように′″Ｌ”状態を保持し
統けることになる。

この結果、差検出回路６の出力信号Ｇは、第４図（ｇｌ
に示すように第１−）ソチ回路４の出力信号Ｅが＠Ｈ”
となる期間に於いて負極側に落ち込んだｆど号となる。

このようにして発生された差検出回路６の出力信号Ｇは
、ローパスフィルタ７を介して取勺出されることにより
平均化され、その出力信号Ｈは第４図（ｈ）に示すよう
に基準値Ｖｒよシも低い値となる。そして、ローフ９ス
フイルタフから送出される出力信号Ｈのレベルが低下す
ると、ｖｏｏｓの発振周波数が下げられることになり、
これに伴なってクロックパルスＯＰの位相が遅れて再生
入力信号Ａとの位相合せが行なわれる。そして、上述し
た第３図に於ける同期条件が成立すると、ｖｏｏｓを制
御するためにローノぞスフイルタフから送出される出力
信号Ｈは、基準電圧値Ｖｒとなって基準発振状態を保持
し続ける。

次に、何かの原因によって再生信号Ａの位相が第５図に
示すように進むと、これに伴なって第５図（ｃ）（ｄ）
に示すように第１．第２ランチ回路４．５の出力信号Ｉ
、Ｆも進むことになる。こノ結果、クロックパルスＣＰ
の立ち上り時に於ける微分出力信号ＢはＬ＃となり、微
分出力信号りは″Ｈ”となる、従って、第１．第２ラン
チ回路４．５はクロックパルスＯＰの立ち上り時にそれ
ぞれ″Ｌ”と″Ｈ”の微分出力信号Ｂ、Ｄを取り込んで
保持することになり、その出力＜＝号Ｅは第５図（ｅ）
に示すように零状轢を保持し続け。

出力信号Ｆは第５図（ｆｌに辰すように再生信号人の立
ち上り時にクロンクツ１？ルスＯＰの１周期間に於いて
＠Ｈ＃となる。この結果、差検出回路６の出力信号Ｇは
、第５図ｆｇ）に示すように第２ランチ回路５の出力信
号Ｆが“Ｈ”となる期間に於いて正となるノぞルス状の
１ぎ号となる。

このようにして発生され比差検出回路６の出力信号Ｇは
、ローノぞスフイルタフを介して取り出されることによ
り平均化され、その出力信号Ｈは第５図（ｈ）に示すよ
うに基準値Ｖｒよりも高い値となる。そして、ローパス
フィルタ７から出力される出力信号Ｈのレベルが低下す
ると、ｖ００８の発振周波数が上げられることになり、
これに伴なってクロックパルスＣＰの位相が進められて
再生入力信号Ａとの位相合せが行なわれる。

従って、このような構成に於いては、外部入力信号とし
ての再生信号の位相変動に対応して。

内部に於いて発生されるクロックパルスの周波数を可変
して自動的に位相合せを行なうことになり、常に外部信
号に同期しにクロンクツぞルスＯＰが確実に得られるこ
とになる。

なお、上記実施例に於いては、ディジタル・オーディオ
ディスクの再生信号に対するクロンクツにルスの位相合
せを行なった場合について説明し九が、本発明はこれに
限定されるものではなく、種々の外部信号に同期したク
ロックパルスの発生に使用することが出来るものである
。

以上説明したように１本発明によるクロンクパルス発生
回路は、外部入力信号を微分した第１微分出力信号と、
第１微分出力に対してわずかな位相ずれを有する第２微
分出力信号とを発生し、クロックパルスの立ち上刃時に
前記第１゜第２微分出力信ｉ“をそれぞれ取り込んで保
持する第１．第２ラッチ回路を設け、この第１．第２ラ
ンチ回路の出力差をローノぞスフィルタを介して平均化
し九彼にクロンクツぞルス発生用の電圧制御型可変発振
器に発振周波数制御用の信号として供給するものである
。よって、内部発振によるクロックパルスは、外部信号
に対して同相となるように自動的に位相合せが行なわれ
ることになり、外部入力信号の位相が多少変動した場合
に於いても、この外部入力信号の位相に合せてクロック
、ｅルスを正確に発生することが出来る優れた効果を有
する。

【図面の簡単な説明】

第１図はディジタル・オーディオディスクの信号フォー
マントを示す図、第２図は本発明によるクロンクパルス
発生回路の一実施例を示す回路図、第３図（ａ）　〜（
ｈ）　、第４図ｆａ１〜（ｈ）および第５図（３１〜（
ｈ）は第２図に示す回路の動作を説明するための各部波
形図である。 １．３・・・第１．第２微分回路、２・・・遅延回路、
４．５・・・第１．第２ランチ回路、６・・・差検出回
路、７・・・ローノぞスフィルタ、８・・・ＶＯＯ９代
理人　弁理士　　鈴　木　章　夫

Claims (1)

【特許請求の範囲】
1. （１）　　外部よシ供給される入力信号を微分する第１
   微分回路と、前記第１微分回路の出力に対して位相のず
   れた微分信号を発生する第２微分回路と、クキツクノぞ
   ルスを発生する電圧側ｆＭＪＩＭ可変発振器と、前記第
   １．第２微分回路の出力を前記クロックツぞルスに同期
   してそれぞれラッチする第１．第２ランチ回路と、前記
   第１．第２ランチ回路の出力差を求める差検出回路と、
   前記差検出回路の出力信号をローパスフィルタを介して
   前記電圧制御型可変発振器に発振周波数を制御する制御
   信号として供給するロー／ぐスフィルタとを設け、前記
   電圧制御型可変発振器から前記入力信号に同期したクロ
   ック／臂ルスを得ることを特徴とするクロックパルス発
   生回路。