JPH07111048A

JPH07111048A - ディジタルディスク再生装置

Info

Publication number: JPH07111048A
Application number: JP25872293A
Authority: JP
Inventors: Tetsuaki Araki; 徹朗荒木
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 1993-10-15
Filing date: 1993-10-15
Publication date: 1995-04-25

Abstract

(57)【要約】【目的】本発明はディジタルディスク再生装置に関
し、ディスクをＣＡＶ駆動して、アクセス時間を短縮す
ることを目的とする。【構成】ＣＤ−ＲＯＭディスク１１は、駆動回路１
３、スピンドルモータ１２により、定速回転される。Ｒ
Ｆアンプ１６は、光ピックアップ１４から信号を供給さ
れて、再生ＥＦＭ信号を生成する。ＰＬＬ回路１７は、
再生ＥＦＭ信号から、同期クロック信号と同期再生デー
タ信号を抽出する。ＶＣＯ１９は、ＰＬＬ回路１７の基
準クロックを生成する。粗調整回路１８は、再生ＥＦＭ
信号、及び基準クロックを基にして、ＶＣＯ１９の中心
周波数を再生ＥＦＭ信号のクロック周波数に合わせるよ
うに制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタルディスク再生
装置に係り、特に、ＣＤ−ＲＯＭ再生装置に関する。

【０００２】

【従来の技術】一般に、ＣＤ−ＲＯＭと呼ばれる光ディ
スクは、オーディオ用のＣＤ（コンパクトディスク）と
同様に、ディジタル信号（データ）がＥＦＭ（Ｅｉｇｈ
ｔｔｏＦｏｕｒｔｅｅｎＭｏｄｕｌａｔｉｏｎ）
と呼ばれる変調方式で記録されている。また、ＣＤ−Ｒ
ＯＭにおいては、単位ビット及び単位フレームの時間と
ディスク上の記録長がディスク内周と外周で同一であ
る。

【０００３】従って、従来のＣＤ−ＲＯＭ再生装置で
は、ディスクの回転速度を光ピックアップのディスク半
径方向の位置に応じて変えている。即ち、ディスクは、
光ピックアップによって線速度一定（ＣＬＶ）に走査さ
れる。

【０００４】

【発明が解決しようとする課題】従来のＣＤ−ＲＯＭ再
生装置では、ディスク上の任意のアドレスをサーチし、
再生する場合に、ディスクの回転速度を光ピックアップ
のディスク半径方向の位置に対応した速度に制御しなけ
ればならない。ディスクを回転させるスピンドルモータ
が、ある回転速度状態から別の回転速度状態に移行する
のに必要な時間は比較的長い。このため、従来装置で
は、必然的にアクセス時間が長くなるという問題があ
る。

【０００５】また、スピンドルモータの回転速度をピッ
クアップのディスク半径方向の位置に応じて変えるため
のスピンドルモータの制御回路（ＣＬＶ制御回路）は複
雑であり、コストが高くなるという問題がある。

【０００６】本発明は、上記の点に鑑みてなされたもの
で、ＣＬＶ方式で記録されたディスクを再生する際のア
クセス時間を短縮でき、また、スピンドルモータの制御
回路を簡略化できるディジタルディスク再生再生装置を
提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、クロック情報
を含むディジタル信号が線速度一定形式で記録されたデ
ィジタルディスクから上記ディジタル信号をピックアッ
プで読み取り、再生データ信号を生成するディジタルデ
ィスク再生装置において、上記ディジタルディスクを定
速回転させるディスク駆動手段と、上記ピックアップか
ら信号を供給されて、再生ディジタル信号を生成するデ
ィジタル信号再生回路と、上記ディジタル信号再生回路
から供給される再生ディジタル信号から、クロック信号
と再生データ信号を抽出する信号抽出回路と、上記信号
抽出回路の基準クロック信号を生成して上記信号抽出回
路に供給する可変周波数発振器と、上記ディジタル信号
再生回路からの再生ディジタル信号、及び上記基準クロ
ック信号を基にして、上記可変周波数発振器の中心周波
数を上記再生ディジタル信号のクロック周波数に合わせ
るように制御する周波数制御回路とを有する構成とす
る。

【０００８】

【作用】本発明では、線速度一定形式で記録されたディ
ジタルディスクを定速回転し、ピックアップで信号が読
み取られる信号のクロック周波数が変化する。周波数制
御回路はディジタル信号再生回路からの再生ディジタル
信号、及び可変周波数発振器の基準クロック信号を基に
して、可変周波数発振器の中心周波数を再生ディジタル
信号のクロック周波数に合わせるように制御する。これ
により、信号抽出回路は、基準クロックを用いて、再生
ディジタル信号から、クロック信号、及び再生データ信
号を正しく抽出する。

【０００９】従って、本発明では、スピンドルモータを
定速回転できるため、アクセス時間を短縮することを可
能とし、また、スピンドルモータの回転制御回路を簡略
化してコストを低減することを可能とする。また、スピ
ンドルモータに高トルクを必要としないため、装置の消
費電力を低減することを可能とする。

【００１０】

【実施例】図１は本発明の一実施例のＣＤ−ＲＯＭ再生
装置の全体の構成図を示す。ＣＤ−ＲＯＭディスク（以
下ディスクと記す）１１は、ディジタル信号がＥＦＭ方
式で記録されている。ディスク１１のトラックにおける
ディジタル信号の単位ビット及び単位フレームの記録長
は、ディスク１１の全領域で同一である。即ち、ディス
ク１１は、ＣＬＶ方式で再生することによって、データ
が常に一定速度で転送される。なお、ビット長が同一で
あるので、ＥＦＭディジタル信号はクロック情報を含ん
でいる。

【００１１】ディスク１１を回転させるスピンドルモー
タ１２は、駆動回路１３により常に一定の回転数で回転
される。即ち、スピンドルモータ１２は、光ピックアッ
プ１４の半径方向の位置に無関係に、ディスク１１をＣ
ＡＶ駆動する。

【００１２】光ピックアップ１４は、ディスク１１にレ
ーザビームを照射して、その反射光を検出することによ
りディスク１１の記録ディジタル信号を読み取る。ピッ
クアップ制御部１５により、光ピックアップ１４のシー
ク動作、トラッキング、フォーカシング等の制御が行わ
れる。光ピックアップ１４からの再生信号は、ＲＦアン
プ１６（ディジタル信号再生回路）にて増幅され、波形
整形処理がなされて再生ディジタル信号（ＥＦＭディジ
タル信号）として出力される。

【００１３】ＰＬＬ回路１７（信号抽出回路）は、ＲＦ
アンプ１６から供給される再生ディジタル信号から、同
期クロックと同期再生データを抽出する。ＶＣＯ（電圧
制御発振器）１９は、ＰＬＬ回路１７の基準クロックを
生成し、ＰＬＬ回路１７、粗調整回路１８に供給する。

【００１４】粗調整回路１８（周波数制御回路）は、Ｐ
ＬＬ回路１７のロック動作を補助するために、ＲＦアン
プ１６から供給される再生ディジタル信号を基にして、
ＶＣＯ１９の基準クロックの中心周波数を再生ディジタ
ル信号のクロック周波数に合わせるように制御する。Ｖ
ＣＯ１９の中心周波数の合わせこみ動作が完了すると、
粗調整回路１８は、ＰＬＬ回路１７にロックをオンにす
る指令を与える。ＰＬＬ回路１７は、粗調整回路１８か
らロックオンの指令を受けると、ＶＣＯ１９の発振周波
数を再生ディジタル信号のクロック周波数に正確に一致
させるようにＶＣＯ１９を制御する。

【００１５】ＥＦＭ復調回路２０は、ＰＬＬ回路１７か
ら同期クロックと同期再生データを供給されて、ＥＦＭ
復調を行い、復調データを生成する。

【００１６】上記のように、スピンドルモータ１２は、
一定速度で回転すればよいため、高トルクを必要としな
い。このため、装置の消費電力を低減することができ
る。

【００１７】図２は粗調整回路の構成図をＶＣＯ１９と
共に示す。粗調整回路１８は、パルス幅検出部２５ａ，
２５ｂ、ＯＲ回路４１〜４４、パルス幅確定部５０、制
御信号生成部５５から構成される。

【００１８】図３はＥＦＭ信号の説明図を示す。ＲＦア
ンプ１６から生成される再生ＥＦＭ信号には、各フレー
ム毎にフレーム同期信号が含まれている。ＥＦＭ信号の
クロック信号の周期をＴ₀としたとき、このフレーム同
期信号のパルス幅は図３に示すように２２Ｔ₀である。

【００１９】ＣＬＶ方式で記録されたディスク１１をＣ
ＬＶ方式で再生した場合には、クロック信号の周期Ｔ₀
が一定であり、フレーム同期信号は一定時間幅のパルス
として現れる。

【００２０】本実施例では、ＣＬＶ方式で記録されたデ
ィスク１１をＣＡＶ方式で再生する。このため、再生さ
れるＥＦＭ信号のクロック周波数は、ディスク１１の内
周で低く、外周で高くなる。従って、ディスク１１の内
周では、フレーム同期信号の現れる周期が長くなるとと
もに、フレーム同期信号のパルス幅２２Ｔ₀が長くな
り、ディスク１１の外周では、フレーム同期信号の周期
が短くなるとともに、フレーム同期信号のパルス幅２２
Ｔ₀が短くなる。

【００２１】本実施例の粗調整回路１８では、ＥＦＭ信
号中のフレーム同期信号のパルス幅を検出して、フレー
ム同期信号のパルス幅が、ＶＣＯ１９の基準クロックの
２２周期分となるように、ＶＣＯ１９の中心周波数を制
御する。これにより、ＶＣＯ１９の中心周波数は、再生
ＥＦＭ信号のクロック周波数に合わせられる。

【００２２】ＲＦアンプ１６から供給される再生ＥＦＭ
信号中のフレーム同期信号は、アップエッジで始まるも
のと、ダウンエッジで始まるものがある。パルス幅検出
部２５ａは、アップエッジで始まるフレーム同期信号の
パルス幅を検出するための回路で、パルス幅検出部２５
ｂは、ダウンエッジで始まるフレーム同期信号のパルス
幅を検出するための回路である。

【００２３】パルス幅検出部２５ａは、カウンタリセッ
ト回路２６、カウンタ２７、パルス幅検出回路２８から
なる。カウンタリセット回路２６は、Ｔフリップフロッ
プ（Ｔ−ＦＦ）３１、ディレイ回路３２、ＥＸ−ＯＲ回
路３３からなる。

【００２４】ＲＦアンプ１６から供給される再生ＥＦＭ
信号中のフレーム同期信号のパルス幅は、クロック信号
２２周期分（２２Ｔ₀）であるが、実際には、１１Ｔ₀
の正負パルス２個から構成されている。このため、下記
のように、フレーム同期信号のパルス幅を正しく検出す
るために、ＥＦＭ信号を１／２分周した信号に対して、
各パルス幅がＶＣＯ１９の基準クロックの何個分である
かをカウンタ２７で計数している。

【００２５】Ｔ−ＦＦ３１では、ＥＦＭ信号のアップエ
ッジに同期して、ＥＦＭ信号を１／２分周した信号を生
成する。ディレイ回路３２、ＥＸ−ＯＲ回路３３によ
り、ＥＦＭ信号を１／２分周した信号のアップエッジ及
びダウンエッジに同期したカウンタリセット信号を生成
する。カウンタ２７は、このカウンタリセット信号でリ
セットされる毎に、ＶＣＯ１９の基準クロックの計数を
開始して、ＥＦＭ信号を１／２分周した信号の各パルス
幅を計数する。フレーム同期信号に関しては、ＥＦＭ信
号のアップエッジで始まるフレーム同期信号のパルス幅
を計数する。

【００２６】カウンタ２７の計数値は、パルス幅検出回
路２８を構成する、１１Ｔ検出回路３５、２２Ｔ検出回
路３６、２３Ｔ検出回路３７、４４Ｔ検出回路３８に供
給される。

【００２７】１１Ｔ検出回路３５は、カウンタ２７の計
数値が１１以上になるとＨレベルの信号（１１Ｔ検出信
号）を出力する。２２Ｔ検出回路３６は、カウンタ２７
の計数値が２２以上になるとＨレベルの信号（２２Ｔ検
出信号）を出力する。２３Ｔ検出回路３７は、カウンタ
２７の計数値が２３以上になるとＨレベルの信号（２３
Ｔ検出信号）を出力する。４４Ｔ検出回路３８は、カウ
ンタ２７の計数値が４４以上になるとＨレベルの信号
（４４Ｔ検出信号）を出力する。

【００２８】１１Ｔ検出信号は、ＶＣＯ１９の基準クロ
ックの周期をＴとして、計数したパルス幅が基準値（１
１Ｔ）以上であることを示す。同様に、２２Ｔ検出信
号、２３Ｔ検出信号、４４Ｔ検出信号は、計数したパル
ス幅が夫々の基準値（２２Ｔ，２３Ｔ，４４Ｔ）以上で
あることを示す。

【００２９】１１Ｔ検出回路３５、２２Ｔ検出回路３
６、２３Ｔ検出回路３７、４４Ｔ検出回路３８の出力信
号の組合せから、カウンタ２７で計数されたパルス幅が
１１Ｔ〜４４Ｔのいずれの範囲にあるかが判別できる。
ＥＦＭ信号中でフレーム同期信号が最もパルス幅が長
い。このため、フレーム同期信号のパルス幅計数値に対
して、１１Ｔ検出回路３５、２２Ｔ検出回路３６、２３
Ｔ検出回路３７、４４Ｔ検出回路３８の出力信号の組合
せは、フレーム中で最長パルス幅を示すものとなる。

【００３０】なお、１１Ｔ検出回路３５、２２Ｔ検出回
路３６、２３Ｔ検出回路３７、４４Ｔ検出回路３８は、
検出信号として、パルス幅の短いＨレベルの信号を生成
する。

【００３１】パルス幅検出部２５ｂは、ＥＦＭ信号のダ
ウンエッジで始まるフレーム同期信号のパルス幅を計数
する点を除いて、パルス幅検出部２５ａと同様である。
ＥＦＭ信号のダウンエッジで始まるフレーム同期信号の
パルス幅を計数するために、ＲＦアンプ１６からのＥＦ
Ｍ信号は、インバータ回路３９を介して、カウンタリセ
ット回路２６に供給される。

【００３２】パルス幅検出部２５ａの１１Ｔ検出回路３
５、２２Ｔ検出回路３６、２３Ｔ検出回路３７、４４Ｔ
検出回路３８の各出力信号と、パルス幅検出部２５ｂの
１１Ｔ検出回路３５、２２Ｔ検出回路３６、２３Ｔ検出
回路３７、４４Ｔ検出回路３８の各出力信号とは、ＯＲ
回路４１〜４４で論理和をとられて、パルス幅確定部５
０の１１Ｔ確定回路５１、２２Ｔ確定回路５２、２３Ｔ
確定回路５３、４４Ｔ確定回路５４に夫々供給される。

【００３３】１／５８８分周回路４５は、基準クロック
を１／５８８分周して、検出フレームパルスを生成す
る。この検出フレームパルスは、基準クロック５８８個
分の長さであるパルス検出フレームの先頭を示す。ま
た、１／１６分周回路４６は、検出フレームパルスを１
／１６分周して、パルス検出フレーム１６個毎に確定フ
レームパルスを生成する。

【００３４】１１Ｔ確定回路５１は、連続する１６のパ
ルス検出フレーム（１確定フレーム）において、パルス
幅検出部２５ａ、又はパルス幅検出部２５ｂから１１Ｔ
検出信号を連続して供給されたときに、Ｈレベルの１１
Ｔ確定信号を出力する。２２Ｔ確定回路５２は、連続す
る１６のパルス検出フレームにおいて、パルス幅検出部
２５ａ、又はパルス幅検出部２５ｂから２２Ｔ検出信号
を連続して供給されたときに、Ｈレベルの２２Ｔ確定信
号を出力する。２３Ｔ確定回路５３は、連続する１６の
パルス検出フレームにおいて、パルス幅検出部２５ａ、
又はパルス幅検出部２５ｂから２３Ｔ検出信号を連続し
て供給されたときに、Ｈレベルの２３Ｔ確定信号を出力
する。４４Ｔ確定回路５４は、連続する１６のパルス検
出フレームにおいて、パルス幅検出部２５ａ、又はパル
ス幅検出部２５ｂから４４Ｔ検出信号を連続して供給さ
れたときに、Ｈレベルの４４Ｔ確定信号を出力する。

【００３５】１１Ｔ確定信号、２２Ｔ確定信号、２３Ｔ
確定信号、４４Ｔ確定信号は、夫々、確実に、１１Ｔ，
２２Ｔ，２３Ｔ，４４Ｔ以上のパルス幅のフレーム同期
信号を検出したことを示す。１６のパルス検出フレーム
で連続して、夫々、１１Ｔ検出信号、２２Ｔ検出信号、
２３Ｔ検出信号、４４Ｔ検出信号が供給されたときだ
け、１１Ｔ確定信号、２２Ｔ確定信号、２３Ｔ確定信
号、４４Ｔ確定信号を生成することにより、ノイズ等の
影響によるパルス幅の誤った判定を防いでいる。

【００３６】１１Ｔ確定回路５１の出力信号は、制御信
号生成部５５のインバータ回路６２で反転されて、ＶＣ
Ｏ１９に供給される。Ｈレベルの１１Ｔ確定信号が生成
されないときは、この信号は、Ｈレベルの周波数２倍命
令としてＶＣＯ１９に供給される。ＶＣＯ１９は、周波
数２倍命令が供給されると、現在の中心周波数を２倍に
設定する。

【００３７】２２Ｔ確定回路５２の出力信号と２３Ｔ確
定回路５３の出力信号は、インバータ回路５９，６０、
ＡＮＤ回路６１とにより、夫々の反転信号の論理和がと
られて、ＶＣＯ１９に供給される。２２Ｔ確定信号、及
び２３Ｔ確定信号が共に生成されないときは、この信号
は、Ｈレベルの周波数増加命令としてＶＣＯ１９に供給
される。ＶＣＯ１９は、周波数増加命令が供給される
と、現在の中心周波数を上げる。

【００３８】２２Ｔ確定回路５２の出力信号と２３Ｔ確
定回路５３の出力信号は、ＡＮＤ回路５８により、夫々
の論理和がとられて、ＶＣＯ１９に供給される。２２Ｔ
確定信号、及び２３Ｔ確定信号が共に生成されたとき
は、この信号は、Ｈレベルの周波数低下命令としてＶＣ
Ｏ１９に供給される。ＶＣＯ１９は、周波数低下命令が
供給されると、現在の中心周波数を下げる。

【００３９】４４Ｔ確定回路５４の出力信号は、ＶＣＯ
１９に供給される。Ｈレベルの４４Ｔ確定信号が生成さ
れたときは、この信号は、周波数半減命令としてＶＣＯ
１９に供給される。ＶＣＯ１９は、周波数半減命令が供
給されると、現在の中心周波数を半分に下げる。

【００４０】インバータ回路５６、ＡＮＤ回路５７によ
り、２２Ｔ確定回路５２の出力信号と２３Ｔ確定回路５
３の出力信号の反転信号の論理和がとられて、ＰＬＬ
ＯＮ／ＯＦＦ信号としてＰＬＬ回路１７に供給される。
ＰＬＬＯＮ／ＯＦＦ信号は、２２Ｔ確定信号が生成さ
れ、かつ、２３Ｔ確定信号が生成されないときに、Ｈレ
ベルのＰＬＬＯＮ信号となる。

【００４１】パルス幅確定部５０からの信号を基に制御
信号生成部５５で生成された周波数２倍命令、周波数増
加命令、周波数低下命令、周波数半減命令を受けて、Ｖ
ＣＯ１９は、中心周波数を、短時間に、ＥＦＭ信号のク
ロック周波数に合わせることができる。ＶＣＯ１９の中
心周波数が、ＥＦＭ信号のクロック周波数に合わせられ
ると、ＰＬＬＯＮ信号が、ＰＬＬ回路１７に供給され
る。これにより、ＰＬＬ回路１７は、ＥＦＭ信号のクロ
ック周波数に、ＶＣＯ１９の周波数を一致させるように
ＶＣＯ１９を制御する。

【００４２】ディスク１１をＣＡＶ駆動する場合、光ピ
ックアップ１５のシーク動作時等に、ＥＦＭ信号のクロ
ック周波数とＶＣＯ１９の基準クロックの周波数が大幅
にずれることがある。本実施例では、上記のように、粗
調整回路１８で、フレーム同期信号のパルス幅を検出し
て、この周波数のずれに応じた周波数制御命令により、
ＶＣＯ１９の周波数を制御して、ＰＬＬ回路１７のロッ
ク動作が可能な周波数に制御することができる。このた
め、ＥＦＭ信号のクロック周波数とＶＣＯ１９の基準ク
ロックの周波数が大幅にずれている場合でも、短時間
で、正しくＶＣＯ１９の中心周波数を制御して、ＰＬＬ
回路１７のロック動作を可能とすることができる。

【００４３】１１Ｔ確定回路５１、２２Ｔ確定回路５
２、２３Ｔ確定回路５３、４４Ｔ確定回路５４は全て同
一の回路で構成される。図４は、１１Ｔ確定回路５１、
２２Ｔ確定回路５２、２３Ｔ確定回路５３、４４Ｔ確定
回路５４の一例の回路図を示す。また、図５（Ａ）〜図
５（Ｊ）は、確定信号が生成されなかったときの図４の
各部の信号のタイミングチャートを示し、図６（Ａ）〜
（Ｊ）は、確定信号が生成されたときの図４の各部の信
号のタイミングチャートを示す。ここでは、２３Ｔ確定
回路５３の場合で説明する。

【００４４】パルス検出フレームの先頭を示す検出フレ
ームパルスａ（負のパルス）が１／５８８分周回路４５
から供給される。また、１／１６分周回路４６は、検出
フレームパルスａを１／１６分周して、パルス検出フレ
ーム１６個毎に確定フレームパルスｈ（負のパルス）を
生成する。

【００４５】なお、ＶＣＯ１９の基準クロックの周波数
が再生ＥＦＭ信号のクロック周波数と一致した場合に
は、パルス検出フレームの時間幅と再生ＥＦＭ信号のフ
レームの時間幅は一致する。

【００４６】２３Ｔ検出回路３７の出力信号が、ＯＲ回
路４３を介して、信号ｂとしてＳＲフリップフロップ
（ＳＲ−ＦＦ）７１のセット端子Ｓに供給される。ＳＲ
−ＦＦ７１のリセット端子Ｒには、検出フレームパルス
ａを反転したパルスが供給される。ＳＲ−ＦＦ７１は、
検出フレームパルスａの立ち下がり（パルス検出フレー
ムの先頭）でリセットされて出力端子Ｑの信号ｃがＬレ
ベルとなった後、Ｈレベルの２３Ｔ検出信号がセット端
子Ｓに供給されると、出力端子Ｑの信号ｃは、次の検出
フレームパルスａがくるまで、Ｈレベルを保持する。

【００４７】ＳＲ−ＦＦ７１の出力信号ｃは、ディレイ
回路７３でわずかに遅延されて、Ｄフリップフロップ
（Ｄ−ＦＦ）７４のＤ端子に信号ｄとして供給される。
Ｄ−ＦＦ７４のクロック端子ＣＫには、検出フレームパ
ルスａを反転したパルスが供給される。Ｄ−ＦＦ７４
は、検出フレームパルスａの立ち下がり（パルス検出フ
レームの先頭）で信号ｄラッチして、出力端子Ｑより信
号ｅとして出力する。従って、Ｄ−ＦＦ７４の出力信号
ｅは、一つ前のパルス検出フレームで２３Ｔ検出信号が
生成された場合には、検出フレームパルスａの立ち下が
りでＨレベルとなり、次の検出フレームパルスａまでＨ
レベルを保持する。

【００４８】Ｄ−ＦＦ７６のＤ入力端子には、Ｄ−ＦＦ
７４の出力信号ｅとＤ−ＦＦ７６のＱ出力端子の信号ｊ
との論理積をＡＮＤ回路７５でとった信号ｆが供給され
る。また、Ｄ−ＦＦ７６のクロック端子ＣＫには、検出
フレームパルスａを反転した後、ディレイ回路７８で遅
延させたパルスｇが供給される。また、Ｄ−ＦＦ７６の
セット端子Ｓには、パルス検出フレーム１６個毎に生成
される確定フレームパルスｈ（負のパルス）を反転して
ディレイ回路７８で遅延させたパルスｉが供給される。
このパルスｉは、図５、図６に示すように、パルスｇよ
りも立ち上がりのタイミングが遅れている。

【００４９】Ｄ−ＦＦ７６は、確定フレームの始めで、
パルスｉの立ち上がりでセットされて、出力信号ｊがＨ
レベルとなる。この後、各パルスｇの立ち上がりで信号
ｆをラッチして出力する。パルスｉの立ち上がりでセッ
トされて、出力信号ｊがＨレベルとなった後、各パルス
検出フレームで連続して信号ｅがＨレベルを保持してい
る間は、信号ｆがＨレベルとなり、出力信号ｊもＨレベ
ルを保持する。パルスｉの立ち上がりでセットされて、
出力信号ｊがＨレベルとなった後、一回でも信号ｅがＬ
レベルとなると、出力信号ｊがＬレベルとなり、以後、
信号ｅに関係なく信号ｆがＬレベルとなり、出力信号ｊ
は次のパルスｉまでＬレベルのままとなる。

【００５０】Ｄ−ＦＦ７６の出力信号ｊは、ディレイ回
路７９で遅延されて、信号ｋとしてＤ−ＦＦ８０のＤ入
力端子に供給される。Ｄ−ＦＦ８０のクロック端子ＣＫ
には、パルスｉが供給される。Ｄ−ＦＦ８０は、パルス
ｉの立ち上がりで信号ｋをラッチして出力端子Ｑから信
号ｍとして出力する。パルスｉが供給された後、次のパ
ルスｉが供給されるまでの１６の連続するパルス検出フ
レームで、信号ｊがＨレベルを保持したときには、Ｈレ
ベルの信号ｋをラッチしてＨレベルの信号ｍ、即ち、２
３Ｔ確定信号を出力する。

【００５１】図５では、２３Ｔ検出信号が、１６個のパ
ルス検出フレームで連続して供給されていない。最初の
パルス検出フレームでは、２３Ｔ確定信号が供給されて
いる。このため、信号ｊは、確定フレームの始めでパル
スｉの立ち上がり（時刻ｔ₁）でセットされた後、次の
パルス検出フレームでは、パルスｇの立ち上がりでＨレ
ベルを保持している（時刻ｔ₂）。しかし、２番目のパ
ルス検出フレームでは、２３Ｔ確定信号が供給されてい
ない。このため、３番目のパルス検出フレームのパルス
ｇの立ち上がりで、信号ｊはＬレベルとなっている（時
刻ｔ₃）。信号ｊは、一端Ｌレベルになると、以後信号
ｅの値に関係なく、次のパルスｉの立ち上がり（時刻ｔ
₄）まで、Ｌレベルを保持する。

【００５２】次のパルスｉの立ち上がり（時刻ｔ₄）
で、信号ｋがＤ−ＦＦ８０でラッチされて、信号ｍとし
て出力される。図５の例では、Ｌレベルの信号ｊがディ
レイ回路７９で遅延された信号ｋを、パルスｉの立ち上
がりでラッチする。このため、信号ｍはＬレベルとな
り、２３Ｔ確定信号は生成されない。

【００５３】図６の例では、２３Ｔ検出信号が１６個の
パルス検出フレームで連続して供給されている。このた
め、信号ｊは、確定フレームの始めでパルスｉの立ち上
がり（時刻ｔ₁）でセットされた後、次のパルス検出フ
レームでは、パルスｇの立ち上がりでＨレベルを保持し
ている（時刻ｔ₁₂）。時刻ｔ₁₃でも同様に、パルスｇの
立ち上がりでＨレベルを保持している。以後同様に、次
のパルスｉの立ち上がり（時刻ｔ₁₅）まで、各パルスｇ
の立ち上がりでＨレベルが保持される。

【００５４】次のパルスｉの立ち上がり（時刻ｔ₁₅）
で、信号ｋがＤ−ＦＦ８０でラッチされて、信号ｍとし
て出力される。図６の例では、時刻ｔ₁₄までＨレベルを
保持した信号ｊがディレイ回路７９で遅延された信号ｋ
を、パルスｉの立ち上がり（時刻ｔ₁₅）でラッチする。
このため、信号ｍはＨレベルとなり、２３Ｔ確定信号が
生成される。

【００５５】上記のように、本実施例では、粗調整回路
１８が、ＶＣＯ１９の中心周波数を再生ＥＦＭ信号のク
ロック周波数に合わせるようにＶＣＯ１９を制御する。
これにより、ディスク１１をＣＡＶ駆動して、記録信号
を再生することができる。従って、スピンドルモータ１
２を一定速度で回転すればよいため、アクセス時間をＣ
ＬＶ方式の装置に比べ短縮することができ、また、スピ
ンドルモータ１２には、高トルクのモータを必要としな
いため、装置の消費電力を低減することができる。ま
た、従来装置と異なり、スピンドルモータをＣＬＶ制御
するための複雑な回路が不要で、その分コストを低減す
ることができる。

【００５６】また、光ピックアップ１４の位置を検出し
ないで、ＶＣＯ１９の中心周波数を制御できるため、光
ピックアップ１４の位置センサを設ける必要がない。

【００５７】

【発明の効果】上述の如く、本発明によれば、スピンド
ルモータを定速回転した状態で、ピックアップからの信
号からクロック信号及び再生データ信号を正しく抽出す
ることができるため、アクセス時間を短縮することがで
き、また、スピンドルモータの回転制御回路を簡略化し
てコストを低減することができる。また、スピンドルモ
ータに高トルクを必要としないため、装置の消費電力を
低減できる等の特長を有する。

【図面の簡単な説明】

【図１】本発明の位置実施例の全体の構成図である。

【図２】粗調整回路とＶＣＯの構成図である。

【図３】ＥＦＭ信号の説明図である。

【図４】１１Ｔ検出回路、２２Ｔ検出回路、２３Ｔ検出
回路、４４Ｔ検出回路の回路図である。

【図５】２３Ｔ検出回路のタイミングチャートである。

【図６】２３Ｔ検出回路のタイミングチャートである。

【符号の説明】

１１ＣＤ−ＲＯＭディスク１２スピンドルモータ１３駆動回路１４光ピックアップ１５ピックアップ制御部１６ＲＦアンプ１７ＰＬＬ回路１８粗調整回路１９ＶＣＯ２０ＥＦＭ復調回路２５ａ，２５ｂパルス幅検出部５０パルス幅確定部５５制御信号生成部

Claims

【特許請求の範囲】

【請求項１】クロック情報を含むディジタル信号が線
速度一定形式で記録されたディジタルディスクから上記
ディジタル信号をピックアップで読み取り、再生データ
信号を生成するディジタルディスク再生装置において、上記ディジタルディスクを定速回転させるディスク駆動
手段と、上記ピックアップから信号を供給されて、再生ディジタ
ル信号を生成するディジタル信号再生回路と、上記ディジタル信号再生回路から供給される再生ディジ
タル信号から、クロック信号と再生データ信号を抽出す
る信号抽出回路と、上記信号抽出回路の基準クロック信号を生成して上記信
号抽出回路に供給する可変周波数発振器と、上記ディジタル信号再生回路からの再生ディジタル信
号、及び上記基準クロック信号を基にして、上記可変周
波数発振器の中心周波数を上記再生ディジタル信号のク
ロック周波数に合わせるように制御する周波数制御回路
とを有することを特徴とするディジタルディスク再生装
置。