JPS6212585B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、デイジタル・オーデイオデイスクの
再生出力信号からデイスクの回転を線速度一定の
制御するための回転サーボ信号を容易にかつ確実
に取り出すための回転サーボ信号取出し回路に関
するものである。

デイジタル・オーデイオデイスクは、オーデイ
オ信号および同期信号等をデイジタル化してデイ
スクの表面に線速度一定として光学的に高密度で
記録したものであり、デイスク上に記録される信
号フオーマツトは例えば第１図に示すように定め
られている。つまり、この方式に於いては、１フ
レームを一定数のビツト（例えば588ビツト）に
よつて構成し、このフレームを連続させて同一デ
イスク上に線速度一定として記録されている。そ
して、この各フレームの信号フオーマツトは、同
期部Ａと情報部Ｂとに区分されており、同期部Ａ
は各フレームの冒頭部分にそれぞれ位置付けられ
ている。同期部Ａは第１図で示すように22ビツト
によつて構成されており、最初の11ビツトが連続
して“０”のときには続く11ビツトが連続して
“１”となり、最初の11ビツトが連続して“１”
のときには続く11ビツトが連続して“０”となる
ように設定されている。そしてこの場合、最初の
11ビツトはその前のフレームの末尾ビツトに対し
て逆になるように設定されており、このようにし
て予め定められた単位ビツト（11ビツト）で
“０”または“１”が連らなるフオーマツトは１
フレーム中に於いてこの同期部Ａのみに限定され
ている。すなわち、情報部Ｂはいかなる場合であ
つても11ビツト単位の“０”または“１”が連ら
なるフオーマツトが生じないように構成されてい
る。また情報部Ｂは、無信号時に於ける直流化を
防止するために、常に３ビツト以上にわたつて
“１”信号または“０”信号が連続する信号とな
つており、従つて情報部Ｂは３＜Ｂ＜11ビツトの
範囲にわたつてのみ連続する信号として表わされ
ることになる。

このように構成されたデイジタル・オーデイオ
デイスクは、線速度一定としてデイスク上のデイ
ジタル情報を光学的に読み取つて復調することに
より、高忠実度のオーデイオ信号が容易に得られ
るものである。

この場合、高忠実度再生を行なう上で最も重要
となることは、読み出し時に於けるデイスクの回
転を線速度一定となるように高精度の回転制御を
行なうことである。つまり、再生時に於いては、
“１”または“０”が11ビツトにわたつて連続す
る部分を検出して同期部Ａと判別するわけである
が、デイスクの回転が遅れると11ビツトの同期部
Ａを12ビツトとして検出し、またデイスクの回転
が速くなつた場合には10ビツトとして検出してし
まうことになり、これに伴なつて同期信号が得ら
れなくなることにより復調処理が行なえなくなる
問題を有している。

従つて、本発明による目的は、光学的な読み出
し信号を用いてデイスクの回転を線速度一定とす
るための回転サーボ信号を容易にかつ確実に得る
ことが出来るデイジタル・オーデイオデイスクの
回転サーボ信号取出し回路を提供することであ
る。

このような目的を達成するために本発明は、光
学的な読み取りによる再生信号の“１”期間およ
び“０”期間をデイスクの記録時に於けるビツト
レートに対応したクロツクパルスを用いて計数
し、この計数値が１フレーム中に必ず一度は含ま
れる最大値の予め定められた値以上の場合にはス
ピードアツプ信号を発生し、１フレーム時間内に
上記予め定められた値の計数値が得られない場合
にはスピードダウン信号を発生すとともに、スピ
ードダウン信号に対してスピードアツプ信号を優
先させることにより、両信号の同時発生を防止し
たものである。

以下、図面に示す実施例を用いて本発明による
オーデイオデイスクの回転サーボ信号取出し回路
を詳細に説明する。

第２図は本発明によるオーデイオデイスクの回
転サーボ信号取出し回路の一実施例を示す回路図
である。同図に於いて、１はオーデイオデイスク
の記録時に於けるビツトレートに一致する
4.3218MHzのクロツクパルスCPを発振するクロ
ツク発振器であつて、水晶振動子を用いて高精度
に安定化されたクロツクパルスCPを送出するよ
うに構成されている。２は入力端３に供給される
デイスクの光学的な読み取りによる再生信号Ａの
立上り部分を微分して微分パルスP₁を発生する第
１微分回路であつて、コンデンサ４，ダイオード
５および抵抗６によつて構成される一般に周知の
回路となつている。７は再生信号Ａを反転するイ
ンバータ、８はインバータ７の出力の立上り部
分、つまり再生信号Ａの立下り部分を微分して微
分パルスP₂を発生する第２微分回路であつて、第
１微分回路２と同様にコンデンサ９，ダイオード
１０および抵抗１１とによつて構成されている。
１２は第１カウンタであつて、第１微分回路２か
ら出力される微分パルスP₁によつてクリアされな
がらクロツクパルスCPを順次計数して出力す
る。１３は第２カウンタであつて、第２微分回路
８から出力される微分パルスP₂によつてクリアさ
れながらクロツクパルスCPを順次計数して出力
する。１４，１５は保持回路を構成するパラレル
シフトタイプの第１，第２シフトレジスタであつ
て、第１シフトレジスタ１４は微分パルスP₂の発
生時に第１カウンタ１２のカウント出力を取り込
んでシフトすることにより、微分パルスP₂の発生
時に於ける第１カウンタ１２のカウント値を出力
し、第２シフトレジスタ１５は微分パルスP₁の発
生時に於ける第２カウンタ１３のカウント値を取
り込んでシフトすることにより出力する。１６，
１７は第１，第２デコーダであつて、第１デコー
ダ１６は微分パルスP₁の発生時に於ける第１シフ
トレジスタ１４の出力をに変換して出力し、第２
デコーダ１７は微分パルスP₂の発生時に於ける第
２シフトレジスタ１５の出力を変換して出力す
る。１８は第１，第２デコーダ１６，１７の出力
端O₁₂から送出される信号を入力として、アツプ
信号UPを発生するオアゲート、１９はクロツク
パルスCPを１フレームを構成するビツト数（588
ビツト）だけカウントするとダウン信号DUを送
出する第３カウンタであつて、第１，第２デコー
ダ１６，１７の出力端D₁₁の出力を入力とするオ
アゲート２０の出力とオアゲート１８の出力を入
力とするオアゲート２１の出力によつてクリアさ
れるように構成されている。従つて、第１，第２
デコーダ１６，１７，オアゲート１８，２０，２
１および第３カウンタ１９は再生信号Ａの“１”
および“０”期間に於けるカウント値が予め定め
られた単位ビツト数よりも大きな値となつた場合
にアツプ信号UPを発生し、１フレーム時間以上
にわたつて予め定められた単位ビツト数をカウン
トしなかつた場合にダウン信号DUを発生するア
ツプ・ダウン判別回路２２を構成していることに
なる。

このように構成されたデイジタル・オーデイオ
デイスクの回転サーボ信号取出し回路に於いて、
入力端３に例えば第３図ａに示す再生信号Ａが供
給されると、第１微分回路２は再生信号Ａの立上
り部分を微分して時点t₁，t₃，t₅，t₇に第３図ｂに
示す微分パルスP₁を出力する。また、第２微分回
路８はインバータ７を介して供給される再生信号
Ａの立上り部分を微分する関係上、時点t₂，t₄，
t₆，t₈に第３図ｃに示す微分パルスP₂を出力す
る。

一方、クロツク発振器１は、デイスクの書き込
み時に於けるビツトレートに一致するクロツクパ
ルスCPを発生しており、第１，第２カウンタ１
２，１３は微分パルスP₁および微分パルスP₂によ
つてそれぞれクリアされながらクロツクパルス
CPを順次カウントする。従つて、再生信号が予
め定められた線速度一定の条件に一致しながら読
み出されたものであるならば、第１，第２カウン
タ１２，１３の値は第３図ｄ，ｅに示すように、
第３図ａに示す再生信号Ａの立上り間および立下
り間のビツト数を正確にカウントするはずであ
る。

次に、第１シフトレジスタ１４は、シフト入力
端Ｓに再生信号Ａの立下り時に発生される微分パ
ルスP₂を入力しているために、第１カウンタ１２
のカウント値をそのカウント動作の途中である再
生信号Ａの立下り時にパラレルに取り込んでシフ
トする。従つて、この第１シフトレジスタ１４か
らは、再生信号Ａの立下り時である時点t₂，t₄，
t₆，t₈に於いて第３図ｆに示すように出力値が変
化することになり、この第１シフトレジスタ１４
の出力値は再生信号Ａの各“１”期間に於けるク
ロツクパルスCPの数、つまりビツト数を表わし
ていることになる。また、第２シフトレジスタ１
５も同様に再生信号Ａの立下り時にカウントを開
始する第２カウンタ１３のカウント値を再生信号
Ａの立上り時に発生される微分パルスP₂によつて
取り込んで第３図ｇに示すようにシフトしている
ために、この第２シフトレジスタ１５からは再生
信号Ａの“０”期間におけるクロツクパルスCP
の数、つまりビツト数が出力されることになる。
第１，第２シフトレジスタ１４，１５の出力信号
は、微分パルスP₁，P₂がそれぞれ発生される毎に
第１，第２デコーダ１６，１７に於いてデコード
されて出力されるために、この第１，第２デコー
ダ１６，１７の各出力値は第３図ｈ，ｉにそれぞ
れ示すようになる。そして、第１，第２デコーダ
１６，１７の出力値「11」は、出力端O₁₁を
“１”に設定することになり、これに伴なつてオ
アゲート２０の出力が“１”となり、これに伴な
つてオアゲート２１が“１”となつて第３カウン
タ１９がクリアされる。この場合、第３カウンタ
１９はクロツクパルスCPを１フレーム期間、つ
まり１フレームビツト数である588カウントした
時点に於いてダウン信号DUを発生するように構
成されているために、オアゲート２０の出力、つ
まり予め定められた11ビツトの信号部分を各フレ
ーム毎に検出した場合には、第３カウンタ１９は
常に588カウントに達する以前にクリアされてダ
ウン信号DUの発生が阻止される。従つて、この
状態に於いては、デイスクが予め定められた一定
値の線速度で正確に再生されていることを示して
いる。なお、デイスクの各フレームには11ビツト
以上の信号は含まれないように設定されているた
めに、デイスクが予め定められた一定値の線速度
で回転されている場合には、第１，第２デコーダ
１６，１７の出力端O₁₂から“１”信号が発生さ
れることは無く、従つてこの状態に於いてはアツ
プ・ダウン判別回路２１からはアツプ信号UPお
よびダウン信号DUの送出が行なわれない。

次に、何かの原因によつてデイスクの回転速度
が低下するか、あるいは再生信号が中心側に移動
すると、再生部分に於ける線速度が設定値よりも
低下することになる。この結果、再生信号Ａの
“１”，“０”の期間がわずかに長くなり、これに
伴なつて一定周期のクロツクパルスCPをカウン
トする第１，第２カウンタ１２，１３の値が増加
することになり、これに伴なつて第１，第２シフ
トレジスタ１４，１５の出力値も増加する。そし
て、第１，第２シフトレジスタ１４，１５のいず
れか一方の出力値が、デイスク上には設けられて
いない12ビツト分のカウント値１２を示すと、こ
の例えば第１シフトレジスタ１４から出力される
出力値「12」は、第１デコーダ１６に於いてデコ
ードされて出力端O₁₂から“１”信号が出力され
る。この結果、第１，第２デコーダ１６，１７の
出力端O₁₂から出力される“１”信号を入力とす
るオアゲート１８の出力が“１”となつて、デイ
スクの回転を上昇制御するためのアツプ信号UP
が出力される。

一方、このように線速度が低下した状態に於い
ては、第１，第２デコーダ１６，１７の出力端
O₁₁からは出力が発生されなくなり、これに伴な
つてオアゲート２０の出力が“０”状態を１フレ
ーム期間以上にわたつて続けることになる。オア
ゲート２０の出力が“０”状態を続けると、第３
カウンタ１９が１フレーム期間以上にわたつてカ
ウントを続けることになり、588カウントに達し
た時点に於いてダウン信号DUの発生が行なわれ
てしまい、アツプ信号UPとダウン信号DUが同時
に発生される不都合が生ずる。このような不都合
を解決するためにアツプ信号UPを優先するアツ
プ優先回路が設けられている。つまり、オアゲー
ト１８の出力はオアゲート２１を介して第３カウ
ンタ１９のクリア端子CLに供給されており、オ
アゲート１８からアツプ信号UPが出力される
と、その一部はオアゲート２１を介して第３カウ
ンタ１９をクリアしている。従つて、線速度が低
下した場合には、上記アツプ優先回路によつてア
ツプ信号UPのみが送出されることになる。

次に、再生部分に於ける線速度が何かの原因に
よつて上昇すると、これに伴なつて再生信号Ａの
パルス幅が縮小されたものとなる。この結果、第
１，第２シフトレジスタ１４，１５の１フレーム
期間に於ける最大値は11ビツト部分を少なくカウ
ントした値のみとなる。従つて、この場合には第
１，第２デコーダ１６，１７の出力端O₁₁，O₁₂
のいずれからも“１”信号が発生されないことに
なる。従つて、第３カウンタ１９はオアゲート２
０および２１からクリア信号を受けることがなく
なり、これに伴なつて第３カウンタ１９からは１
フレーム期間分のクロツクパルスをカウント、つ
まり588カウントに達する毎にダウン信号DUが出
力される。

従つて、アツプ・ダウン検出回路２２から出力
されるアツプ信号UPおよびダウン信号DUをデイ
スク回転モータを制御する駆動回路に回転サーボ
信号として供給することにより、線速度一定とし
ての回転制御が高精度に行なえることになる。

なお、上記した実施例に於いては、各フレーム
に於いて必ず一度は発生しかつ最大値である部分
として、同期部に於ける11ビツトの連続“０”ま
たは“１”部分を用いてアツプ信号およびダウン
信号を取り出した場合について説明したが、本発
明はこれに限定されるものではなく、同期部以外
にかかる条件を満す信号部分を設けてアツプ信号
およびダウン信号の取り出しを行なつても良いこ
とは言うまでもない。

以上説明したように、本発明によるデイジタル
オーデイオデイスクの回転サーボ信号の取出し回
路は、再生信号の“１”期間および“０”期間を
デイスクの記録時に於けるビツトレートに対応し
たクロツクパルスを用いて計数し、この計数値が
デイスクの１フレーム中に必ず一度は含まれる最
大値の予め定められた値以上の場合にはスピード
アツプ信号を発生し、１フレーム時間内に上記予
め定められた値の計数値が得られない場合にはス
ピードダウン信号を送出するように構成するとと
もにスピードアツプ信号をスピードダウン信号に
対して優先としたものである。よつて、再生信号
中に含まれる基準部分を監視してスピードアツプ
信号およびスピードダウン信号を取り出す関係
上、読取り部分に於ける線速度を容易にかつ高精
度に一定化することが出来るとともに、スピード
アツプ信号とスピードダウン信号の同時発生が防
止される優れた効果を有する。

【図面の簡単な説明】

第１図はデイジタル・オーデイオデイスクに於
ける信号フオーマツトの一例を示す図、第２図は
本発明によるデイジタル・オーデイオデイスクの
回転サーボ信号取出し回路の一実施例を示す回路
図、第３図ａ〜ｉは第２図の動作を説明するため
の各部波形図である。 １…クロツク発振器、２，８…第１，第２微分
回路、１２，１３…第１，第２カウンタ、１４，
１５…第１，第２シフトレジスタ、１６，１７…
第１，第２デコーダ、１８，２０，２１…オアゲ
ート、１９…第３カウンタ、２２…アツプ・ダウ
ン判別回路。

Claims (1)

【特許請求の範囲】
1. １ デイジタル・オーデイオデイスクの再生信号
   に於ける立上り部分の微分出力を取り出す第１微
   分回路と、上記再生信号の立下り部分の微分出力
   を取り出す第２微分回路と、前記第１微分回路の
   微分出力によつてクリアされてクロツクパルスを
   カウントする第１カウンタと、前記第２微分回路
   の微分出力によつてクリアされてクロツクパルス
   をカウントする第２カウンタと、前記第２微分回
   路の微分出力発生時に第１カウンタの計数値を保
   持する第１保持回路と、前記第２微分回路の微分
   出力発生時に第２カウンタの計数値を保持する第
   ２保持回路と、前記第１，第２保持回路の出力を
   デコードする第１，第２デコーダと、前記第１，
   第２デコーダの出力端から出力される前記デイス
   クの１フレーム中に必ず一度は含まれる最大値の
   予め定められた値Ｎよりも大なる出力を入力とし
   てスピードアツプ信号を出力するオアゲートと、
   前記クロツクパルスをデイスクの１フレーム期間
   分にわたつて計数する毎にダウン信号を送出する
   とともに前記第１，第２デコーダの前記Ｎ値出力
   および前記ダウン信号によつてクリアされる第３
   カウンタとを備えたことを特徴とするデイジタ
   ル・オーデイオデイスクの回転サーボ信号取出し
   回路。