JPS5847525Y2 - ３周波数デ−タ復号装置 - Google Patents

Description

【考案の詳細な説明】 本考案はテイジタル復号装置に関し、特に３周波数コー
ドを用いる磁気記録方式に用いる復号装置に関する。

３周波数記録方式とは、ビットセルの中央にある磁束反
転が二進データの「１」を表わしビットセルの間にある
磁束反転が２つの連続した二進データの「Ｏ」表わすよ
うにした記録方式である。

（本願にアヘいて「ビットセル」とは二進デイジツトを
記録するようになった情報トラックに沿っての単位長さ
のことであり二また、トラックが記録ヘッドの下を通過
する時間の単位であるとも言える。

）３周波数符号化の規則は、に進「１」を含む各ビット
セルの中央において磁束反転を生じさせ、２二進「０」
を含む２つの隣接したビットセルの間に磁束反転を生じ
させること、である。

３周波数符号化データに対する従来の復号方式は次の２
つに大別される。

１ピーク対ピークの検出を行ないピーク間の時間を測定
するインターバル（時間間隔）検出方式。

２セル期間中に「窓」を規定しセルの中央にｒｌＪが存
在するかどうか決定するセルストローブ（探査）検出方
式。

上記の内後者の方式の方が極めて小さな時間を測定する
必要がないので具体化が多少容易である６従来の３周波
数復号器は米国特許第３４５２３４８号釦よび第３４ｌ
４８９４号に開示されている。

米国特許第３４５２３４８号に釦いては、タイミグ抽出
回路が各ビットセルの第１半分の間にわたるパルスを有
した第１タイミング波形と各ビットセルの第２半分の間
にわたるパルスを有した第２タイミング波形とを発生す
る。

これらタイミング波形は各入力信号のビットセルの第１
および第２半分を比較するために使用される。

両者間に差があれば出力のＮＲＺ符号化ビットは「１」
であり、両者が同じであれば出力のＮＲＺ符号化ビット
はｒＯＪである。

米国特許第３４１４８９４号に訃いては、再生された自
己刻時情報信号はビットセットセルの約１７２だけ遅延
される。

タイミング波形のパルスにより動作する装置が各再生さ
れた情報信号ビットセルの第２半分を遅延した情報表示
パルス波形と比較して、両者が同じなら「同一という出
力を、異なれば「相違」という出力を発生する。

これら従来の装置は極めて多くの固定遅延手段を利用し
てトリ多くの不肥確さを生じさせていた。

例えば米国特許第３４１４８９４号に示されている装置
は、ビットセルのＶ４ 、ＩＬ’２ ｔ ３／４等の遅
延機能を必要としている。

このような装置に訃いてはディスクのような磁気媒体が
速度の変化を受けるので、固定遅延手段は高密度データ
処理に釦いては特に問題を発生した。

このような問題を除くために一般にエラー検出回路が附
加されたが、このため装置は複雑になり製造コストは高
くなった。

したがって本考案の目的は３周波数コードを復号するた
めの改良した復号装置を提供することである。

本考案の詳細な目的は、３周波数符号化信号を非零戻り
（ＮＲＺ）信号およびクロックパルス波形に変換する復
号装置を提供することである。

本考案の別の目的は、最少数の時間遅延手段を用いる復
号装置を提供することである。

本考案の他の目的は、時間遅延が回路にとって重要でな
い復号装置を提供することである。

本考案の更に他の目的は、低コストで作れる改良した復
号装置を提供することである。

要約すれば本考案は、中心周波数がデータの速度の２倍
に設定された普通の位相固定ループを使用する。

すべてｒｌＪのプリアンプル（哄後に訃いて定義される
。

）と位相固定ループ出力とを用いて同期「窓」がセルの
中央に確立される。

２つの時間遅延がピークパルスと「窓」の間の関係を微
調整するために用いられる。

すなわち一方の時間遅延は初期同期化のために第２の時
間遅延はピークと窓の関係を調整するために使用される
。

位相固定ループ（ＰＬＬ）のクロックパルス出力とピー
クパルスは、ＰＬＬクロックパルスの後縁がピークパル
スの前縁に一致するように同期化される。

クロック−ｙ／）ｋ−ンク（固定）されているとき信号
を与えるために、インデックス（指標）パルスとワンシ
ョット（装置を用いてクロック同期パルスを発生する。

この状態になると第１フリツプフロツプはピークパルス
を受取らなくなり、規則的なＰＬＬクロックパルスは第
１フリツプフロツプをトグルしてセルの中央に窓パルス
を発生させるようにする。

第２フリツプフロツプは「窓」が「高」であるとき生じ
るピークパルスを供給する。

第２フリソプロツプは、第１フリツプフロツプと中間フ
リップフロップにより発生されるタイミング信号により
リセットされる。

中間フリップフロップは第１７リツプフロツプのサイク
ルよりクロックサイクルの半分だけ遅延したパルスを発
生する。

第２フリツプフロツプからのパルスは第３フリツプフロ
ツプを通過してＮＲＺデータ出力となる。

ゲートとして働く第４フリツプ７０ツブは、第１の時間
の間にＮＲＺデータ出力が高から低に変わるとき作動す
る。

同時にチータフロックが発生される。第１Ａ図の磁気的
符号化乃至復号化装置にトいて、３周波数符号器（同様
な装置は１９７０年７月６日出願の米国特許願第５２３
２８号トよび第５２３１３号に示されている。

）は非零戻り（ＮＲＺ）ディジタル信号のビットを二進
ｒ１ｊビットの中央に、訃よび引続く二進「０」ビット
の間にデータトランジションを有する３周波数自己刻時
信号に変換する。

第２Ａ図に例示しであるようなＮＲＺデータビットは、
入力端子３０２に供給されるクロックパルス（図示せず
）と共に、入力端子３０３を介して符号器３０１に入力
される。

符号器３０１は入力のＮＲＺデータを第２Ｂ図に例示さ
れているような３周波数符号化データに符号化し、この
符号化されたデータは接続手段３０４を介して書込増幅
器３０５へ送られる。

増幅された３周波数符号化信号は次に接続手段３０６を
介して読み書き変換ヘッド３０７へ送られる。

このヘッドは例えば磁気ディスク３０８の如き磁気媒体
に信号を記録させるものであるが、適当な媒体としては
磁気テープや磁気ドラムもある。

符号化された電気信号は所望の３周波数コードにしたが
って磁束トランジションの形で磁気媒体に記録される。

本考案に訃ける３周波数記録方式では二進データのＩｌ
ｌを含むべきビットセルの中央に磁束反転が記入され、
二進「０」を含むべきビットセルの間にも磁束反転が記
録される。

移動する磁気媒体３０８に記録されているこれら磁束ト
ランジションは、読み書き磁気変換ヘッド３０γにより
連続的に感知されて、ヘッド３０γの下を通過する磁束
波形の変化割合に比例した出力となる。

第２Ａ図のＮＲＺデータ波形にもとづき読み書き磁気変
換ヘッド３０１により得られる理想的な波形は第２Ｃ図
に「読出し電圧」波形で示されている。

「読出し電圧」信号は前置増幅器３１２ＶＣ供給され次
に、外部ノイズを除くフィルタ３１１へ送られる。

第２Ｃ図の信号の増幅されろ波された「読出し電圧」は
増幅兼ピーク検出器３１０に送られ、ここで増幅されピ
ークが第２Ｄ図に示した「ピーク検出益田カゴパルスに
変換される。

ピークをパルスで表わすために、増幅兼ビーク検出器３
１０はワンショット出力回路（図示せず）を含む。

第２Ｄ図のピークパルスは第２Ｃ図に示した「読出し電
圧」が最大値または最小値をとるとこロチパルスを有す
る。

これらの点は第２Ｂ図に示されている「書込み電流」波
形のトランジション点と一致している。

（ピークパルスは、負のパルスが周知の方法で反転され
てすべて「旧」に示されている。

）位相固定ループ３１３はそれに含まれている電圧制御
発振器（ＶＣＯ）により一連のクロックパルスを発生す
る。

（位相固定ループに関する技術は、例えば、フロイド・
エム・ガードナー著の１位相固定技術」、エイ・ビー・
グラ−ペン著の「モノリシック位置固定信号コンテイシ
ョナ訃よび復調器」、等に示されている。

）位相固定クロックはピークパルスの最も高い周波数の
２倍の周波数に同期される。

（第２Ｅ図参照）第２Ｄ図に示されているピークパルス
は第２Ｅ図における１−ＰＬＬ出力」パルスと共に復号
器３１４へ供給される。

第２Ｄ図の「ピーク検出器出力」パルスは位相固定ルー
プ３１３にも供給される。

次に第１Ｂ図、第２Ａ図乃至第２Ｎ図を参照して復号器
３１４を詳しく説明する。

第１Ｂ図は復号器の詳細なブロック図である。

この図面にはトリガフリップフロップ１１５゜１２５．
１３５，１５５，１６５訃よび１１５が示されて訃り、
例えばフェアチャイルド・トランジスタ・コーポレーシ
ョン社の「二重ＪＫエツジトリガフリップフロップ＃９
０２４」に相当する。

これらフリップ７０ツブはフリップフロップをリセット
するためのリセット端子Ｒと、データを受取るためのＪ
およびに端子と、クロックパルスを受取るためのＣＰ端
子を有する。

フリップフロップは最初リセットされている。

フリップ７０ツブの出力端子は＝般にＱおよびｑで表わ
されるが、本願では発生する波形（第２図に示されてい
る。

）の文字で表わす。

例えば、フリップフロップ１１５のＱおよびｑ端子はＡ
３よびＡで表わされ、フリップフロップ１３５の出力は
Ｂ耘よびＢで表わされる。

セット入力は示されて耘らず本考案にむいては利用され
ない。

フリップフロップ１１５゜１２５および１５５のＪ入力
端子は開放されてむり、フリップ７０ツブ１２５訃よび
１５５のに入力端子は開放されているが、フリップフロ
ップ１１５０に入力端子はアース１１９に接続されてい
る。

本考案にトいて用いる固型的な同期または非同期フリッ
プフロップに対する真理値表は次のどむ但しＬは「低Ｊ
、Ｈは「高」 フリップフロップはセット（Ｓ）訃よびリセット（Ｒ）
で示す非同期入力端子を有し、これら入力端子によりフ
リップフロップの状態はクロック３よび同期入力の静止
状態に関係なく制御され得る。

セットによびリセット入力端子は共に使用されるが、ロ
ジックの関係で本考案はリセット入力端子を有するもの
だけを利用する。

非同期動作に釦いてはフリップ７０ツブはクロックパル
スに関係なくその状態を変え、同期動作においではフリ
ップフロップはクロック時刻に状態を変える。

同期動作を行なうためには、ＳおよびＲ入力端子は共に
「高」でなければならない。

（上記真理値表参照。）フリップフロップは更に内部回
路を有し、入力端子のどれかが開放されると入力は「高
」に見える。

この条件は重要であり、Ｊ入力端子が開放されて釦りに
入力端子がアースされているときＪおよびに入力は「高
」に見え、フリップフロップはトグルする。

（同期動作に関する真理値表を参照のこと。

）フリップフロッグ１１５に３いて、Ｊ入力端子は「高
」であり、ｒ入力端子がアースされているのでに入力は
「高」である。

この状態においてリセット端子Ｒが「高」であるとき、
フリップ７０ツブ１１５はＣＰ端子にクロックパルスが
供給されると端子１２０においてＡ及びＡ夫りの状態を
変える。

ＪトよびＲ端子が開放されているのでフリップ７０ツブ
１２５釦上び１５５はクロックパルスが最初に供給され
たとき最初のサイクルに１度だけ）「低」から「高」に
状態を変える。

フリップフロップ１３５釦よび１６５のＪトよびに入力
端子が一緒に接続されているので、それらの出力信号Ｂ
トよびＮＲＺは次のクロックパルスが供給されたときの
Ｊ端子に釦ける信号に従かう。

フリップフロップ１１５のＪトよびに入力端子も又−緒
に接続されているが、そのリセット端子はクロック周期
信号に結合されておらずそれには応答せず「Ａ＋ＢＪ波
形信号に応答する。

そして、そのＣ出力はそのリセット状態すなわちＡ＋Ｂ
パルスが在任するかどうかとＪトよびに入力端子の状態
により変わる。

フリップフロップ１１５のＣＰ端子はＯＲゲート１０４
の出力端子１１γに接続されている。

ＯＲゲート１０４は２つの入力を有し１つはＡＮＤゲー
ト１０１の出力に結合されてむす他方はＡＮＤゲート１
０２の出力に結合されている。

ＡＮＤゲート１０１は３つの入力端子１０５，１０６ｊ
＝−よび１９９を有し、入力端子１０５はフリップフロ
ッグ１２５の出力端子１３１から信号Ｑ４を受取り、入
力１０６は時間遅延手段１１０を介して「ピーク検出器
出力」信号を受取り、入力１９９はクロック同期信号を
受取る。

豆４とクロック同期入力端子１０５および１０９が夫々
「高」であるときはピークパルスがゲート１０１を通過
し、ＯＲゲート１０４が開きピーク信号はフリップフロ
ップ１１５釦よび１２５のＣＰ入力へ供給される。

ＡＮＤゲート１０２も３つの入力端子１０γ。１０８ト
よび１９９を有する。

入力端子１０γはＰＬＬ出力パルス信号を受取り、入力
端子１０８はフリップフロップ１２５の出力端子１３０
からＱ４信号を受取り、線１９９に結合されている第３
人力はクロック同期信号を受取る。

ＡＮＤゲート１０２はＱ４トよびクロック同期入力が「
高」であるとき開いてＰＬＬパルスを通過させ、それに
よりＯＲゲート１０４は開きＰＬＬ出力パルスはフリッ
プ、ロツプ１１５および１２５のＣＰ端子へ供給されろ
。

ＮＡＮＤゲート１０３はフリップ７０ツブ１１５．１２
５，１３５，１５５むよび１６５のリセット端子Ｒに結
合されてトリ更にＡＮＤゲート１０１訃よび１０２の入
力端子１９９に結合されている。

ＮＡＮＤゲート１０３の入力端子はクロック・パルスを
受取りその出力には補数になった（反転した）パルスが
得られる。

したかって、入力に存在する第２図の「クロック同期」
信号（２Ｆ）が「高」であるとき、その出力には「低」
で現われ、またその逆の状態になり、入力が「低」であ
るとき出力は「高」である。

フリップフロップ１１５のＪ入力端子１１６は開放され
て訃りＫＡ力１１９はアースされている。

したがってＪ耘よびに入力は共に「高」に見える。

フリップ７０ツブ１１５のＣＰ大入力クロックパルス入
力）１１γはフリップフロップ１２５のＣＰ人力１２７
に結合されている。

第２Ｇ図の示されているｒＡＪ波形はフリップフロップ
１１５のＡ出力１２０に現われ、「Ａ」波形はフリップ
フロップ１１５のＸ出力１２１に現われる。

フリップフロップ１２５のＪ訃よびに入力１２６と１２
８は夫々開放されてトリ、したがってＪ入力は「高」に
に入力は「低」に見える。

上述したように、この状態に訃いてリセツｌ−Ｒが「高
」であればフリップフロップはＣＰ入力端子１２１に最
初のクロック入力が来ると切換わり、リセット端子Ｒが
「高」であるかぎりその状態（「高Ｊ）Ｖｃとどまる。

フリップフロップ１２５の出力端子１３０に訟ける出力
Ｑ４はＡＮＤゲ〜ト１０２０入力端子１０８に供給され
、フリップフロラ７１２５の出力端子１３１に訃ける出
力Ｑ４はＡＮＤゲート１０１０入力端子１０５へ供給さ
れる。

ノリツブフロップ１３５のＪトよびに入力はツ緒に接続
されているが、ＣＰ人力１４０はＮＡＮＤゲ−Ｎ９Ｂの
出力に結合されている。

ｌ”−ＰＬＬ出力」パルスがＮＡＮＤゲート１９８の入
力に供給されているので、フリップフロップはＪ（Ｊ＝
に＝Ａ）訃上びＲの状態に応じてこれらパルスにより切
換えられる。

フリップ７０ツブ１３５がリセットされているとき、す
なわちＢ出力が「低」でＡ出力信号が「高」であるとき
、出力端子１３８にトけるｒＢＪ波形は次のＰＬＬパル
スにより「高」になる。

したがってＢ信号はＡ信号にしたがうか、ビット時間の
１７４だけ遅れる。

フリップフロップ１７５のＪ訃よびに入力１１１アヘよ
び１１γ。

１は一緒に接続されておりピークパルスはピーク検出器
出力から遅延手段１７９を介してＣＰ入力端子１７８へ
供給されるが、リセットＲはこのときＮＡＮＤゲート１
８１の出力端子に結合されており、このゲートの入力端
子１８２耘よび１８３にはＦ、訃よびＢ信号が供給され
ている。

ド・モルガンの法則によりＡ−Ｂ＝Ａ＋Ｂであるので、
フリップフロップ１７５のリセット端子ＲにはＡとＢの
論理和か供給される。

フリップフロップ１７５のＣ出力はフリップフロップ１
６５のＪ入力端子１６９に結合されている。

ノリツブフロップ１６５のＪ訃よびＷ入力１６９トよび
１１１は一緒に結合されてトリ、Ｋ信号がフリップフロ
ップ１６５のＣＰ人力１７０に供給される。

ＮＲＺデータはリセットＲが「高」でノリツブフロップ
１６５のＪトよびＫに供給されるｒＣＪ波形が高である
とき次のＡ ’ルスにより「高」になり、反対に、フリ
ップフロップ１６５のリセットＲが「高」でＪ釦よびに
入力に供給されるｒＣＪが「低」であるとき引続くＡパ
ルスによりＮＲＺテーデー「低」になる。

フリップフロップ１６５のＮＲＺテーデー力１６１はノ
リツブフロップ１５５のＣＰ入力１５８に結合されて訃
り、上述したようにＪトよびに入力端子は開放されてト
リ、ゲート出力端子１５６はＡＮＤゲート１４５の入力
に結合されている。

ＡＮＤゲート１４５はまたＡ−Ｂ波形信号を入力するた
めの他の２つの入力を有する。

上述したようにＡＮＤゲート１４５はｒ１４８Ｊか「高
」でＡ−Ｂパルスが通過するとき開く。

次に第１Ｂ図訃よび第２図を参照して３周波数組号器の
動作を説明する。

第１Ｂ図に耘いて、第２Ｄ図の「ピーク検出器出力」は
遅延手段１１０を介して復号器３１４に供給される。

入力端子１０６にトける時間遅延が零であれば、１０６
に現われる信号は復号器３１４の入力端子３１５に現わ
れる信号と同じである。

（第１Ａ図参照）実施列では、必要な時間遅延は零であ
り、したがってＡＮＤゲート１０１０入力端子１０６に
トける信号は復号器３１４０入力端子３１５にむける信
号と同じであると仮定した。

ＡＮＤゲート１０２０入力端子１０γに現われる第２Ｅ
図のＰＬＬパルスとＡＮＤゲート１０１０入力端子１０
６に現われるピーク検出器出力からのピークパルスとの
間の関係は時間遅延手段により設定されピーク検出器出
力パルスの区のエツジ（端）は位相固定ループ出力パル
スの後縁に対応する。

（第２Ｄ図耘よび第２Ｅ図参照）ＡＮＤゲート１０２は
一致する「高」信号が入力端子１０７，１０８訃よび１
９９に現われるとき開く。

するとＰＬＬ出力パルス信号はゲート１０２の出力端子
に現われる。

ＮＡＮＤゲート１０３の入力端子１０９にむけるクロッ
ク同期パルスの反転したものが「低」であれば、ＮＡＮ
Ｄゲート１０３の第２Ｆ図に示したクロック同期パルス
出力は「高」である。

（初期記録されたプリアンプルにより「クロック同期」
が得られる。

プリアンプルは初期同期のために使用され、「１」だけ
が記憶媒体から読取られ、３周波数コードに唱いてはセ
ルの中央に「１」が現われるのでこの情報は位相固定ル
ープを同期させるために使用される。

この同期化方式は基本的には同視化のために必要な個数
の「１」を発生するためにワンショットまたは遅延手段
を用いる。

所定数の入力パルスの後、位相固定ループは入力に対し
固定される。

時間遅延回路が、所定数のパルスが位相固定ループ入力
に入力した後信号を発生する。

この所定数は位相固定ループが固定するまでに必要な数
より大きく選定される。

時間遅延手段は、カウンタまたは他の計時手段により具
体化される。

その簡単なものは２つのワンショット（マルチバイブレ
ーク）である。

）クロック同期パルスが現われる前にまずクリップフロ
ップ１１５トよび１２５のＡトよびＱ４出力は「低」で
あり、λ訃よびσ４出力は「高」である。

（本考案に訃ける「高」出力はアースより高い６Ｖの電
圧出力を意味する。

）Ｑ４が「高」であるので、ピーク検出器出力からＡＮ
Ｄゲート１０１の入力端子１０６に最初のパルスが現わ
れるとＡＮＤゲーＮ ０１ （他のすべての入力は「尚
」である。

）は開き、ＯＲゲート１０４の入力端子に信号が現われ
、ピークパルスがフリップフロップ１１５０入力端子１
１γに現われ、更にフリップ７０ツブ１２５０入力端子
１２７にも現われる。

このピークパルスによりＡ端子１２０は「高」になり端
子１２１に訃けるＡは「低」になり、端子１３０のＱ４
は「高」になり端子１３１にトけるＱ４は「低」になり
、Ｑ４は読取りサイクルの残りの間この状態にとどまる
。

したがって、この状態のとき（頁４が「低」であるとき
）ピークパルスはもはやＡＮＤゲート１０１に達せず、
ＡおよびＱ４は「高」であり、位相固定ループ出力（Ｐ
ＬＬ）からのパルスによりゲート１０２が開きＯＲゲー
ト１０４に達し、次に入力端子１１γを介してフリップ
フロップ１．５に達する。

入力端子１１６が「高」で入力端子１１９が「低」であ
るようにフリップフロップ１１５は接続されてトリ、入
力端子１２６が「高」で入力端子１２８が「高」である
ようにフリップフロップ１２５が接続されているので、
ＣＰ入力端子１１１に現われる肥のパルスによりフリッ
プフロップ１１５は状態を変化させるが、フリップフロ
ップ１２５のＣＰ入力端子１２１に現われる同じ旧のパ
ルスによってはフリップフロップ１２５は状態を変化せ
ず１つの固□状態（真理値表参照）にとどまる。

すなわち、Ｑ４は「高」で可４は「低」である。

端子１２０に現われるフリップフロップ１１５０出力Ａ
は「窓」であり、セルの中央に設定される。

（第２Ｇ図のＡ波形参照。

）この窓は以下において述べる手段によりチェックされ
、ビットセルの中央に相反転があるかどうか、適切な二
進符号化信号を発生すべきかどうかを決定する。

スリップフロップ１３５のＪ入力端子１３６はそのに入
力端子１３１に結合されてトリ、ＣＰ入力端子１４０は
ＮＡＮＤゲート１９８の出力端子に結合されている。

ＰＬＬ出力パルス信号はゲート１９８を介してＣＰ入力
端子１４０へ供給され、Ａ波形（第２Ｇ図）は一緒に結
合されているＪトよよびに入力端子１３６トよび１３γ
へ供給される。

基本的には、フリップフロップ１３５はシフトレジスタ
のように接続されておりデータは入力ＪおよびＫに供給
されフリップ７０ツブ１３５の出力の一方に現われる（
但し、ＰＬＬ出力パルスの後縁がゲート１９８の入力に
生じるときのみ）。

第２Ｈ図は出力端子１３８に現われるＢ波形信号を示し
ている。

これはＡ波形（第２Ｇ図）と同じであり、ビット時間の
１７４だけ遅れている。

フリップフロップ１１５の出力信号ＡはＡＮＤゲート１
４５０入力端子に供給され、フリップフロップ１３５の
出力信号ＢもＡＮＤゲート１４５の入力端子に供給され
、フリップフロップ１５５の出力端子１５６もＡＮＤゲ
ート１４５の入力端子に結合されている。

更に、フリップフロップ１１５のＡ出力信号およびフリ
ッ出力口ツブ１３５０Ｂ出力信号はＮＡＮＤゲート１８
１の入力に供給される。

したがって、Ａ−Ｂが高であるとき第２ Ｉ 図ノＡ＋
Ｂ波形はプール代数訃よびド・モルガンの定理（λ・Ｂ
＝Ａ＋Ｂ）により得られる。

したがって、Ａ＋Ｂ波形（第２■図）は八波形信号とＢ
波形信号の論理和である。

同様に、Ａ−Ｂ波形（第２Ｊ図）はＡと百波形の論理積
である。

この論理積によりデータクロックが得られ、フリップフ
ロップ１５５０出力１５６（ゲート出力）が「高」であ
るときＡＮＤゲート１４５の出力端子１４９へ送られる
。

Ａ＋Ｂ波形信号は接続手段１８０によりフリップフロッ
プ１γ５のリセット７ｊ１子へ供給される。

フリップフロップ１γ５のＪｊ、−よσＫＡ力（１７γ
訃よび１γγ。

１）か一緒に結合されてトリＡ波形信号がこれら端子に
供給されるので、Ａが「高」であり、ピーク検出器出力
からのピークパルスが時間遅延手段１γ９を介してフリ
ップ７０ツブ１γ５のＣＰ端子１γ８に現われるときフ
リップフロップ１γ５のＣ出力は「高」になる。

（Ｃ波形は第２に図に示されている。

）波形信号はフリップフロップ１６５の出力１６６にＮ
ＲＺデータを発生するために次のように使用される。

フリップフロップ１７５のＣ波形出力信号がフリップフ
ロップ１６５のＪおよびに入力（１６９訃よび１γ１）
に供給されＸ信号がフリップ７０ツブ１６５のＣＰ入力
端子１γ０に供給されるので、ｉが「低」から「高」に
なったときＣが「高１であれば、端子１６６は「高」に
なり、このときＣが「低」であれば端子１６６は「低」
になる。

フリップフロップ１γ５のリセット入力はＡ＋Ｂ波形信
号であり、他のフリップフロップのリセット入力はクロ
ック同期信号と同じである。

７リツプフロツプ１５５の出力端子１５６は、ＮＲＺデ
ータが１から０にかわる最初にすなわちフリップ７０ツ
ブ１５５のＣＰ入力端子に与えられるＮＲＺが０から１
にかわる最初に、「高」になる。

ＡＮＤゲート１４５０入力に結合されるフリップフロッ
プ１５５のゲート出力１５６（第２Ｍ図参照）によりそ
れが「高」であるときＡＮＤゲートは開き、第２５図の
データクロック（Ａ−π波形）と第２Ｌ図のＮＲＺデー
タ（出力１６６に）が現われる。

【図面の簡単な説明】

第１Ａ図は本考案の符号化トよび復号化装置のフロック
図である。 第１Ｂ図は３周波数データ復号器の好適な実施例を示す
。 第２Ａ図乃至第２Ｎ図はタイミング図表であり各種波形
を示す。 図面に督いて、３０１は符号器、３０５は書込み増幅器
、３−０１は読書きヘッド、３１２は前置増幅器、３１
１はフィルタ、３１０は増幅兼ピーク検出器、３１３は
位相固定ループ、３１４は復号器、を夫々示す。

Claims (1)

1. 【実用新案登録請求の範囲】 ビットセルの中央に生じるトランジションが「１」を表
   わしビットセルの間に生じるトランジションが２つの連
   続した「０」を表わすようになった自己刻時入力情報信
   号を復号する３周波数データ復号装置であって、 （イ） ピークパルス信号を発生するために前記入力情
   報信号のピーク値に応答するピークパルス発生装置と、 （ロ）前記入力情報信号の周波数の２倍の周波数の周期
   的パルス信号を発生するため前記ピークパルス信号に応
   答する位相固定ループ（ＰＬＬ）装置と、 （ハ）前記ピークパルス信号の前縁が前記ＰＬＬ装置の
   出力パルス信号の後縁と時間的に一致する様に前記ＰＬ
   Ｌ装置の出力パルス信号の位相と前記ピークパルス信号
   の位相を同期させるためにプリアンプル２進信号に応答
   する同期装置１１０．１０１，１０２，１０３，１０４
   と、に）ビットセルの中央に「窓」信号を設定するため
   に前記ピークパルス信号及びＰＬＩ、装置の出力パルス
   信号に応答してトグル動作をするように接続された第１
   のフリップフロップ１１５及び該第１のフリップフロッ
   プへの前記ピークパルス信号及びＰＬＬ装置の出力パル
   ス信号の供給を切換えるように接続された切換手段１２
   ５と、 （ホ）前記ピークパルス信号と「窓」信号とを受取って
   該「窓」信号内に相反転があるとき出力信号を発生し相
   反転がないとき発生しないように接続された第２のフリ
   ップフロップ１７５と、（へ）前記第２のフリップ７０
   ツブの出力信号に応答し入力信号の３周波数符号化情報
   を含むＮＲＺ二進符号化信号を発生するように接続され
   た第３のフリップフロップ１６５と、 から成る３周波数データ復号装置。