JPS6348109B2 - - Google Patents

Info

Publication number
JPS6348109B2
JPS6348109B2 JP55065136A JP6513680A JPS6348109B2 JP S6348109 B2 JPS6348109 B2 JP S6348109B2 JP 55065136 A JP55065136 A JP 55065136A JP 6513680 A JP6513680 A JP 6513680A JP S6348109 B2 JPS6348109 B2 JP S6348109B2
Authority
JP
Japan
Prior art keywords
signal
circuit
clock
output
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55065136A
Other languages
English (en)
Other versions
JPS5623065A (en
Inventor
Yoji Sugiura
Masaru Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6513680A priority Critical patent/JPS5623065A/ja
Publication of JPS5623065A publication Critical patent/JPS5623065A/ja
Publication of JPS6348109B2 publication Critical patent/JPS6348109B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、(1、0)のデジタルデータ信号と
これに付加される制御信号とを信号反転間隔が所
定間隔となるように変調すること(例えばMFM
〔Modefied FM〕変調と称されるもの)により
得られる矩形波パルス列にて構成されたセルフク
ロツキング情報(以下SCIと称す)信号から、元
のデジタルデータ信号及び制御信号を復調する回
路に関する。 コンピユータやデータ処理装置に於いては、記
憶素子に蓄えられた情報が磁気テープ等の記憶媒
体に記憶される場合、先づ、タイミングクロツク
(又は読出しクロツク)によつてゲートされて記
憶素子から情報が抜き出される。このようにして
抜き出された情報列は“1”又は“0”のデジタ
ルデータ信号であり、通常タイミングクロツクと
このデジタルデータ信号が夫々別の磁気テープト
ラツクに記録され、再生される。この方法ではデ
ジタルデータ用トラツクとタイミングクロツク用
トラツクの2トラツクを必要とする為、磁気テー
プ等の有効データ容量を増す意味から、タイミン
グクロツクとデジタルデータ信号を合せて各種の
変調方式により変調してSCI信号を作り、この
SCI信号を磁気テープに対して記録再生し、この
再生SCI信号から元のデジタルデータ信号を復調
する方法が採られている。 第1図は各種変調方式によるSCI信号の記録時
の電流波形図である。図に於いて、Tは各データ
ビツトが記録される磁気テープの区域に対応する
時間区域である。第1図aに示すFM変調方式で
は、データビツトが“1”の場合の中央部及びデ
ータビツトの境界で信号が反転する。第1図bに
示すMFM(Modefied FM)変調方式ではデータ
ビツトが“1”の場合の中央部及び“0”が続く
データビツトの境界で信号が反転する。すると、
信号反転間隔は、FM変調方式では0.5TとTの二
通りとなり、MFM変調方式ではT、1.5T、2.0T
の三通りである。即ち、上記FM若しくはMFM
変調方式によれば、データ系列の如何に拘らず、
信号反転間隔は所定の間隔に特定されることにな
る。 斯様に、データ信号を、信号反転間隔が所定の
間隔となるように変調してSCI信号を作成する場
合に於いて、制御信号を付加することを考える。
制御信号としては、例えば、デジタルデータ信号
を音声信号のパルスコード変調信号とした場合に
於けるフレーム同期信号が考えられる。フレーム
同期信号とは次の如き信号である。即ち、最近に
於いて音声信号をサンプリングし、このサンプリ
ング信号をパルスコード変調(PCM)して磁気
テープに記録(MFM変調記録域いはFM変調記
録)し、再生する装置が出現しているが、マルチ
トラツク・固定磁気ヘツド方式のPCM記録再生
装置にあつては、第2図に示す如く所定の個数の
デジタルデータD(サンプリングされた信号を
PCM変調したもの)に必要とあればエラー検
出・訂正符号Pを付加したものをフレーム信号と
し、このフレーム信号を複数のトラツクに記録し
ている。従つてフレーム信号間の同期をとる為の
制御信号がフレーム同期信号である。 さて、斯かるフレーム同期信号FRは音声信号
をサンプリングして得られるデータとは性質が相
違するので何等かの形で両者を区別する必要があ
る。例えば、このフレーム同期信号を特定の固定
パターンとすることが考えられるが、この場合に
はフレーム同期信号のパターンとデータのパター
ンとが偶然一致する可能性があるから、このよう
な事態の発生確率を小さく抑える為にフレーム同
期信号のビツト数を多くする必要がある。従つ
て、情報がそれだけ冗長となり、また復調時に於
いて斯かる特定のパターンを検出する為の復調回
路を必要とする等の欠点がある。斯かる不都合を
解消するには、フレーム同期信号に基く信号反転
間隔をデータに基く信号反転間隔とは相違させれ
ば良い。このことをMFM変調方式の場合を例に
とつて説明する。 第3図に於いて、区間8は第1図の区間8と同
一であり、データに対応する区間である。区間9
〜13はフレーム同期信号に対応する区間であ
り、最初のビツト(CF)と最後のビツト(CF)
は“1”と同様にビツトの中央にて信号の反転を
させ、中間の3ビツト(CT)は何等反転させな
いようなSCI信号としてフレーム同期信号を磁気
テープ等に記録する構成としている。即ち、フレ
ーム同期信号の信号反転間隔は図示の実施例に於
いては(8To)となる。斯かる変調方法により、
データとは明確に区別した形で、制御信号に対応
するSCI信号を得ることが出来る。 以上の説明はデータとは異なる制御信号が1種
類即ちフレーム同期信号のみの場合であつたが、
2種類以上の場合には各制御信号毎に信号反転間
隔を6To、7To、8To…と変えることが考えられ
るが、信号反転間隔が多種類となると、それだけ
復調回路の構成が複雑となる。また、SCI信号を
磁気テープに記録した場合、再生時に生じるピー
クシフト等の影響を考慮すれば、信号反転間隔を
6To、7To、8Toと接近させることは好ましくな
い。斯かる不都合を解消するには制御信号を、狭
義の制御信号と制御信号の種類を特定する特定信
号に分け、狭義の制御信号に対しては既述の如く
8Toの信号反転間隔を対応させ、そして、例え
ば、制御信号の種類が3種類の場合には、特定信
号に対して区間14,15,16を対応させてこ
の区間の何れを“1”にするか(その他の区間は
“0”とする)によつて制御信号の種類を区別す
れば良い。区間14〜16の特定信号はデジタル
データと同様な変調方式(従つて第3図の場合は
MFM変調方法)で変調する。以上の説明に於い
ては、制御信号の3種類に対応して区間14,1
5,16の何れか1つを“1”としたが、特定信
号を2進数値コードとして与えれば、3つの区間
14,15,16を利用して、23=8種類の制御
信号の区別が可能である。本発明は斯様にして構
成されたSCI信号から元のデジタルデータ信号及
び制御信号の復調回路に関する。 さて、従来のSCI信号の復調方法としては例え
ば、SCI信号を位相同期ループ(P.L.L.)に与え
てクロツクを再生し、この再生されたクロツクと
SCI信号からデジタルデータ信号を復調する方法
があつた。然し乍ら、斯かる従来の復調回路にあ
つては、磁気テープからの再生時に於ける信号の
ピークシフト、ドロツプアウト等に起因する再生
SCI信号の乱れに対するP.L.L.のロツクタイム或
いは安定性等に問題があり、更にP.L.L.に含まれ
る時定数要素の温度特性、経時変化等にも問題が
あり、必ずしも良好なクロツク再生を為すことが
出来なかつた。また、再生されたクロツクを利用
してSCI信号から元のデジタルデータ信号を復調
する際には、遅延手段が必要となり、更に不安定
な要素が加わるという欠点があつた。 上述した従来の欠点を第4図、第5図を参照し
て更に説明する。第4図はFM変調されたSCI信
号とこのSCI信号から再生される再生クロツクの
タイムチヤート図であり、第5図はMFM変調さ
れたSCI信号とこのSCI信号から再生される再生
クロツクのタイムチヤート図である。図に於いて
aはデジタルデータであり、データビツトの繰返
し周期をTとし、その半分をToとしている。b
はデジタルデータaをFM変調若しくはMFM変
調することにより得られるSCI信号、cはこの
SCI信号より従来のP.L.L.を利用した復調方法に
より再生された再生クロツク、dはこのクロツク
を立下りにて2分周したものである。 従来方法にてデジタルデータ信号を復調するに
は、クロツクdの立上り近傍でSCI信号bの反転
があれば“1”、反転がなければ“0”である事
を利用して、SCI信号bの反転時より一定時間
“1”を出力するゲート信号をデータとし、クロ
ツクdを一定時間遅延させたものをその立ち上り
で作動するクロツクとすれば良い。斯かる従来方
法によれば信号の遅延手段を必要とするものであ
るから、それだけ不安定な要素が付加されること
になり好ましくなかつた。また磁気テープ等から
再生されたSCI信号は磁気テープ走行系の不安
定、ピークシフト等により変動分を含んでおり、
その場合P.L.L.の応答速度に基因して再生SCI信
号bと再生クロツクc,dの位置関係がづれる事
態が生じ、この期間、誤つたデジタルデータ信号
を復調するという欠点があつた。 そこで本発明に於いては、SCI信号の信号反転
間隔を測定し、この測定結果に基いてデータとク
ロツクを作成し、以つてこのデータとクロツクか
ら元のデジタルデータ信号を復調する構成とし、
且つ制御信号も信号反転間隔の測定結果に基いて
再生する構成としたものである。 本発明の実施例の説明に先立つて第4図、第5
図を参照して本発明の概念を説明する。 第4図に於いてSCI信号bの信号反転間隔を
Tsigとして Tsig=mTo …(1)式 とする。磁気テープ等から再生されたSCI信号は
既述の如くピークシフト等の影響を受けるので、
図示する如く正確な長さ(信号反転間隔)となる
ことは期待出来ないが、FM変調方式の場合には
略m=1又はm=2に近い値で(1)式が成立する。
そこで、信号反転間隔(Tsig)を測定すること
により(m)を1又は2に量子化し、この量子化
された(m)が“1”であるならば、これに続く
信号反転間隔の期間に於いて第4図fに示す如く
1個のパルスを発生させると同時に第4図hで示
す如くデータ判定内容を“1”としてラツチす
る。一方量子化された(m)が“2”であるなら
ば、これに続く信号反転間隔の期間に於いて第4
図fに示す如く2個のパルスを発生させると同時
に第4図hで示す如くデータ信号の判定内容を
“0”としてラツチする。第4図eはSCI信号b
を論理反転したものであり、第4図gは第4図f
に示すパルスを立下りにて2分周したものであつ
てクロツクとなる。 第5図に示すMFM変調方式の場合には、前記
(1)式に於いて(m)は2、3又は4に量子化さ
れ、この量子化された数に等しいパルスが次の信
号反転間隔の期間に於いて発生される(第5図f
参照)。 第5図eはSCI信号を論理反転したものであ
り、第5図gは第5図fに示すパルスを立上りに
て2分周したものであつてクロツクとなる。第5
図hは第5図bのSCI信号の信号反転時点で
“1”にセツトされ、第5図fにて示すパルスの
立下りでリセツトされる信号であつてデータとな
る。 さて第4図及び第5図に於いて従来方法により
再生された再生クロツクc及びdとSCI信号bと
の関係と、本発明により発生される量子化パルス
f及びこれを2分周することにより得られるクロ
ツクgとSCI信号bの論理反転出力eとの関係と
を比較すると両者は時間軸が変化しているものの
その関係は一致していることが分る。即ち、本発
明により従来方法と同様に元のデジタルデータ信
号を復調することが可能である。即ち、第4、5
図図示hをデータとし、gをクロツク(その立上
りで作動するクロツク)とすることにより元のデ
ジタルデータ信号を復調することが出来る。 以下、MFM変調方式のSCI信号から元のデジ
タルデータ信号を復調する回路を例にとつて本発
明について詳述する。第6図はMFM方式にて変
調されたSCI信号の復調回路のブロツクダイヤグ
ラム、第7図、第8図、第9図は第6図図示の復
調回路の動作を説明する為のタイムチヤートであ
る。第7図は全体のタイムチヤート、第8図は
SCI信号の一つの信号反転間隔の測定区間の処理
を示すタイムチヤート、第9図は第7図図示のタ
イムチヤートの一部の詳細なタイムチヤートであ
る。 第6図に於いて、入力端子1にはMFM変調さ
れたSCI信号(第7図参照)が入力される。この
SCI信号は直接排他的論理和回路2の一方の入力
になると共に、3個のナンドゲート3にて遅延・
反転せしめられた後、前記回路2の他方の入力と
なる。以つて排他的論理和回路2よりSCI信号の
信号反転時に応答して“0”となるパルスM1(第
7図参照)が出力される。このパルスM1により
シフトレジスタ4の出力X1,X2,X3,X4は全て
“0”にクリアされる。X1,X2,X3が全て“0”
になると、ノアゲート5の出力に接続されたシフ
トレジスタ4の直列入力端子A,Bは“1”とな
る。X4も“0”であるので、インバータ6の出
4は“1”となるから、クロツク発生回路7
(例えば水晶発振器にて構成する)より発生され
るクロツクC1はナンドゲート8にて反転された
後、シフトレジスタ4のクロツク入力端子CKに
入力される。従つて、シフトレジスタ4の出力
X1はクロツクC1の立下り時点で第9図に示す如
く“1”となる。以下、シフトレジスタ4の出力
X2,X3,X4がクロツクC1に同期して順次“1”
となる(第9図参照)。X4が“1”となると、ナ
ンドゲート8の出力は継続的に“1”となるので
最早シフトレジスタ4にクロツクC1が入力され
ることはなく再びパルスM1が入力されるまでX4
は“1”のままである。 カウンタ11,12は8ビツトのバイナリ−カ
ウンタを構成しており、X4=1の期間に於いて
アンドゲート13を介して入力されるクロツク
C1を次のパルスM1が発生されるまで計数する。
即ち、カウンタ11,12はSCI信号の信号反転
間隔(Tsig)の測定回路10を構成しており、
カウンタ11,12の出力C4,C5,C6,C7,C8
C9は第8図に示す通りである。何等からの原因
例えばドロツプアウトにより次のパルスM1が所
定の期間内に生じない場合に於いてもカウンタ1
2の出力C7,C8,C9が全て“1”になつたとき
ナンドゲート14の出力が“0”となり以つてア
ンドゲート13が非導通となつて計数は停止され
る。尚、カウンタ11,12はX3にてリセツト
される。 第8図に於いて、今ある時点H1に於いてパル
スM1が発生したとし、SCI信号がピークシフト
等の影響を受けずに正確に再生されたとすると、
SCI信号の信号反転間隔(Tsig)がTsig=2Toの
場合にはH2、Tsig=3Toの場合にはH3、Tsig=
4Toの場合にはH4に於いて次のパルスM1が発生
する。尚、フレーム同期信号の信号反転間隔
(Tsig)は8Toであり、この場合にはH5に於いて
次のパルスM1が発生する。さて、現実にはピー
クシフト等の影響によりパルスM1の発生時点は
若干づれるのである。そこで、パルスM1が(J1
から(J2)の期間に於いて発生した場合には
(Tsig)を2Toに、(J2)から(J3)の期間に於い
て発生した場合には(Tsig)を3Toに、(J3)か
ら(J4)の期間に於いて発生した場合には
(Tsig)を4Toに、(J5)から(J6)の期間に於い
て発生した場合には(Tsig)を8Toに夫々量子
化する。即ち、前記カウンタ11,12の出力
C5,C6,C7,C8,C9に基いて、第6図図示の量
子化回路20を利用して信号反転間隔(Tsig)
を量子化し、以つて量子化出力P2,P3,P4,PFR
を得る(第8図参照)。 尚、(J′2)から(J2)の期間に於いては量子化
出力P2,P3が共に“1”となつているが、これ
は量子化出力に対応したパルスを発生する為
のパルス発生回路50の構成を簡単化する為であ
り、この(J′2)から(J2)の期間に於いてパル
スM1が発生した場合にもTsigは2Toと量子化さ
れ、この量子化に応答して、2個のパルスが
発生される。この事は後の説明で明らかにされ
る。 量子化回路20はインバータ21,22,23
とナンドゲート24とアンドゲート25,26,
27,28と排他的論理和回路29,30とから
構成されている。アンドゲート25の出力は、
C7が“1”、C8,C9が共に“0”であり、且つ少
なくともC5,C6の何れか一方が“0”のときの
み“1”となり、それ以外では“0”となる。即
ち、アンドゲート25の出力は量子化出力P2
なる(第8図参照)。アンドゲート26の出力は、
C6,C7が一致しており、C7,C8が一致しておら
ず、且つC9が“0”のときのみ“1”となり、
それ以外では“0”となる。即ちアンドゲート2
6の出力は量子化出力P3となる(第8図参照)。 アンドゲート27の出力は、C8が“1”、C9
“0”であり、且つC6,C7が不一致のときのみ
“1”となり、それ以外では“0”となる。即ち、
アンドゲート27の出力は量子化出力P4となる。
アンドゲート28の出力は、C9の出力が“1”
であり、C7,C8の出力が不一致のときのみ“1”
となり、それ以外では“0”となる。即ち、アン
ドゲート28の出力は量子化出力PFRとなる(第
8図参照)。斯様にして、一つのパルスM1が発生
してから、次のパルスM1が発生する迄の時間即
ち信号反転間隔(Tsig)はP2,P3,P4,PFRとし
て量子化される。 この量子化出力P2,P3,P4,PFRは、次のパル
スM1の発生に対応してシフトレジスタ4の出力
X1が“1”になつたとき、ラツチ回路40にて
ラツチされる。ラツチされた量子化出力を夫々
L2,L3,L4,LFRとする。信号LFRはそのまま端
子41より取出され、フレーム同期信号RFRとし
て利用される。ノアゲート42には信号L2,L3
L4,LFRが入力され、これ等の信号が全て“0”
であるとき、換言すれば信号反転が期間(J1
J4)及び期間(J5〜J6)に於いて生じなかつたと
き、ノアゲート42の出力は“1”となる。 即ち、SCI信号が磁気テープ等に記録され再生
される場合、磁気テープ等に付着したゴミ、ホコ
リ、傷等により所謂ドロツプアウトが生じたとす
ると、前記所定期間内に於いて信号反転を生じる
ことがなく、ノアゲート42の出力が“1”とな
るから、結局、端子43よりエラー検出信号
(RER)を得ることが出来る。 さて、ラツチされた量子化出力は、パルス発生
回路50に入力され、以つて量子化された信号反
転間隔に対応した数のパルスがこのパルス発
生回路50から出力される。本実施例に於けるパ
ルス発生回路50はナンドゲート51,52,5
3及びノアゲート54より構成されている。4
が“1”の期間はノアゲート54の出力は“0”
となるから、ナンドゲート53の出力は“1”の
ままで、何等変化しない。また、C7が最初に
“1”となつた後は、C7,C8,C9の何れかが
“1”となるのでノアゲート54の出力は“0”
となるから、ナンドゲート53の出力は“1”の
ままである(第8図参照)。従つて4が“0”に
反転してからC7が最初に“1”となるまでの期
間即ち、ノアゲート54の出力が“1”の期間に
ついて、ナンドゲート53の出力の変化状態を考
察すれば良い。 (a) L2=1、L3=L4=0のとき L3=0であるから、ナンドゲート51の出
力は“1”のままである。従つて、ナンドゲー
ト52,53の出力は第10図図示の如く変化
し、以つて、2個のパルスが得られる。 (b) L2=L3=1、L4=0のとき この場合、ナンドゲート51,52,53の
出力は第11図図示の如く変化するので、前述
(a)項の場合と同様に2個のパルスが得られ
る。 (c) L3=1、L2=L4=0のとき L2=0であるからナンドゲート52の出力
は“1”のままである。従つてナンドゲート5
1,53の出力は第12図図示の如く変化し、
以つて3個のパルスが得られる。 (d) L4=1、L2=L3=0のとき L2=L3=0であるからナンドゲート51,
52の出力は共に“1”のままである。従つ
て、ナンドゲート53の出力はC4の変化に応
答して第13図図示の如く変化し、以つて4個
のパルスが得られる。 尚、ラツチされた量子化出力LFRが“1”の場
合には、(d)項の場合と同様にして4個のパルス
NCが得られるが、この際には前述した如く端子
41よりフレーム同期信号(RFR)が得られる
ので、斯かる4個のパルスがデジタルデータ
の復調に利用されることはない。 斯様にして量子化された信号反転間隔(2To、
3To、4To)に対応して2個、3個、若しくは4
個のパルス発生回路50より出力される。 さて、パルス発生回路50より出力されるパル
スはデータとクロツクを作成する為の回路
0に入力される。この回路60は3個のフリツ
プ・フロツプ回路61,62,63及びナンドゲ
ート64より構成されている。JK・フリツプ・
フロツプ回路61のJ・K端子はハイレベルに保
持されており、パルスがクロツクとして入力
されているので、回路61のQ、出力はパルス
NCの立下りに応答して夫々反転する。即ち、パ
ルスが2分周されることになる。JK・フリツ
プ・フロツプ回路61の出力を端子65より取
出し、これをクロツク(RCL)とする。JK・フ
リツプ・フロツプ回路61はナンドゲート64の
出力M3にてリセツトされ、以つてクロツク
(RCL)の極性の初期値化が為される。 即ち、ナンドゲート64にはパルスX3及びラ
ツチ出力L4が入力されており、ラツチ出力L4
“1”となるのはデジタルデータ信号のパターン
が(1、0、1)となつたときのみであるから、
この特定パターンを利用してパルスM3を作成し、
以つてこのパルスM3にてJK・フリツプ・フロツ
プ回路61をリセツトしてクロツク(RCL)の
極性を初期値化し、クロツクとデータの同期をと
るのである。一方、D・フリツプ・フロツプ回路
62はパルスM1にてセツトされてそのQ出力が
“1”となる。D・フリツプ・フロツプ回路62
のデータ入力は接地されているから、Q出力はク
ロツクとして入力されるパルスの立上りに応
答して“0”にリセツトされる。従つてD・フリ
ツプ・フロツプ回路62のQ出力M2は、第7図
に示す通りとなる。D・フリツプ・フロツプ回路
63にはD・フリツプ・フロツプ回路62のQ出
力M2がデータ入力として、またJK・フリツプ・
フロツプ回路61のQ出力がクロツク入力として
夫々印加される。従つてパルスM2はクロツクの
立上りにてラツチされることになり、このラツチ
出力即ちD・フリツプ・フロツプ回路63のQ出
力が端子66より導出され、これがデータ
(RDA)となる(第7図参照)。依つて第7図に
より明らかな通り、D・フリツプ・フロツプ回路
63のQ出力をデータ(RDA)とし、クロツク
(RCL)をその立上りで作動するクロツクとすれ
ば、元のデジタルデータ信号を復調することが出
来る。このデジタルデータ信号は時間軸は変動し
ているが、データ(RDA)とクロツク(RCL)
との関係に於いて元のデジタルデータ信号が正し
く復調されることが分る。 尚、D・フリツプ・フロツプ回路62のQ出力
M2をデータ(RDA)とし、クロツク(RCL)を
その立下りで作動するクロツクとするかまたは
JK・フリツプ・フロツプ回路61のQ出力をそ
の立上りで作動するクロツクとしても元のデジタ
ルデータ信号を正しく復調することが出来る。 次に制御信号の復調について説明する。制御信
号が1種類のみ即ちフレーム同期信号のみの場合
には端子41より取出される信号を再生フレーム
同期信号として利用出来ることは既に述べた通り
である。 さて、第3図に於いて説明した如く、制御信号
の種類が3種類の場合に於ける復調回路について
説明する。今、3種類の制御信号をFL-1,FL-2
FL-3とし、FL-1の場合には区間16をFL-2の場
合には区間15をFL-3の場合には区間14を
夫々“1”とした場合について、制御信号の復調
回路70を示す第14図を参照して更に詳述す
る。端子41,65,66は第6図に示す端子と
同一のものであり、端子41より信号反転間隔
(8To)の制御信号(RFR)が、端子65よりク
ロツク(RCL)が、端子66よりデータ(前述
した制御特定信号も含む)が夫々出力される。
今、ラツチ信号LFR即ち制御信号(RFR)が
“1”となると、これがインバータ71を介して
シフトレジスタ72のクリア端子に入力され、各
出力端子QA,QB,QC,QDは全て“0”にクリア
される。この結果、インバータ73の出力は
“1”となり、復調クロツク(RCL)はアンドゲ
ート74を介してシフトレジスタ72のクロツク
入力端子に入力される。第3図に示す如くラツチ
信号LFRが“1”から“0”に変化した後、再生
クロツク(RCL)の立上りにて判定される再生
データ(RDA)は区間13に対応した“1”の
データであり、このクロツク(RCL)の立上り
にてシフトレジスタ72のQA出力は“1”とな
る。続いて区間14,15,16のデータがクロ
ツク(RCL)の立上りに同期して順次シフトレ
ジスタ72に入力される。区間13に対応した
“1”のデータQD端子に移されたとき、アンドゲ
ート75,76,77を介してシフトレジスタ7
2の各出力QA,QB,QCが夫々制御信号FL-1
FL-2,FL-3として各端子78,79,80に出
力される。第3図に示す実施例に於いては区間1
6が“1”であるからQA出力が“1”となり、
制御信号FL-1が端子78より復調されることに
なる。その後、次のクロツク(RCL)がシフト
レジスタ72に印加されると、出力端子QE
“1”となり、アンドゲート74,75,76,
77が全て非駆動状態となり、初期状態に復帰す
る。以上の説明に於いては制御信号の3種類の制
御特定信号に対応して区間14,15,16の何
れか1つを“1”としたが、制御特定信号を2進
数値コードとして与えた場合には当然シフトレジ
スタの出力QA,QB,QCをデコード回路に入力し
てデコード化する必要がある。 さて、以上の説明はMFM変調されたSCI信号
の復調回路であつたが、次にFM変調されたSCI
信号の復調回路について説明する。この場合、信
号反転間隔は(To)か(2To)の何れかであり、
(To)に量子化された場合にはラツチ信号出力L1
に基いて1個、(2To)に量子化された場合には
ラツチ信号出力L2に基いて2個のパルスが発
生される。第15図はFM変調の場合に於けるク
ロツク作成回路90であつて第6図図示の回路
0に替わるものであり、第16図はタイムチヤー
トである。FM変調の場合には、パルスX3とラツ
チ信号出力L2が入力されるナンドゲート91の
出力を利用してJKフリツプ・フロツプ回路92
がリセツトされ、このJK・フリツプ・フロツプ
回路92にてパルスが2分周されて出力が
クロツク(RCL′)となる。 そしてラツチ信号出力L1をデータとし、クロ
ツク(RCL′)をその立上りで作動するクロツク
とすれば、元のデジタルデータ信号が復帰される
ことは第16図から明らかである。 以上詳細に説明した通り、本発明はSCI信号の
信号反転間隔を測定し、この測定結果に基いてデ
ータとクロツクを作成し、以つてこのデータとク
ロツクから元のデジタルデータ信号を復調する構
成としたものであり従来の如く時定数要素を含む
P.L.L.を利用しないものであるから温度変化、経
時変化、電源変動等の影響を受けることがなく、
安定な復調をすることが出来る。またピークシフ
ト等により誤動作することもなく、更に大きな外
乱に対してもその外乱がおさまれば、直ちに正常
な状態に復帰することが出来る等の多くの利点を
有する。更に、デジタルデータ信号に対する信号
反転間隔とは相違する信号反転間隔にて変調され
た制御信号も、その信号反転間隔の測定結果に基
いて簡単に再生出来、且つデジタルデータ信号と
の区別も容易なものである。
【図面の簡単な説明】
第1図は各種変調方式によるSCI信号の記録時
の電流波形図、第2図はデジタルデータとフレー
ム同期信号の関係を示す図、第3図はフレーム同
期信号に関連したタイムチヤート図、第4図は
FM変調されたSCI信号とこのSCI信号から再生
される再生クロツクのタイムチヤート図、第5図
は同じくMFM変調の場合のタイムチヤート図、
第6図は本発明にかかるMFM変調されたSCI信
号の復調回路のブロツクダイヤグラム、第7図、
第8図、第9図は第6図図示の復調回路の動作の
説明に供するタイムチヤート図、第10図、第1
1図、第12図、第13図はパルス発生回路の動
作の説明に供するタイムチヤート図、第14図は
複数種類の制御信号の復調回路を示すブロツクダ
イヤグラム、第15図はFM変調されたSCI信号
の復調回路に利用されるクロツク作成回路のブロ
ツクダイヤグラム、第16図はFM変調された
SCI信号の復調回路の動作の説明に供するタイム
チヤート図である。 10は測定回路、40はラツチ回路(出力回
路)、60はクロツクとデータを作成する回路。

Claims (1)

  1. 【特許請求の範囲】 1 (1、0)のデジタルデータ信号をその信号
    反転間隔が複数種類の所定間隔となるMFM変調
    すると共に制御信号をその信号反転間隔が前記複
    数種類の所定間隔とは異なる所定間隔となるよう
    に変調することにより得られる矩形波パルス列に
    て構成されたセルフクロツキング情報信号の復調
    回路であつて、前記矩形波パルスの信号反転間隔
    を測定する測定回路と、この測定回路にて測定さ
    れた信号反転間隔に対応する2、3又は4個のパ
    ルスを選択的に発生するパルス発生回路と、前記
    パルス発生回路から出力されるパルスを1/2分周
    することにより、クロツクを作成する分周回路
    と、矩形波パルスの信号反転に応答して立上り、
    前記分周回路より出力されるクロツクに応答して
    立下ることによりデータM2を作成するデータ作
    成回路と前記測定回路にて測定された前記制御信
    号に対応する前記反転間隔に基いて再生制御信号
    を出力する出力回路とよりなり、 前記データM2又は前記データM2を前記クロツ
    クにてラツチしたラツチデータ(RDA)を前記
    クロツクにて読出すことにより元のデジタルデー
    タ信号を得、前記出力回路より再生制御信号を得
    る構成としたセルフクロツキング情報信号の復調
    回路。 2 (1、0)のデジタルデータ信号を信号反転
    間隔が1対2となるFM変調すると共に制御信号
    をその信号反転間隔が前記複数種類の所定間隔と
    は異なる所定間隔となるように変調することによ
    り得られる矩形波パルス列にて構成されたセルフ
    クロツキング情報信号の復調回路であつて、前記
    矩形波パルスの信号反転間隔を測定する測定回路
    とこの測定回路にて測定された信号反転間隔に対
    応する1又は2個のパルスを選択的に発生するパ
    ルス発生回路と、前記パルス発生回路から出力さ
    れるパルスを1/2分周することによりクロツクを
    作成する分周回路と、前記測定回路の出力をラツ
    チすることにより前記測定回路が信号反転間隔
    “1”を測定したときハイレベルとなるデータを
    作成するデータ作成回路と前記測定回路にて測定
    された前記制御信号に対応する前記反転間隔に基
    いて再生制御信号を出力する出力回路とよりな
    り、 前記データを前記クロツクにて読出すことによ
    り、元のデジタルデータ信号を得、前記出力回路
    より再生制御信号を得る構成としたセルフクロツ
    キング情報信号の復調回路。
JP6513680A 1980-05-15 1980-05-15 Demodulation circuit for self clocking information signal Granted JPS5623065A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6513680A JPS5623065A (en) 1980-05-15 1980-05-15 Demodulation circuit for self clocking information signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6513680A JPS5623065A (en) 1980-05-15 1980-05-15 Demodulation circuit for self clocking information signal

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2966179A Division JPS55121769A (en) 1979-03-13 1979-03-13 Demodulator circuit for self-clocking information signal

Publications (2)

Publication Number Publication Date
JPS5623065A JPS5623065A (en) 1981-03-04
JPS6348109B2 true JPS6348109B2 (ja) 1988-09-27

Family

ID=13278159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6513680A Granted JPS5623065A (en) 1980-05-15 1980-05-15 Demodulation circuit for self clocking information signal

Country Status (1)

Country Link
JP (1) JPS5623065A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2552172B2 (ja) * 1988-04-20 1996-11-06 三菱電機株式会社 符号変換装置
JP3531477B2 (ja) 1998-06-05 2004-05-31 株式会社日立製作所 非接触カードの通信方法及び該通信に用いる集積回路

Also Published As

Publication number Publication date
JPS5623065A (en) 1981-03-04

Similar Documents

Publication Publication Date Title
US4124778A (en) Digital frame synchronizing circuit
JPH0927171A (ja) 16ビットのディジタルデータ語のシーケンスを17ビットの符号語のシーケンスに符号化する方法
JPH0544206B2 (ja)
US4598267A (en) Method and apparatus for converting a digital signal
US4344039A (en) Demodulating circuit for self-clocking-information
US4183066A (en) Technique for recording data on magnetic disks at plural densities
US3320598A (en) Self-clocking complementary redundant recording system
US3827078A (en) Digital data retrieval system with dynamic window skew
US4234896A (en) PCM Recording and reproducing system
US4157573A (en) Digital data encoding and reconstruction circuit
US3562726A (en) Dual track encoder and decoder
JPS6117273A (ja) 回転形磁気記録装置
US3641524A (en) Magnetic record and reproduce system for digital data having a nrzc format
EP0407094B1 (en) Digital signal reproducing apparatus
US3357003A (en) Single channel quaternary magnetic recording system
US3641525A (en) Self-clocking five bit record-playback system
US3636536A (en) Derived clock circuit in a phase modulated digital data handling system
JPH0656958B2 (ja) 情報デ−タ復元装置
JPS6235180B2 (ja)
US3643228A (en) High-density storage and retrieval system
JPS6348109B2 (ja)
US3852811A (en) Digital data encoding and reconstruction circuit
JPS634269B2 (ja)
JPS6348107B2 (ja)
JPS6260747B2 (ja)