JPH0213494B2 - - Google Patents
Info
- Publication number
- JPH0213494B2 JPH0213494B2 JP59503998A JP50399884A JPH0213494B2 JP H0213494 B2 JPH0213494 B2 JP H0213494B2 JP 59503998 A JP59503998 A JP 59503998A JP 50399884 A JP50399884 A JP 50399884A JP H0213494 B2 JPH0213494 B2 JP H0213494B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- flip
- input
- output
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003111 delayed effect Effects 0.000 description 45
- 230000009977 dual effect Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 230000007704 transition Effects 0.000 description 13
- 238000004904 shortening Methods 0.000 description 10
- 238000011084 recovery Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000002051 biphasic effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000009028 cell transition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000010420 art technique Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000571 coke Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
請求の範囲
１ 入力された二重周波数符号化波形からデータ
およびクロツク情報を抽出する復号器回路であつ
て、 前記入力波形を受け、前記入力波形の第１およ
び第２の遅延信号を生じる遅延手段と； 前記入力波形の第２の遅延信号を受け、前記入
力波形からデータ情報を再生するデータ再生手段
とを備え、 前記データ再生手段は、第１、第２、第３およ
び第４の記憶手段を含み、前記第１および第２の
記憶手段は、前記入力波形における二重ローおよ
び二重ハイ型パルスの発生をそれぞれ記録し、前
記第３および第４の記憶手段は、前記第１および
第２の記憶手段に作動的にそれぞれ結合され、ど
ちらの型の二重パルスが前記入力波形における少
なくとも１対の短パルスに先行したかを記録し、 第１および第２のデータORゲート手段をさら
に備え、前記第１のORゲート手段は、前記第１
および第３の記憶手段の予め定められた出力に結
合され、前記第２のORゲート手段は、前記第２
および第４の記憶手段の予め定められた出力に結
合され、 第１のANDゲート手段をさらに備え、前記第
１および第２のORゲート手段の出力は、それぞ
れ前記第１のANDゲート手段に結合され、前記
入力波形から抽出された前記データは前記第１の
ANDゲート手段の出力に現われ、 複数対のクロツクORゲート手段および第２の
ANDゲート手段を含むクロツク再生手段をさら
に備え、前記複数対のクロツクORゲート手段
は、前記入力波形の第１および第２の遅延信号お
よびそれぞれ前記第１、第２、第３および第４の
記憶手段からの予め定められた出力を受け、前記
第２のANDゲート手段は、前記複数対のクロツ
クORゲート手段の出力に結合され、前記クロツ
ク情報は前記第２のANDゲート手段の出力に現
われる、復号器回路。
およびクロツク情報を抽出する復号器回路であつ
て、 前記入力波形を受け、前記入力波形の第１およ
び第２の遅延信号を生じる遅延手段と； 前記入力波形の第２の遅延信号を受け、前記入
力波形からデータ情報を再生するデータ再生手段
とを備え、 前記データ再生手段は、第１、第２、第３およ
び第４の記憶手段を含み、前記第１および第２の
記憶手段は、前記入力波形における二重ローおよ
び二重ハイ型パルスの発生をそれぞれ記録し、前
記第３および第４の記憶手段は、前記第１および
第２の記憶手段に作動的にそれぞれ結合され、ど
ちらの型の二重パルスが前記入力波形における少
なくとも１対の短パルスに先行したかを記録し、 第１および第２のデータORゲート手段をさら
に備え、前記第１のORゲート手段は、前記第１
および第３の記憶手段の予め定められた出力に結
合され、前記第２のORゲート手段は、前記第２
および第４の記憶手段の予め定められた出力に結
合され、 第１のANDゲート手段をさらに備え、前記第
１および第２のORゲート手段の出力は、それぞ
れ前記第１のANDゲート手段に結合され、前記
入力波形から抽出された前記データは前記第１の
ANDゲート手段の出力に現われ、 複数対のクロツクORゲート手段および第２の
ANDゲート手段を含むクロツク再生手段をさら
に備え、前記複数対のクロツクORゲート手段
は、前記入力波形の第１および第２の遅延信号お
よびそれぞれ前記第１、第２、第３および第４の
記憶手段からの予め定められた出力を受け、前記
第２のANDゲート手段は、前記複数対のクロツ
クORゲート手段の出力に結合され、前記クロツ
ク情報は前記第２のANDゲート手段の出力に現
われる、復号器回路。
２ 前記データ再生手段がさらに前記入力波形に
も応答する、請求の範囲第１項に記載の復号器回
路。
も応答する、請求の範囲第１項に記載の復号器回
路。
３ 前記入力波形の前記第１の遅延信号はビツト
時間の約1/3遅延させた入力波形に相当し；また 前記入力波形の前記第２の遅延信号は前記ビツ
ト時間の約3/4遅延された入力波形に相当する、
請求の範囲第１項または第２項に記載の復号器回
路。
時間の約1/3遅延させた入力波形に相当し；また 前記入力波形の前記第２の遅延信号は前記ビツ
ト時間の約3/4遅延された入力波形に相当する、
請求の範囲第１項または第２項に記載の復号器回
路。
４ 前記データ再生手段が、
前記遅延手段に応答して前記入力波形の二重の
ロー（DL）パルスの発生を検出するDL手段と、 前記遅延手段に応答して前記入力波形の二重の
ハイ（DH）パルスの発生を検出するDH手段と、 前記DL手段、前記DH手段および前記入力波
形に応答してDLパルスが１対の短パルスに先行
しているか否か検出するDLL手段と、 前記DH手段、前記DL手段および前記入力波
形に応答してDHパルスが１対の短パルスに先行
しているか否か検出するDHL手段とから構成さ
れる、請求の範囲第１項、第２項または第３項に
記載の復号器回路。
ロー（DL）パルスの発生を検出するDL手段と、 前記遅延手段に応答して前記入力波形の二重の
ハイ（DH）パルスの発生を検出するDH手段と、 前記DL手段、前記DH手段および前記入力波
形に応答してDLパルスが１対の短パルスに先行
しているか否か検出するDLL手段と、 前記DH手段、前記DL手段および前記入力波
形に応答してDHパルスが１対の短パルスに先行
しているか否か検出するDHL手段とから構成さ
れる、請求の範囲第１項、第２項または第３項に
記載の復号器回路。
５ 前記DL手段と前記DH手段はそれぞれＤ型
フリツプフロツプを含み、 前記DH手段に含まれるフリツプフロツプは、
そのＤ入力として前記入力波形の第２の遅延信号
を受信するとともに、そのクロツク入力として前
記入力波形の反転を受信し、 前記DL手段に含まれるフリツプフロツプは、
そのＤ入力として前記入力波形の第２の遅延信号
の反転を受信し、そのクロツク入力として前記入
力波形を受信する、請求の範囲第４項に記載の復
号器回路。
フリツプフロツプを含み、 前記DH手段に含まれるフリツプフロツプは、
そのＤ入力として前記入力波形の第２の遅延信号
を受信するとともに、そのクロツク入力として前
記入力波形の反転を受信し、 前記DL手段に含まれるフリツプフロツプは、
そのＤ入力として前記入力波形の第２の遅延信号
の反転を受信し、そのクロツク入力として前記入
力波形を受信する、請求の範囲第４項に記載の復
号器回路。
６ 前記DHL手段と前記DLL手段はそれぞれ非
同期リセツトのＤ型フリツプフロツプを含み、 前記DHL手段に含まれるフリツプフロツプは、
そのＤ入力として前記DH手段に含まれているフ
リツプフロツプのＱ出力に応答する信号を受信す
るとともに、そのクロツク入力として前記入力波
形の反転を受信し、リセツト入力として前記DL
手段に含まれているフリツプフロツプのＱ出力を
受信し、また 前記DLL手段に含まれるフリツプフロツプは、
そのＤ入力として前記DL手段に含まれているフ
リツプフロツプのＱ出力に応答する信号を受信す
るとともに、そのクロツク入力として前記入力波
形を受信し、そのリセツト入力として前記DH手
段に含まれているフリツプフロツプのＱ出力を受
信する、請求の範囲第５項に記載の復号器回路。
同期リセツトのＤ型フリツプフロツプを含み、 前記DHL手段に含まれるフリツプフロツプは、
そのＤ入力として前記DH手段に含まれているフ
リツプフロツプのＱ出力に応答する信号を受信す
るとともに、そのクロツク入力として前記入力波
形の反転を受信し、リセツト入力として前記DL
手段に含まれているフリツプフロツプのＱ出力を
受信し、また 前記DLL手段に含まれるフリツプフロツプは、
そのＤ入力として前記DL手段に含まれているフ
リツプフロツプのＱ出力に応答する信号を受信す
るとともに、そのクロツク入力として前記入力波
形を受信し、そのリセツト入力として前記DH手
段に含まれているフリツプフロツプのＱ出力を受
信する、請求の範囲第５項に記載の復号器回路。
７ 前記DHL手段に含まれているフリツプフロ
ツプへのＤ入力はさらに前記後者のフリツプフロ
ツプのＱ出力に応答し、かつ 前記DLL手段に含まれているフリツプフロツ
プへのＤ入力は前記後者のフリツプフロツプのＱ
出力に応答する、請求の範囲第６項に記載の復号
器回路。
ツプへのＤ入力はさらに前記後者のフリツプフロ
ツプのＱ出力に応答し、かつ 前記DLL手段に含まれているフリツプフロツ
プへのＤ入力は前記後者のフリツプフロツプのＱ
出力に応答する、請求の範囲第６項に記載の復号
器回路。
８ 前記データ再生手段はさらに、
前記DHL手段に含まれているフリツプフロツ
プのＱ出力と前記DH手段に含まれているフリツ
プフロツプの出力に応答する第１論理ORゲー
トと、 前記DLL手段に含まれているフリツプフロツ
プのＱ出力と前記DL手段に含まれているフリツ
プフロツプの出力に応答する第２論理ORゲー
トと、 前記第１、第２論理ORゲートの出力に応答す
る第１論理ANDゲートとからなり、前記第１論
理ANDゲートの出力が再生データ情報を与える、
請求の範囲第７項に記載の復号器回路。
プのＱ出力と前記DH手段に含まれているフリツ
プフロツプの出力に応答する第１論理ORゲー
トと、 前記DLL手段に含まれているフリツプフロツ
プのＱ出力と前記DL手段に含まれているフリツ
プフロツプの出力に応答する第２論理ORゲー
トと、 前記第１、第２論理ORゲートの出力に応答す
る第１論理ANDゲートとからなり、前記第１論
理ANDゲートの出力が再生データ情報を与える、
請求の範囲第７項に記載の復号器回路。
９ 前記データ再生手段はさらに
入力として前記DH手段と前記DHL手段に含ま
れている各フリツプフロツプのＱ出力を受信する
第３論理ORゲート（該第３論理ORゲートの出
力は前記DHL手段に含まれているフリツプフロ
ツプにＤ入力を与える）と、 入力として前記DL手段と前記DLL手段に含ま
れている各フリツプフロツプのＱ出力を受信する
第４論理ORゲート（該第４論理ORゲートの出
力は前記DLL手段に含まれているフリツプフロ
ツプにＤ入力を与える）と、からなる請求の範囲
第８項に記載の復号器回路。
れている各フリツプフロツプのＱ出力を受信する
第３論理ORゲート（該第３論理ORゲートの出
力は前記DHL手段に含まれているフリツプフロ
ツプにＤ入力を与える）と、 入力として前記DL手段と前記DLL手段に含ま
れている各フリツプフロツプのＱ出力を受信する
第４論理ORゲート（該第４論理ORゲートの出
力は前記DLL手段に含まれているフリツプフロ
ツプにＤ入力を与える）と、からなる請求の範囲
第８項に記載の復号器回路。
１０ 前記クロツク再生手段は
入力として前記入力波形の第１の遅延信号と前
記入力波形の第２の遅延信号の反転を受信する第
５、第６論理ORゲート（該第５論理ORゲート
は第３入力として前記DH手段に含まれているフ
リツプフロツプの出力を受信し、該第６論理
ORゲートは第３入力として前記DHL手段に含ま
れているフリツプフロツプ出力を受信する）
と、 入力として前記入力波形の第２の遅延信号と前
記入力波形の第１の遅延信号の反転を受信する第
７、第８論理ORゲート（該第７論理ORゲート
は第３入力として前記DL手段に含まれているフ
リツプフロツプの出力を受信し、該第８論理
ORゲートは第３入力として前記DLL手段に含ま
れているフリツプフロツプの出力を受信する）
と、 入力として前記第５、第６、第７および第８論
理ORゲートの出力を受信する第２論理ANDゲー
ト（該第２論理ANDゲートの出力は前記クロツ
ク情報を与える）とからなる、請求の範囲第６項
に記載の復号器回路。
記入力波形の第２の遅延信号の反転を受信する第
５、第６論理ORゲート（該第５論理ORゲート
は第３入力として前記DH手段に含まれているフ
リツプフロツプの出力を受信し、該第６論理
ORゲートは第３入力として前記DHL手段に含ま
れているフリツプフロツプ出力を受信する）
と、 入力として前記入力波形の第２の遅延信号と前
記入力波形の第１の遅延信号の反転を受信する第
７、第８論理ORゲート（該第７論理ORゲート
は第３入力として前記DL手段に含まれているフ
リツプフロツプの出力を受信し、該第８論理
ORゲートは第３入力として前記DLL手段に含ま
れているフリツプフロツプの出力を受信する）
と、 入力として前記第５、第６、第７および第８論
理ORゲートの出力を受信する第２論理ANDゲー
ト（該第２論理ANDゲートの出力は前記クロツ
ク情報を与える）とからなる、請求の範囲第６項
に記載の復号器回路。
１１ 前記第１、第２、第３および第４フリツプ
フロツプは立上がりエツジでトリガされる、請求
の範囲第６項に記載の復号器回路。
フロツプは立上がりエツジでトリガされる、請求
の範囲第６項に記載の復号器回路。
１２ 前記遅延手段は小型同軸ケーブルの複数の
部分からなる、請求の範囲第１項に記載の復号器
回路。
部分からなる、請求の範囲第１項に記載の復号器
回路。
１３ 前記復号器回路は受信機出力から前記入力
波形を受信し、前記受信機は２軸ケーブルに容量
結合された入力を有する高速コンパレータからな
る請求の範囲第１項に記載の復号器回路。
波形を受信し、前記受信機は２軸ケーブルに容量
結合された入力を有する高速コンパレータからな
る請求の範囲第１項に記載の復号器回路。
１４ 前記遅延手段はさらに、
前記受信機の出力に応答する第１論理OR／
NORゲート（該第１論理OR／NORゲートの出
力は前記入力波形の反転と非反転の信号を与え
る）と、 前記入力波形の第１の遅延信号に応答する第２
論理OR／NORゲート（該第２論理OR／NORゲ
ートの出力は前記入力波形の第１の遅延信号の反
転と非反転の信号を与える）と、 前記入力波形の第２の遅延信号に応答する第３
論理OR／NORゲート（該第３論理OR／NORゲ
ートの出力は前記入力波形の第２の遅延信号の反
転と非反転の信号を与える）とを備える、請求の
範囲第１３項に記載の復号器回路。
NORゲート（該第１論理OR／NORゲートの出
力は前記入力波形の反転と非反転の信号を与え
る）と、 前記入力波形の第１の遅延信号に応答する第２
論理OR／NORゲート（該第２論理OR／NORゲ
ートの出力は前記入力波形の第１の遅延信号の反
転と非反転の信号を与える）と、 前記入力波形の第２の遅延信号に応答する第３
論理OR／NORゲート（該第３論理OR／NORゲ
ートの出力は前記入力波形の第２の遅延信号の反
転と非反転の信号を与える）とを備える、請求の
範囲第１３項に記載の復号器回路。
１５ 入力された二重周波数符号化波形からデー
タおよびクロツク情報を抽出する復号器回路であ
つて、 前記入力波形を受け、前記入力波形の遅延信号
を生じる遅延手段と； 前記遅延手段に応答し、前記入力波形からデー
タ情報を再生するデータ再生手段と； 前記遅延手段と前記データ再生手段に応答し、
前記入力波形からクロツク情報を再生するクロツ
ク再生手段とを備え、 前記データ再生手段は、 前記遅延手段に応答して前記入力波形の二重の
ロー（DL）パルスの発生を検出するDL手段と、 前記遅延手段に応答して前記入力波形の二重の
ハイ（DH）パルスの発生を検出するDH手段と、 前記DL手段、前記DH手段および前記入力波
形に応答してDLパルスが１対の短パルスに先行
しているか否か検出するDLL手段と、 前記DH手段、前記DL手段および前記入力波
形に応答してDHパルスが１対の短パルスに先行
しているか否か検出するDHL手段とから構成さ
れ、 前記クロツク再生手段は、 前記入力波形の第１および第２の遅延信号を受
ける第１および第２のORゲート対、および前記
ORゲートの出力のすべてに共通に結合された
ANDゲートを含み、 前記第１のORゲート対は、前記DL手段および
前記DLL手段からのそれぞれの出力を受け、前
記第２のORゲート対は、前記DH手段および前
記DHL手段からのそれぞれの出力を受け、前記
クロツク情報が前記ANDゲートの出力に現われ
る、復号器回路。
タおよびクロツク情報を抽出する復号器回路であ
つて、 前記入力波形を受け、前記入力波形の遅延信号
を生じる遅延手段と； 前記遅延手段に応答し、前記入力波形からデー
タ情報を再生するデータ再生手段と； 前記遅延手段と前記データ再生手段に応答し、
前記入力波形からクロツク情報を再生するクロツ
ク再生手段とを備え、 前記データ再生手段は、 前記遅延手段に応答して前記入力波形の二重の
ロー（DL）パルスの発生を検出するDL手段と、 前記遅延手段に応答して前記入力波形の二重の
ハイ（DH）パルスの発生を検出するDH手段と、 前記DL手段、前記DH手段および前記入力波
形に応答してDLパルスが１対の短パルスに先行
しているか否か検出するDLL手段と、 前記DH手段、前記DL手段および前記入力波
形に応答してDHパルスが１対の短パルスに先行
しているか否か検出するDHL手段とから構成さ
れ、 前記クロツク再生手段は、 前記入力波形の第１および第２の遅延信号を受
ける第１および第２のORゲート対、および前記
ORゲートの出力のすべてに共通に結合された
ANDゲートを含み、 前記第１のORゲート対は、前記DL手段および
前記DLL手段からのそれぞれの出力を受け、前
記第２のORゲート対は、前記DH手段および前
記DHL手段からのそれぞれの出力を受け、前記
クロツク情報が前記ANDゲートの出力に現われ
る、復号器回路。
１６ 前記データ再生手段がさらに前記入力波形
にも応答する、請求の範囲第１５項に記載の復号
器回路。
にも応答する、請求の範囲第１５項に記載の復号
器回路。
１７ 前記遅延手段が、
前記入力波形の第１および第２の遅延信号を生
じる手段を含む、請求の範囲第１５項または第１
６項に記載の復号器回路。
じる手段を含む、請求の範囲第１５項または第１
６項に記載の復号器回路。
１８ 前記入力波形の前記第１の遅延信号はビツ
ト時間の約1/3遅延させた入力波形に相当し；ま
た 前記入力波形の前記第２の遅延信号は前記ビツ
ト時間の約3/4遅延された入力波形に相当する、
請求の範囲第１５項、第１６項または第１７項に
記載の復号器回路。
ト時間の約1/3遅延させた入力波形に相当し；ま
た 前記入力波形の前記第２の遅延信号は前記ビツ
ト時間の約3/4遅延された入力波形に相当する、
請求の範囲第１５項、第１６項または第１７項に
記載の復号器回路。
１９ 前記DL手段と前記DH手段はそれぞれＤ
型フリツプフロツプを含み、 前記DH手段に含まれるフリツプフロツプは、
そのＤ入力として前記入力波形の第２の遅延信号
を受信するとともに、そのクロツク入力として前
記入力波形の反転を受信し、 前記DL手段に含まれるフリツプフロツプは、
そのＤ入力として前記入力波形の第２の遅延信号
の反転を受信し、そのクロツク入力として前記入
力波形を受信する、請求の範囲第１７項に記載の
復号器回路。
型フリツプフロツプを含み、 前記DH手段に含まれるフリツプフロツプは、
そのＤ入力として前記入力波形の第２の遅延信号
を受信するとともに、そのクロツク入力として前
記入力波形の反転を受信し、 前記DL手段に含まれるフリツプフロツプは、
そのＤ入力として前記入力波形の第２の遅延信号
の反転を受信し、そのクロツク入力として前記入
力波形を受信する、請求の範囲第１７項に記載の
復号器回路。
２０ 前記DHL手段と前記DLL手段はそれぞれ
非同期リセツトのＤ型フリツプフロツプを含み、 前記DHL手段に含まれるフリツプフロツプは、
そのＤ入力として前記DH手段に含まれているフ
リツプフロツプのＱ出力に応答する信号を受信す
るとともに、そのクロツク入力として前記入力波
形の反転を受信し、リセツト入力として前記DL
手段に含まれているフリツプフロツプのＱ出力を
受信し、また 前記DLL手段に含まれるフリツプフロツプは、
そのＤ入力として前記DL手段に含まれているフ
リツプフロツプのＱ出力に応答する信号を受信す
るとともに、そのクロツク入力として前記入力波
形を受信し、そのリセツト入力として前記DH手
段に含まれているフリツプフロツプのＱ出力を受
信する、請求の範囲第１９項に記載の復号器回
路。
非同期リセツトのＤ型フリツプフロツプを含み、 前記DHL手段に含まれるフリツプフロツプは、
そのＤ入力として前記DH手段に含まれているフ
リツプフロツプのＱ出力に応答する信号を受信す
るとともに、そのクロツク入力として前記入力波
形の反転を受信し、リセツト入力として前記DL
手段に含まれているフリツプフロツプのＱ出力を
受信し、また 前記DLL手段に含まれるフリツプフロツプは、
そのＤ入力として前記DL手段に含まれているフ
リツプフロツプのＱ出力に応答する信号を受信す
るとともに、そのクロツク入力として前記入力波
形を受信し、そのリセツト入力として前記DH手
段に含まれているフリツプフロツプのＱ出力を受
信する、請求の範囲第１９項に記載の復号器回
路。
２１ 前記DHL手段に含まれているフリツプフ
ロツプへのＤ入力はさらに前記後者のフリツプフ
ロツプのＱ出力に応答し、かつ 前記DLL手段に含まれているフリツプフロツ
プへのＤ入力は前記後者のフリツプフロツプのＱ
出力に応答する、請求の範囲第２０項に記載の復
号器回路。
ロツプへのＤ入力はさらに前記後者のフリツプフ
ロツプのＱ出力に応答し、かつ 前記DLL手段に含まれているフリツプフロツ
プへのＤ入力は前記後者のフリツプフロツプのＱ
出力に応答する、請求の範囲第２０項に記載の復
号器回路。
２２ 前記データ再生手段はさらに、
前記DHL手段に含まれているフリツプフロツ
プのＱ出力と前記DH手段に含まれているフリツ
プフロツプの出力に応答する第１論理ORゲー
トと、 前記DLL手段に含まれているフリツプフロツ
プのＱ出力と前記DL手段に含まれているフリツ
プフロツプの出力に応答する第２論理ORゲー
トと、 前記第１、第２論理ORゲートの出力に応答す
る第１論理ANDゲートとからなり、前記第１論
理ANDゲートの出力が再生データ情報を与える、
請求の範囲第２１項に記載の復号器回路。
プのＱ出力と前記DH手段に含まれているフリツ
プフロツプの出力に応答する第１論理ORゲー
トと、 前記DLL手段に含まれているフリツプフロツ
プのＱ出力と前記DL手段に含まれているフリツ
プフロツプの出力に応答する第２論理ORゲー
トと、 前記第１、第２論理ORゲートの出力に応答す
る第１論理ANDゲートとからなり、前記第１論
理ANDゲートの出力が再生データ情報を与える、
請求の範囲第２１項に記載の復号器回路。
２３ 前記データ再生手段はさらに
入力として前記DH手段と前記DHL手段に含ま
れている各フリツプフロツプのＱ出力を受信する
第３論理ORゲート（該第３論理ORゲートの出
力は前記DHL手段に含まれているフリツプフロ
ツプにＤ入力を与える）と、 入力として前記DL手段と前記DLL手段に含ま
れている各フリツプフロツプのＱ出力を受信する
第４論理ORゲート（該第４論理ORゲートの出
力は前記DLL手段に含まれているフリツプフロ
ツプにＤ入力を与える）と、からなる請求の範囲
第２２項に記載の復号器回路。
れている各フリツプフロツプのＱ出力を受信する
第３論理ORゲート（該第３論理ORゲートの出
力は前記DHL手段に含まれているフリツプフロ
ツプにＤ入力を与える）と、 入力として前記DL手段と前記DLL手段に含ま
れている各フリツプフロツプのＱ出力を受信する
第４論理ORゲート（該第４論理ORゲートの出
力は前記DLL手段に含まれているフリツプフロ
ツプにＤ入力を与える）と、からなる請求の範囲
第２２項に記載の復号器回路。
２４ 前記クロツク再生手段は
入力として前記入力波形の第１の遅延信号と前
記入力波形の第２の遅延信号の反転を受信する第
５、第６論理ORゲート（該第５論理ORゲート
は第３入力として前記DH手段に含まれているフ
リツプフロツプの出力を受信し、該第６論理
ORゲートは第３入力として前記DHL手段に含ま
れているフリツプフロツプ出力を受信する）
と、 入力として前記入力波形の第２の遅延信号と前
記入力波形の第１の遅延信号の反転を受信する第
７、第８論理ORゲート（該第７論理ORゲート
は第３入力として前記DL手段に含まれているフ
リツプフロツプの出力を受信し、該第８論理
ORゲートは第３入力として前記DLL手段に含ま
れているフリツプフロツプの出力を受信する）
と、 入力として前記第５、第６、第７および第８論
理ORゲートの出力を受信する第２論理ANDゲー
ト（該第２論理ANDゲートの出力は前記クロツ
ク情報を与える）とからなる、請求の範囲第２０
項に記載の復号器回路。
記入力波形の第２の遅延信号の反転を受信する第
５、第６論理ORゲート（該第５論理ORゲート
は第３入力として前記DH手段に含まれているフ
リツプフロツプの出力を受信し、該第６論理
ORゲートは第３入力として前記DHL手段に含ま
れているフリツプフロツプ出力を受信する）
と、 入力として前記入力波形の第２の遅延信号と前
記入力波形の第１の遅延信号の反転を受信する第
７、第８論理ORゲート（該第７論理ORゲート
は第３入力として前記DL手段に含まれているフ
リツプフロツプの出力を受信し、該第８論理
ORゲートは第３入力として前記DLL手段に含ま
れているフリツプフロツプの出力を受信する）
と、 入力として前記第５、第６、第７および第８論
理ORゲートの出力を受信する第２論理ANDゲー
ト（該第２論理ANDゲートの出力は前記クロツ
ク情報を与える）とからなる、請求の範囲第２０
項に記載の復号器回路。
２５ 前記第１、第２、第３および第４フリツプ
フロツプは立上がりエツジでトリガされる、請求
の範囲第２０項に記載の復号器回路。
フロツプは立上がりエツジでトリガされる、請求
の範囲第２０項に記載の復号器回路。
２６ 前記遅延手段は小型同軸ケーブルの複数の
部分からなる、請求の範囲第１５項、第１６項ま
たは第１７項に記載の復号器回路。
部分からなる、請求の範囲第１５項、第１６項ま
たは第１７項に記載の復号器回路。
２７ 前記復号器回路は受信機出力から前記入力
波形を受信し、前記受信機は２軸ケーブルに容量
結合された入力を有する高速コンパレータからな
る請求の範囲第１５項、第１６項、第１７項また
は第１８項に記載の復号器回路。
波形を受信し、前記受信機は２軸ケーブルに容量
結合された入力を有する高速コンパレータからな
る請求の範囲第１５項、第１６項、第１７項また
は第１８項に記載の復号器回路。
２８ 前記遅延手段はさらに、
前記受信機の出力に応答する第１論理OR／
NORゲート（該第１論理OR／NORゲートの出
力は前記入力波形の反転と非反転の信号を与え
る）と、 前記入力波形の第１の遅延信号に応答する第２
論理OR／NORゲート（該第２論理OR／NORゲ
ートの出力は前記入力波形の第１の遅延信号の反
転と非反転の信号を与える）と、 前記入力波形の第２の遅延信号に応答する第３
論理OR／NORゲート（該第３論理OR／NORゲ
ートの出力は前記入力波形の第２の遅延信号の反
転と非反転の信号を与える）とを備える、請求の
範囲第２７項に記載の復号器回路。
NORゲート（該第１論理OR／NORゲートの出
力は前記入力波形の反転と非反転の信号を与え
る）と、 前記入力波形の第１の遅延信号に応答する第２
論理OR／NORゲート（該第２論理OR／NORゲ
ートの出力は前記入力波形の第１の遅延信号の反
転と非反転の信号を与える）と、 前記入力波形の第２の遅延信号に応答する第３
論理OR／NORゲート（該第３論理OR／NORゲ
ートの出力は前記入力波形の第２の遅延信号の反
転と非反転の信号を与える）とを備える、請求の
範囲第２７項に記載の復号器回路。
発明の背景
順次デイジタルデータは、しばしば自己クロツ
キング符号化を使つて送信される。これらの自己
クロツキングコードの背景にある基本的な考え方
は、或る最小数のデイジタル「事象」（パルスま
たはレベルの変遷）がデイジタル波形内に発生す
るのを保証することである。それで、これらの保
証された事象は、データを符号化したり、送信し
たりするのに使用されたクロツキング信号の周波
数と位相を確立し再現するのに利用できる。
キング符号化を使つて送信される。これらの自己
クロツキングコードの背景にある基本的な考え方
は、或る最小数のデイジタル「事象」（パルスま
たはレベルの変遷）がデイジタル波形内に発生す
るのを保証することである。それで、これらの保
証された事象は、データを符号化したり、送信し
たりするのに使用されたクロツキング信号の周波
数と位相を確立し再現するのに利用できる。
「二重の周波数変調」符号化は最も簡単な自己
クロツキング符号化である。それはデイジタル波
形のビツトセルごとに少なくとも１つで、２つを
越えない数の事象が生じるのを保証する点に特徴
がある。ビツトセルは基本的なデイジタルクロツ
クの１サイクルによつて発生され、１個のバイナ
リ「０」または「１」を含む波形部分である。第
２（非保証の）事象の存否は符号化されるデータ
に依存する。
クロツキング符号化である。それはデイジタル波
形のビツトセルごとに少なくとも１つで、２つを
越えない数の事象が生じるのを保証する点に特徴
がある。ビツトセルは基本的なデイジタルクロツ
クの１サイクルによつて発生され、１個のバイナ
リ「０」または「１」を含む波形部分である。第
２（非保証の）事象の存否は符号化されるデータ
に依存する。
二重の周波数変調（DFM）は先行技術におい
て２位相符号、周波数変調（FM）、２相性、周
波数シフトコード（FSC）と呼ばれている。
て２位相符号、周波数変調（FM）、２相性、周
波数シフトコード（FSC）と呼ばれている。
DMF符号波形は長、短、２つの幅のパルスを
含んでいる。長いパルスは短いパルスの幅の２倍
である。パルス幅は２つの変遷、または２つのエ
ツジ間の時間として規定される。DFM波形は正
と負パルスの間で変化する。
含んでいる。長いパルスは短いパルスの幅の２倍
である。パルス幅は２つの変遷、または２つのエ
ツジ間の時間として規定される。DFM波形は正
と負パルスの間で変化する。
DFM符号化のアルゴリズムは非常に簡単であ
る。反対極性の２つの短い隣接パルスの列は論理
「１」（または「符号」）を表わし、いずれかの極
性の長いパルスは論理「０」（または「スペー
ス」）を表わす。DFM符号化は符号化された波形
のエツジ、または変遷にも特徴がある。変遷は各
ビツトセルの開始点で発生する。「１」はビツト
セルの中間における付加的な変遷である。「０」
は、どんな中間セル変遷をも持たない。前記の符
号化を考察する他の方法は、「０」は低周波要素
として符号化され、一方「１」は高周波要素とし
て符号化されるということである。それゆえ、名
称が二重周波数変調である。
る。反対極性の２つの短い隣接パルスの列は論理
「１」（または「符号」）を表わし、いずれかの極
性の長いパルスは論理「０」（または「スペー
ス」）を表わす。DFM符号化は符号化された波形
のエツジ、または変遷にも特徴がある。変遷は各
ビツトセルの開始点で発生する。「１」はビツト
セルの中間における付加的な変遷である。「０」
は、どんな中間セル変遷をも持たない。前記の符
号化を考察する他の方法は、「０」は低周波要素
として符号化され、一方「１」は高周波要素とし
て符号化されるということである。それゆえ、名
称が二重周波数変調である。
DFM波形からのデータとクロツク情報の再生
は、保証された変遷を識別する能力と、これらの
識別された保証変遷でタイミング回路を同期する
能力に依存する。そして、タイミング回路の出力
は、いくつかの付加的論理に沿つて前記波形から
データを抽出するのに使用できる。先行技術で
種々のタイミング回路が、この目的のために使用
されてきた。共通に使用される２つの技術を以
下、簡単に論述する。
は、保証された変遷を識別する能力と、これらの
識別された保証変遷でタイミング回路を同期する
能力に依存する。そして、タイミング回路の出力
は、いくつかの付加的論理に沿つて前記波形から
データを抽出するのに使用できる。先行技術で
種々のタイミング回路が、この目的のために使用
されてきた。共通に使用される２つの技術を以
下、簡単に論述する。
先行技術では保証された変遷によつてトリガさ
れる単安定マルチバイブレータが、非保証の変遷
が生じる期間中に「ウインドー」を規定する。単
安定マルチバイブレータによつて発生されたパル
スは前記波形からデータを抽出するのに使用され
る。技術１は簡単であるという利点を有するが、
単安定マルチバイブレータとタイミングが一致し
た広い変化を受ける。さらに、技術１は入力波形
中のノイズによつて起こされる擬似の動作に極め
てかかりやすく、また比較的低周波数の信号での
使用に限定される。
れる単安定マルチバイブレータが、非保証の変遷
が生じる期間中に「ウインドー」を規定する。単
安定マルチバイブレータによつて発生されたパル
スは前記波形からデータを抽出するのに使用され
る。技術１は簡単であるという利点を有するが、
単安定マルチバイブレータとタイミングが一致し
た広い変化を受ける。さらに、技術１は入力波形
中のノイズによつて起こされる擬似の動作に極め
てかかりやすく、また比較的低周波数の信号での
使用に限定される。
第２の先行技術では、可変周波数発振器が位相
固定ループによつて入力周波数に同期される。こ
の発振器の出力は入力波形からデータを抽出する
のに使用される。技術２は、技術１に関係するタ
イミング寛容性問題を除去し、ノイズによる失敗
が生じにくい。しかしながら、技術２は本質的に
技術１よりも複雑である。高いデータ速度
（100Mb／ｓまたはそれ以上のオーダ）で作動す
る場合、適当なパラメータを持つたコストのかか
る有効な位相固定ループを要するという問題があ
る。その上、約40ビツトまたはそれ以上の連続的
なビツト流れが所望の周波数に位相固定ループを
ロツクするのに必要とされる。
固定ループによつて入力周波数に同期される。こ
の発振器の出力は入力波形からデータを抽出する
のに使用される。技術２は、技術１に関係するタ
イミング寛容性問題を除去し、ノイズによる失敗
が生じにくい。しかしながら、技術２は本質的に
技術１よりも複雑である。高いデータ速度
（100Mb／ｓまたはそれ以上のオーダ）で作動す
る場合、適当なパラメータを持つたコストのかか
る有効な位相固定ループを要するという問題があ
る。その上、約40ビツトまたはそれ以上の連続的
なビツト流れが所望の周波数に位相固定ループを
ロツクするのに必要とされる。
技術１または２によつて例示される回路を含む
ユニツトがリング回路網のように直列に配される
用い方においては、入力波形から抽出されたクロ
ツク信号は次のユニツトの下部線に伝送する出力
波形を再生するのに使用される。そのような構成
では、出力波形における「ジツタ」（通常、タイ
ミング不確定）が最小にされなければならない。
なぜなら、ジツタは縦つなぎになり、直列な数個
のユニツトの通路によつて増幅されるからであ
る。技術２のような位相固定ループは常に周波数
ジツタを呈する。全ジツタは捕獲時間（初めの
「アンロツク」状態から「ロツク」状態になるま
での時間）とロツク範囲（位相固定ループが明ら
かにロツク状態に入る入力周波数範囲）までには
処分される。ジツタが小さいことはトラツキング
能力も小さいことを意味し、成分値の許容性に大
きな感度を有するので、技術２は各ユニツトごと
に抽出回路を備える多数のユニツトが直列に従属
接続される用い方には不適当である。技術１を使
えば、入力波形成に存するジツタよりも大きなジ
ツタを呈したりしない回路を設計することができ
るが、それは前述した欠点を被る。
ユニツトがリング回路網のように直列に配される
用い方においては、入力波形から抽出されたクロ
ツク信号は次のユニツトの下部線に伝送する出力
波形を再生するのに使用される。そのような構成
では、出力波形における「ジツタ」（通常、タイ
ミング不確定）が最小にされなければならない。
なぜなら、ジツタは縦つなぎになり、直列な数個
のユニツトの通路によつて増幅されるからであ
る。技術２のような位相固定ループは常に周波数
ジツタを呈する。全ジツタは捕獲時間（初めの
「アンロツク」状態から「ロツク」状態になるま
での時間）とロツク範囲（位相固定ループが明ら
かにロツク状態に入る入力周波数範囲）までには
処分される。ジツタが小さいことはトラツキング
能力も小さいことを意味し、成分値の許容性に大
きな感度を有するので、技術２は各ユニツトごと
に抽出回路を備える多数のユニツトが直列に従属
接続される用い方には不適当である。技術１を使
えば、入力波形成に存するジツタよりも大きなジ
ツタを呈したりしない回路を設計することができ
るが、それは前述した欠点を被る。
上で論述した先行技術の欠点を克服するための
努力が以前になされている。たとえば、どちらも
この発明と同様に同一の譲受人に譲渡された米国
特許第4313206号と米国特許第4320525号には二重
周波数変遷事象波形で符号化されたタイミング情
報を再生するための回路が開示されている。しか
しながら、これらの技術のどちらも符号化された
データ情報を再生するものではない。加えて、こ
れらの先行技術は1MHzの周波数を持つた波形を
扱うように設計されている。これに対し、いくつ
かの現在の、および多く計画されている通信シス
テムは100MHz以上の速度で動作できなくてはな
らない。
努力が以前になされている。たとえば、どちらも
この発明と同様に同一の譲受人に譲渡された米国
特許第4313206号と米国特許第4320525号には二重
周波数変遷事象波形で符号化されたタイミング情
報を再生するための回路が開示されている。しか
しながら、これらの技術のどちらも符号化された
データ情報を再生するものではない。加えて、こ
れらの先行技術は1MHzの周波数を持つた波形を
扱うように設計されている。これに対し、いくつ
かの現在の、および多く計画されている通信シス
テムは100MHz以上の速度で動作できなくてはな
らない。
発明の目的
この発明の一般的な目的は、二重の周波数符号
化順次データに改良されたパルス幅復号器を提供
することによつて先行技術のこれら、および他の
欠点を克服することである。
化順次データに改良されたパルス幅復号器を提供
することによつて先行技術のこれら、および他の
欠点を克服することである。
この発明の他の目的は二重の周波数復号化順次
データビツト流からクロツクとデータ（NRZ−
Ｌ）情報を抽出する復号器を提供することであ
る。
データビツト流からクロツクとデータ（NRZ−
Ｌ）情報を抽出する復号器を提供することであ
る。
この発明の他の目的はクロツクを再生するのに
位相固定ループを利用しない、二重周波数変調
（DFM）自己クロツキング波形用のパルス幅復号
器を提供することである。
位相固定ループを利用しない、二重周波数変調
（DFM）自己クロツキング波形用のパルス幅復号
器を提供することである。
さらに他の目的は２ビツトの入力データ（２つ
の「０」ビツトが入力する）で同期化することが
できるDFM自己クロツキング波形用のパルス幅
復号器を提供することである。
の「０」ビツトが入力する）で同期化することが
できるDFM自己クロツキング波形用のパルス幅
復号器を提供することである。
この発明のさらに他の目的は100Mb／ｓのス
ピードで動作するDFM自己クロツキング波形用
のパルス幅復号器を提供することである。
ピードで動作するDFM自己クロツキング波形用
のパルス幅復号器を提供することである。
この発明のさらに他の目的は34％のパルス幅エ
ラーを許容できるDFM自己クロツキング波形用
の復号器を提供することである。
ラーを許容できるDFM自己クロツキング波形用
の復号器を提供することである。
この発明のさらに他の目的はDFM入力波形に
おけるパルス短縮を許容できるDFM時刻クロツ
キング波形用のパルス幅復号器を提供することで
ある。
おけるパルス短縮を許容できるDFM時刻クロツ
キング波形用のパルス幅復号器を提供することで
ある。
この発明のシステムの他の目的は有機または光
フアイバ伝送ケーブルを採用したシステムにおい
て動作可能なDFM自己クロツキング波形復号器
を提供することである。
フアイバ伝送ケーブルを採用したシステムにおい
て動作可能なDFM自己クロツキング波形復号器
を提供することである。
この発明のこれらのおよび他の目的、特徴およ
び利点は図面に関連して読まれるこの発明の好ま
しい実施例の記載からより一層明らかとなろう。
び利点は図面に関連して読まれるこの発明の好ま
しい実施例の記載からより一層明らかとなろう。
発明の概要
この発明の上述の各目的は二重周波数変調
（DFM）波形を受信するとともに、その波形から
含有NRZ−Ｌデータとクロツク情報を抽出する
パルス幅復号器を提供することによつて成就され
る。基本的に、その復号器はDFM波形における
長パルスと短パルスを検出する。長パルスは
「０」として復号化され、１対の短い反対極性の
パルスは「１」として復号化される。さらに、
DFM入力波形におけるパルス短縮を許容するた
めに長パルスに先行する短パルスが「１」として
判読される。DFM信号は受信機の出力から復号
器に入力する。好ましい実施例において、受信機
は入力容量が２軸伝送ケーブルに結合された高速
コンパレータを有する。受信機によつて出力され
た生のDFM信号Ｒは、第１、第２遅延手段をも
経由する。これらの遅延手段は生のDFM信号の
それぞれ第１、第２遅延信号Δ1、Δ2を発生す
る。
（DFM）波形を受信するとともに、その波形から
含有NRZ−Ｌデータとクロツク情報を抽出する
パルス幅復号器を提供することによつて成就され
る。基本的に、その復号器はDFM波形における
長パルスと短パルスを検出する。長パルスは
「０」として復号化され、１対の短い反対極性の
パルスは「１」として復号化される。さらに、
DFM入力波形におけるパルス短縮を許容するた
めに長パルスに先行する短パルスが「１」として
判読される。DFM信号は受信機の出力から復号
器に入力する。好ましい実施例において、受信機
は入力容量が２軸伝送ケーブルに結合された高速
コンパレータを有する。受信機によつて出力され
た生のDFM信号Ｒは、第１、第２遅延手段をも
経由する。これらの遅延手段は生のDFM信号の
それぞれ第１、第２遅延信号Δ1、Δ2を発生す
る。
生のDFM信号Ｒと第２遅延信号Δ2は復号器に
含まれているデータ再生ロジツクを駆動する。デ
ータ再生ロジツクはいずれかの極性の長パルスを
検出する。それは、負極性の長パルス発生を記録
する第１のＤ型フリツプフロツプ（DL）と正極
性の長パルスの発生を記録する第２のＤ型フリツ
プフロツプ（DH）を含む。DLとDHフリツプフ
ロツプのＱ出力は第３、第4D型フリツプフロツ
プ（それぞれDLLとDHL）にＤ入力を供給する。
これらの第３、第4D形フリツプフロツプは長パ
ルス（「０」ビツト）が１または複数対の短パル
ス（「１」ビツト）に先行していたのを検出する。
DLフリツプフロツプ出力とDLLフリツプフロ
ツプのＱ出力はともに論理和され、その結果は
ANDゲートに１つの入力を供給する。DHフリ
ツプフロツプの出力とDHLフリツプフロツプ
のＱ出力はともに論理和され、その結果は後で述
べたANDゲートに第２の入力を供給する。この
ANDゲートの出力はDFM信号から再生された符
号化データを供給する。
含まれているデータ再生ロジツクを駆動する。デ
ータ再生ロジツクはいずれかの極性の長パルスを
検出する。それは、負極性の長パルス発生を記録
する第１のＤ型フリツプフロツプ（DL）と正極
性の長パルスの発生を記録する第２のＤ型フリツ
プフロツプ（DH）を含む。DLとDHフリツプフ
ロツプのＱ出力は第３、第4D型フリツプフロツ
プ（それぞれDLLとDHL）にＤ入力を供給する。
これらの第３、第4D形フリツプフロツプは長パ
ルス（「０」ビツト）が１または複数対の短パル
ス（「１」ビツト）に先行していたのを検出する。
DLフリツプフロツプ出力とDLLフリツプフロ
ツプのＱ出力はともに論理和され、その結果は
ANDゲートに１つの入力を供給する。DHフリ
ツプフロツプの出力とDHLフリツプフロツプ
のＱ出力はともに論理和され、その結果は後で述
べたANDゲートに第２の入力を供給する。この
ANDゲートの出力はDFM信号から再生された符
号化データを供給する。
生のDFM信号の第１、第２遅延信号（Δ1と
Δ2）と４つのフリツプフロツプの各出力は復
号器に含まれているクロツク再生ロジツクを駆動
する。クロツク信号RCLKは、まず生のDFM信
号の第１、第２遅延信号（Δ1とΔ2）から抽出さ
れ、ビツト時間ごとに１つのクロツクエツジを与
える。４つのフリツプフロツプの出力に応答す
る付加的なゲート動作は適当な時間にクロツクエ
ツジの形成を行なう。
Δ2）と４つのフリツプフロツプの各出力は復
号器に含まれているクロツク再生ロジツクを駆動
する。クロツク信号RCLKは、まず生のDFM信
号の第１、第２遅延信号（Δ1とΔ2）から抽出さ
れ、ビツト時間ごとに１つのクロツクエツジを与
える。４つのフリツプフロツプの出力に応答す
る付加的なゲート動作は適当な時間にクロツクエ
ツジの形成を行なう。
第１図は受信機の出力から復号器に入力する二
重周波数変調（DFM）波形を示す。
重周波数変調（DFM）波形を示す。
第２図Ａはパルス短縮影響のないDFM波形を
示す。第２図Ｂはパルス短縮を呈するDFM波形
を示す。
示す。第２図Ｂはパルス短縮を呈するDFM波形
を示す。
第３図は復号器にDFM波形を与える受信機と
してECL回路において使用されるような復号器
の好ましい実施例を示す。
してECL回路において使用されるような復号器
の好ましい実施例を示す。
第４図は生のDFM信号Ｒと、生のDFM信号
に応答して生成される内部復号器信号、および
「１」ビツトに先行する二重のハイ（DH）「０」
ビツトのため復号器によつて抽出されたデータお
よびクロツク情報を示すタイミングダイヤグラム
である。
に応答して生成される内部復号器信号、および
「１」ビツトに先行する二重のハイ（DH）「０」
ビツトのため復号器によつて抽出されたデータお
よびクロツク情報を示すタイミングダイヤグラム
である。
第５図は生のDFM信号Ｒと、生のDFM信号
に応答して生成される内部復号器信号、および
「１」ビツトに先行する二重のロー（DL）「０」
ビツトのため復号器によつて抽出されたデータお
よびクロツク情報を示すタイミングダイヤグラム
である。
に応答して生成される内部復号器信号、および
「１」ビツトに先行する二重のロー（DL）「０」
ビツトのため復号器によつて抽出されたデータお
よびクロツク情報を示すタイミングダイヤグラム
である。
好ましい実施例の詳細な説明
このパルス幅復号器回路は二重周波数復号化順
次データビツト流からNRZ−Ｌデータとクロツ
ク情報を抽出する。二重周波数変調（DFM）波
形（第１図）はデコーダを駆動する。DFM波形
は先行技術において周知であり、２位相符号、周
波数変調（FM）、２相性、または周波数シフト
コード（FSC）波形とも呼ばれている。
次データビツト流からNRZ−Ｌデータとクロツ
ク情報を抽出する。二重周波数変調（DFM）波
形（第１図）はデコーダを駆動する。DFM波形
は先行技術において周知であり、２位相符号、周
波数変調（FM）、２相性、または周波数シフト
コード（FSC）波形とも呼ばれている。
DFM位相コードは、クロツクとデータ情報が
ともに１つの波形に符号付けされる自己クロツキ
ング符号化配列である。第１図を参照すれば、
DFM符号化波形は長短、２つの幅のパルスから
なることがわかる。パルス幅は２つの変遷点間ま
たは２つのエツジ間の時間として規定されてい
る。長パルスは短パルス幅の２倍である。DFM
波形は正と負パルスとの間で変化する。
ともに１つの波形に符号付けされる自己クロツキ
ング符号化配列である。第１図を参照すれば、
DFM符号化波形は長短、２つの幅のパルスから
なることがわかる。パルス幅は２つの変遷点間ま
たは２つのエツジ間の時間として規定されてい
る。長パルスは短パルス幅の２倍である。DFM
波形は正と負パルスとの間で変化する。
DFM波形において使用される符号化は非常に
簡単である。反対極性の２つの短い隣接パルスの
列は、論理「１」（または「符号」）を表わすのに
使用される。１極性の長パルスは論理「０」（ま
たは「スペース」）を表わすのに使用される。
DFM符号化は符号化された波形のエツジまたは
変遷にも特徴がある。而して、変遷はビツトセル
の開始点で発生する。論理「０」はどんな中間セ
ル変遷をも持たないが、論理「１」は中間セル変
遷を持つ。
簡単である。反対極性の２つの短い隣接パルスの
列は、論理「１」（または「符号」）を表わすのに
使用される。１極性の長パルスは論理「０」（ま
たは「スペース」）を表わすのに使用される。
DFM符号化は符号化された波形のエツジまたは
変遷にも特徴がある。而して、変遷はビツトセル
の開始点で発生する。論理「０」はどんな中間セ
ル変遷をも持たないが、論理「１」は中間セル変
遷を持つ。
DFM符号化を特徴付ける他の方法は、論理
「０」が低周波素子として符号化され、論理「１」
が高周波素子として符号化されるということであ
る。後者の特徴は二重周波数変調の名称の基礎と
なつている。
「０」が低周波素子として符号化され、論理「１」
が高周波素子として符号化されるということであ
る。後者の特徴は二重周波数変調の名称の基礎と
なつている。
このパルス幅復号器回路は入力されたDFM波
形の立下がりと立下がりエツジによつて駆動され
る。データ(D)と再生されたクロツク（RCLK）情
報は復号器回路によつて出力される。基本的に、
この復号器回路は長パルスと短パルスを検出す
る。長パルスは論理「０」として復号され、１対
の反対極性の短パルスは論理「１」として復号さ
れる。
形の立下がりと立下がりエツジによつて駆動され
る。データ(D)と再生されたクロツク（RCLK）情
報は復号器回路によつて出力される。基本的に、
この復号器回路は長パルスと短パルスを検出す
る。長パルスは論理「０」として復号され、１対
の反対極性の短パルスは論理「１」として復号さ
れる。
さらに、この復号器回路は長パルスに先行する
短パルスを論理「１」として復号する。この特徴
によつて復号回路はリンク回路の物理的な特性お
よび／または伝送媒体によつて起こされるDFM
入力波形のパルス短縮を許容できる。第２図は２
つのDFM波形を示しており、１つ［第２図Ａ］
はパルス短縮による影響を受けておらず、他［第
２図Ｂ］はパルス短縮を呈している。電線リンク
の飽和は論理「０」ビツトの長パルスに続く論理
「１」ビツトの最初の短パルスの短縮を引き起こ
すかもしれない。ガラスフアイバリンクでは飽和
が生じないが、変換器が類似の効果を作る可能性
はある。短・長パルス列を論理「１」と判読する
この復号器能力により復号器回路は被害データを
正しく復号できる。
短パルスを論理「１」として復号する。この特徴
によつて復号回路はリンク回路の物理的な特性お
よび／または伝送媒体によつて起こされるDFM
入力波形のパルス短縮を許容できる。第２図は２
つのDFM波形を示しており、１つ［第２図Ａ］
はパルス短縮による影響を受けておらず、他［第
２図Ｂ］はパルス短縮を呈している。電線リンク
の飽和は論理「０」ビツトの長パルスに続く論理
「１」ビツトの最初の短パルスの短縮を引き起こ
すかもしれない。ガラスフアイバリンクでは飽和
が生じないが、変換器が類似の効果を作る可能性
はある。短・長パルス列を論理「１」と判読する
この復号器能力により復号器回路は被害データを
正しく復号できる。
第３図はECLにおいて実行されたこの復号器
の好ましい実施例を示す。
の好ましい実施例を示す。
この発明の好ましい実施例（第３図）は次の部
品を使つて実行される。
品を使つて実行される。
フリツプフロツプ１４，１６，１８，２０ ２個
のフエアチヤイルド100Kシリーズ ECL、F10031トリプルＤフリツプフロツプ ORゲート３０，３２ANDゲート３４ １個のフ
エアチヤイルド100Kシリーズ ECL、F100117トリプルOR／AND／インバ
ータゲート ORゲート３６，３８，４０，４２ANDゲート４
４ １個のフエアチヤイルドＫシリーズ ECL、F100118、５個の幅広のOR／AND／
インバータゲート ORゲート４６，４８，１２，２４，２８ １個
のフエアチヤイルド100Kシリーズ ECL、F100102 ５個１組の２入力OR／
NORゲート 受信機１０ アドバンスト・マイクロ・デイバイ
シズ AM685コンパレータ 遅延２２ マイクロコークスUT−141シリーズ 同軸ケーブル、3.35ns遅延、前記ケーブルの
27、72インチで形成 遅延２６ マイクロコークスUT−141シリーズ 同軸ケーブル、3.15ns遅延、前記ケーブルの
26.07インチで形成 抵抗器５０，５２ それぞれ1KΩ、1/2ワツト１
％ キヤパシタ５４，５６ それぞれ1000ピコフアラ
ツド 抵抗５８，６０ それぞれ51.1Ω、1/2ワツト、
１％ シールドされた入力ケーブル ベルデン9207 ２
軸ワイヤケール 当業者であれば、好ましい実施例をシヨツトキ
ーTTLのごとき他の技術において実行すること
ができるということを理解するであろう。生の
DFM信号は受信機１０の出力から復号器に入る。
好ましい実施例において、受信機１０は２軸ケー
ブルに容量結合された入力を有する高速コンパレ
ータである。当業者は光フアイバ部品を含む他の
形式の受信機とケーブルが使用できることを理解
するであろう。この議論のためには生のDFM信
号が受信機１０の出力に与えられていると言えば
十分である。
のフエアチヤイルド100Kシリーズ ECL、F10031トリプルＤフリツプフロツプ ORゲート３０，３２ANDゲート３４ １個のフ
エアチヤイルド100Kシリーズ ECL、F100117トリプルOR／AND／インバ
ータゲート ORゲート３６，３８，４０，４２ANDゲート４
４ １個のフエアチヤイルドＫシリーズ ECL、F100118、５個の幅広のOR／AND／
インバータゲート ORゲート４６，４８，１２，２４，２８ １個
のフエアチヤイルド100Kシリーズ ECL、F100102 ５個１組の２入力OR／
NORゲート 受信機１０ アドバンスト・マイクロ・デイバイ
シズ AM685コンパレータ 遅延２２ マイクロコークスUT−141シリーズ 同軸ケーブル、3.35ns遅延、前記ケーブルの
27、72インチで形成 遅延２６ マイクロコークスUT−141シリーズ 同軸ケーブル、3.15ns遅延、前記ケーブルの
26.07インチで形成 抵抗器５０，５２ それぞれ1KΩ、1/2ワツト１
％ キヤパシタ５４，５６ それぞれ1000ピコフアラ
ツド 抵抗５８，６０ それぞれ51.1Ω、1/2ワツト、
１％ シールドされた入力ケーブル ベルデン9207 ２
軸ワイヤケール 当業者であれば、好ましい実施例をシヨツトキ
ーTTLのごとき他の技術において実行すること
ができるということを理解するであろう。生の
DFM信号は受信機１０の出力から復号器に入る。
好ましい実施例において、受信機１０は２軸ケー
ブルに容量結合された入力を有する高速コンパレ
ータである。当業者は光フアイバ部品を含む他の
形式の受信機とケーブルが使用できることを理解
するであろう。この議論のためには生のDFM信
号が受信機１０の出力に与えられていると言えば
十分である。
生のDFM信号はORゲート１２を通して与えら
れる。ORゲート１２の出力は生のDFM信号に対
応した反転信号Ｒと非反転信号Ｒをそれぞれ与え
る。非反転DFM信号ＲはＤ型フリツプフロツプ
１４，１６をクロツクし、反転DFM信号ＲはＤ
型フリツプフロツプ１８と２０をクロツクする。
れる。ORゲート１２の出力は生のDFM信号に対
応した反転信号Ｒと非反転信号Ｒをそれぞれ与え
る。非反転DFM信号ＲはＤ型フリツプフロツプ
１４，１６をクロツクし、反転DFM信号ＲはＤ
型フリツプフロツプ１８と２０をクロツクする。
受信機１０によつて出力される生のDFM信号
はビツト時間の約1/3だけ生のDFMを遅延する第
１遅延媒体２２にも与えられる。第１遅延回路２
２からの遅延信号は第１遅延DFM信号のそれぞ
れ反転および非反転信号1とΔ1を与えるORゲ
ート２４を通して供給される。DFM信号の第１
の遅延時間1とΔ1はDFM波形からクロツクを再
生するのに使用される。
はビツト時間の約1/3だけ生のDFMを遅延する第
１遅延媒体２２にも与えられる。第１遅延回路２
２からの遅延信号は第１遅延DFM信号のそれぞ
れ反転および非反転信号1とΔ1を与えるORゲ
ート２４を通して供給される。DFM信号の第１
の遅延時間1とΔ1はDFM波形からクロツクを再
生するのに使用される。
遅延媒体２２によつて出力されるDFM波形の
第１の遅延信号Δ1はさらに遅延媒体２６によつ
て遅延され、遅延媒体２６によつて出力される波
形はビツト時間の約3/4だけ遅延した生のDFM波
形を表わす。この生のDFM波形の第２の遅延信
号は第２の遅延DFM波形の反転信号2と非反転
信号Δ2をそれぞれ形成するORゲート２８を通し
て供給される。DFM波形のこれらの第２遅延信
号2とΔ2はDFM波形からデータとクロツク情報
の双方を再生するのに使用される。
第１の遅延信号Δ1はさらに遅延媒体２６によつ
て遅延され、遅延媒体２６によつて出力される波
形はビツト時間の約3/4だけ遅延した生のDFM波
形を表わす。この生のDFM波形の第２の遅延信
号は第２の遅延DFM波形の反転信号2と非反転
信号Δ2をそれぞれ形成するORゲート２８を通し
て供給される。DFM波形のこれらの第２遅延信
号2とΔ2はDFM波形からデータとクロツク情報
の双方を再生するのに使用される。
好ましい実施例では、遅延媒体２２と２６は特
別な長さのマイクロコークスの同軸ケーブルから
構成されており、そのケーブルの長さは所望の遅
延時間を供給するように選ばれている。当業者で
あれば生のDFM信号の所望の遅延を成就するの
に他の手段を使用してもよいことが理解できるで
あろう。
別な長さのマイクロコークスの同軸ケーブルから
構成されており、そのケーブルの長さは所望の遅
延時間を供給するように選ばれている。当業者で
あれば生のDFM信号の所望の遅延を成就するの
に他の手段を使用してもよいことが理解できるで
あろう。
前に述べたように、この復号器はいずれかの極
性の長パルスを検出する。第３図と第４図および
第５図に示されるタイミングダイヤグラムを参照
すると、DLフリツプフロツプ１４は負極性の長
パルス［または「二重ロー」（DL）パルス］を検
出する。DHフリツプフロツプ１８は正極性の長
パルス［または「二重ハイ」（DH）パルス］を
検出する。
性の長パルスを検出する。第３図と第４図および
第５図に示されるタイミングダイヤグラムを参照
すると、DLフリツプフロツプ１４は負極性の長
パルス［または「二重ロー」（DL）パルス］を検
出する。DHフリツプフロツプ１８は正極性の長
パルス［または「二重ハイ」（DH）パルス］を
検出する。
而してフリツプフロツプ１４からのDL信号は
DLパルスの端部をマークする非反転DFM信号Ｒ
の立上がりエツジで立上がる。このDL信号はDL
パルスが起きて最初の論理「１」ビツトの中間ま
たは端部をマークする非反転のDFM信号Ｒの立
上がりエツジで立下がる。パルスの短縮によつて
DL信号が適当に立下がるのが阻止された場合に
は、次の論理「１」ビツトがDL信号を立下がら
せるであろう。
DLパルスの端部をマークする非反転DFM信号Ｒ
の立上がりエツジで立上がる。このDL信号はDL
パルスが起きて最初の論理「１」ビツトの中間ま
たは端部をマークする非反転のDFM信号Ｒの立
上がりエツジで立下がる。パルスの短縮によつて
DL信号が適当に立下がるのが阻止された場合に
は、次の論理「１」ビツトがDL信号を立下がら
せるであろう。
フリツプフロツプ１８からのDH信号はDHパ
ルスの端部で非反転のDFM信号Ｒの立下がりエ
ツジで立下がる。このDH信号はDHパルスが起
きて最初の論理「１」ビツトの中間または端部を
マークする非反転DFM信号Ｒの立下がりエツジ
で立下がる。パルスの短縮によつてDH信号が適
当に立下がるのが阻止された場合には次の論理
「１」ビツトがDH信号を立下がらせるであろう。
ルスの端部で非反転のDFM信号Ｒの立下がりエ
ツジで立下がる。このDH信号はDHパルスが起
きて最初の論理「１」ビツトの中間または端部を
マークする非反転DFM信号Ｒの立下がりエツジ
で立下がる。パルスの短縮によつてDH信号が適
当に立下がるのが阻止された場合には次の論理
「１」ビツトがDH信号を立下がらせるであろう。
「二重ロー・ラスト」（DLL）および「二重ハ
イ・ラスト」（DHL）フリツプフロツプ１６と２
０はそれぞれ、１または複数対の短パルス（論理
「１」ビツト）に先行する長パルス（論理「０」
ビツト）を検出するのに使用される。１または複
数の論理「１」ビツトに先行する（フリツプフロ
ツプ１４から）のDLパルスはDLLフリツプフロ
ツプ１６を（ORゲート４８を介して）セツト状
態になす。なぜならDLパルスは論理「１」ビツ
トの前の最後の長パルスであるからである。
DLLフリツプフロツプ１６はORゲート４８を通
してフイードバツクされるDLL信号により、そ
れがDHでリセツトされるまで、セツト状態を維
持する。同様に、１または複数の論理「１」ビツ
トに先行するDHパルスはDHLフリツプフロツプ
２０をセツト状態になす。DHパルスは論理
「１」ビツトの前の最終長パルスであるからであ
る。
イ・ラスト」（DHL）フリツプフロツプ１６と２
０はそれぞれ、１または複数対の短パルス（論理
「１」ビツト）に先行する長パルス（論理「０」
ビツト）を検出するのに使用される。１または複
数の論理「１」ビツトに先行する（フリツプフロ
ツプ１４から）のDLパルスはDLLフリツプフロ
ツプ１６を（ORゲート４８を介して）セツト状
態になす。なぜならDLパルスは論理「１」ビツ
トの前の最後の長パルスであるからである。
DLLフリツプフロツプ１６はORゲート４８を通
してフイードバツクされるDLL信号により、そ
れがDHでリセツトされるまで、セツト状態を維
持する。同様に、１または複数の論理「１」ビツ
トに先行するDHパルスはDHLフリツプフロツプ
２０をセツト状態になす。DHパルスは論理
「１」ビツトの前の最終長パルスであるからであ
る。
DHL信号はDHがハイで、DLがローのときＲ
の立下がりエツジで（ORゲート４６を介して）
セツトされる。而して、DHはこの状態では非同
期のリセツトとして作用する。DHDフリツプフ
ロツプ２０は論理「１」が復号器に入力され続け
る限り、セツト状態を維持する。これはフリツプ
フロツプ２０をDLによつてリセツトされるまで
セツト条件に維持するべくORゲート４６を通し
てフイードバツクされるフリツプフロツプ２０の
DHL出力によつて達成される。DHLフリツプフ
ロツプ２０は次の論理「０」が復号器に入つたと
きリセツトされる。DFM復号化は、この論理
「０」がDLパルスでなければならないことを再び
命じる。先行する論理「０」がDHパルスである
からである。DLパルスはDL信号を立上がらせ
DHLフリツプフロツプ２０をリセツトする。
の立下がりエツジで（ORゲート４６を介して）
セツトされる。而して、DHはこの状態では非同
期のリセツトとして作用する。DHDフリツプフ
ロツプ２０は論理「１」が復号器に入力され続け
る限り、セツト状態を維持する。これはフリツプ
フロツプ２０をDLによつてリセツトされるまで
セツト条件に維持するべくORゲート４６を通し
てフイードバツクされるフリツプフロツプ２０の
DHL出力によつて達成される。DHLフリツプフ
ロツプ２０は次の論理「０」が復号器に入つたと
きリセツトされる。DFM復号化は、この論理
「０」がDLパルスでなければならないことを再び
命じる。先行する論理「０」がDHパルスである
からである。DLパルスはDL信号を立上がらせ
DHLフリツプフロツプ２０をリセツトする。
要約すると、DLLとDHL信号は１または複数
対の短パルス（論理「１」ビツト）の前に生じる
最終の長パルス（論理「０」ビツト）の極性を示
す。DLL信号は最終の長パルスがローであるこ
とを示す。DHL信号は最終の長パルスがハイで
あることを示す。一連の論理「０」ビツトが復号
器に入力されると、DLLとDHLはDLとDHが連
続的にハイであるためローのままとなる。
対の短パルス（論理「１」ビツト）の前に生じる
最終の長パルス（論理「０」ビツト）の極性を示
す。DLL信号は最終の長パルスがローであるこ
とを示す。DHL信号は最終の長パルスがハイで
あることを示す。一連の論理「０」ビツトが復号
器に入力されると、DLLとDHLはDLとDHが連
続的にハイであるためローのままとなる。
第４図と第５図のタイミングダイヤグラムを参
照すると、MRがフリツプフロツプ１６または１
２の非同期のマスタリセツトの短縮形として使用
されている。而して、MR＝DLはDHLフリツプ
フロツプ２０のリセツト入力ＲがDLに接続され
ていることを意味する。
照すると、MRがフリツプフロツプ１６または１
２の非同期のマスタリセツトの短縮形として使用
されている。而して、MR＝DLはDHLフリツプ
フロツプ２０のリセツト入力ＲがDLに接続され
ていることを意味する。
タイミングダイヤグラム（第４図と第５図）か
ら、復号器の出力はDHLと論理和されるDLLに
一致することがわかる。しかしながら、実際には
DFM波形からのデータ情報の復号を完全にする
ために他の動作が行なわれなければならない。而
して、この復号器がDL、DH、DLLおよびDHL
信号がすべてローになるように電力アツプされか
つ論理「１」が復号器に入力されると、DL、
DH、DLLおよびDHL信号はローのままとなり、
復号出力Ｄとは復号化入力を反映しなくなる。
これを克服するため項（・・・
DHL）がＤの計算に付加されなければならない。
而して Ｄ＝（DLL）＋（DHL）＋（・
・・） 上式の適当な最小化はECLの復号器を実行す
るべく使用されるOR−ANDの項を生じる。
ら、復号器の出力はDHLと論理和されるDLLに
一致することがわかる。しかしながら、実際には
DFM波形からのデータ情報の復号を完全にする
ために他の動作が行なわれなければならない。而
して、この復号器がDL、DH、DLLおよびDHL
信号がすべてローになるように電力アツプされか
つ論理「１」が復号器に入力されると、DL、
DH、DLLおよびDHL信号はローのままとなり、
復号出力Ｄとは復号化入力を反映しなくなる。
これを克服するため項（・・・
DHL）がＤの計算に付加されなければならない。
而して Ｄ＝（DLL）＋（DHL）＋（・
・・） 上式の適当な最小化はECLの復号器を実行す
るべく使用されるOR−ANDの項を生じる。
而して、
Ｄ＝（DLL＋）・（DHL＋）
上式はこの復号器において、DLLとの論理
和を行なうORゲート３０、DHLとの論理和
を行なうORゲート３２、および再生データビツ
トＴをその出力に供給するためORゲート３０と
３２の出力の論理積を行なうANDゲート３４に
よつて実行される。
和を行なうORゲート３０、DHLとの論理和
を行なうORゲート３２、および再生データビツ
トＴをその出力に供給するためORゲート３０と
３２の出力の論理積を行なうANDゲート３４に
よつて実行される。
クロツク信号RCLKは、ビツト時間ごとに１つ
のクロツクエツジを形成するDFM波形のΔ1およ
びΔ2遅延信号から抽出される。Δ1とΔ2波形の極
性に依存して、（1・Δ2）か（Δ1・2）のいず
れかの項が使用される。DL、DH、DLLおよび
DHLによる付加的なゲート動作は適当な時間に
クロツクエツジの形成を可能にする。而して、ク
ロツク信号RCLKは次のように抽出される。
のクロツクエツジを形成するDFM波形のΔ1およ
びΔ2遅延信号から抽出される。Δ1とΔ2波形の極
性に依存して、（1・Δ2）か（Δ1・2）のいず
れかの項が使用される。DL、DH、DLLおよび
DHLによる付加的なゲート動作は適当な時間に
クロツクエツジの形成を可能にする。而して、ク
ロツク信号RCLKは次のように抽出される。
RCLK＝（DL・Δ1・2）＋（DLL・Δ1・2）＋（DH・
1・Δ2）＋（DHL・1・Δ2） 好ましい実施例のECL遂行のためにOR−
AND形式に代えて、 RCLK＝（＋1＋Δ2）・（＋1＋Δ2）・（
＋Δ1＋2）・（＋Δ1＋2） とする。
1・Δ2）＋（DHL・1・Δ2） 好ましい実施例のECL遂行のためにOR−
AND形式に代えて、 RCLK＝（＋1＋Δ2）・（＋1＋Δ2）・（
＋Δ1＋2）・（＋Δ1＋2） とする。
好ましい実施例において、項（＋1＋Δ2）
を引出すためにORゲート３６が使用され、項
（＋1＋Δ2）を引出すためにORゲート３８
が使用され、項（＋Δ1＋2）を引出すため
にORゲート４０が使用され、そして項（＋
Δ1＋2）を引出すためにORゲート４２が使用
される。ORゲート３６，３８，４０および４２
の出力は再生クロツク信号RCLKを与えるために
ANDゲート４４で結合される。
を引出すためにORゲート３６が使用され、項
（＋1＋Δ2）を引出すためにORゲート３８
が使用され、項（＋Δ1＋2）を引出すため
にORゲート４０が使用され、そして項（＋
Δ1＋2）を引出すためにORゲート４２が使用
される。ORゲート３６，３８，４０および４２
の出力は再生クロツク信号RCLKを与えるために
ANDゲート４４で結合される。
この復号器回路の好ましい実施例はECLで完
成されているが、当業者であれば復号器は基本的
な論理デバイス、すなわち非同期リセツトのＤフ
リツプフロツプ、「OR」ゲート、「AND」ゲート
および1/3と3/4ビツトタイム遅延を許す遅延素子
の要求を満たすどんな技術でも完成できることが
わかるであろう。
成されているが、当業者であれば復号器は基本的
な論理デバイス、すなわち非同期リセツトのＤフ
リツプフロツプ、「OR」ゲート、「AND」ゲート
および1/3と3/4ビツトタイム遅延を許す遅延素子
の要求を満たすどんな技術でも完成できることが
わかるであろう。
この発明の好ましい実施例を示しかつ記述して
きたが、我々の発明であるとみなす主事項は特に
指摘されていること、かつ次の請求の範囲におい
て明確に請求されていることを明記する。
きたが、我々の発明であるとみなす主事項は特に
指摘されていること、かつ次の請求の範囲におい
て明確に請求されていることを明記する。
この発明の属する技術の当業者であれば、この
発明の特に記述した実施例の部分の均等物、また
は修正、または置換が請求の範囲で述べられてい
る発明の範囲から逸脱することなく可能であるこ
とがわかるであろう。
発明の特に記述した実施例の部分の均等物、また
は修正、または置換が請求の範囲で述べられてい
る発明の範囲から逸脱することなく可能であるこ
とがわかるであろう。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/547,382 US4547764A (en) | 1983-10-31 | 1983-10-31 | Pulse width decoder for double frequency encoded serial data |
| US547382 | 1983-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61500294A JPS61500294A (ja) | 1986-02-20 |
| JPH0213494B2 true JPH0213494B2 (ja) | 1990-04-04 |
Family
ID=24184439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59503998A Granted JPS61500294A (ja) | 1983-10-31 | 1984-10-30 | 二重周波数符号化順次デ−タ用のパルス幅複号器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4547764A (ja) |
| EP (1) | EP0140703B1 (ja) |
| JP (1) | JPS61500294A (ja) |
| CA (1) | CA1289664C (ja) |
| DE (1) | DE3481956D1 (ja) |
| WO (1) | WO1985002074A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4763338A (en) * | 1987-08-20 | 1988-08-09 | Unisys Corporation | Synchronous signal decoder |
| US5140611A (en) * | 1989-09-29 | 1992-08-18 | Rockwell International Corporation | Pulse width modulated self-clocking and self-synchronizing data transmission and method for a telephonic communication network switching system |
| US5168275A (en) * | 1990-02-07 | 1992-12-01 | International Business Machines Corporation | Method and apparatus for decoding two frequency (f/2f) data signals |
| SE466725B (sv) * | 1990-07-18 | 1992-03-23 | Goeran Krook | Foerfarande foer att begraensa bandbredden hos en godtycklig binaer signal |
| US5696800A (en) * | 1995-03-22 | 1997-12-09 | Intel Corporation | Dual tracking differential manchester decoder and clock recovery circuit |
| EP0778517A3 (en) * | 1995-11-27 | 1998-02-11 | Texas Instruments Incorporated | Improvements in or relating to the encoding of an image control signal |
| US7760835B2 (en) * | 2002-10-02 | 2010-07-20 | Battelle Memorial Institute | Wireless communications devices, methods of processing a wireless communication signal, wireless communication synchronization methods and a radio frequency identification device communication method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3448445A (en) * | 1965-06-17 | 1969-06-03 | Rca Corp | Conversion from self-clocking code to nrz code |
| US4320525A (en) * | 1979-10-29 | 1982-03-16 | Burroughs Corporation | Self synchronizing clock derivation circuit for double frequency encoded digital data |
| US4344039A (en) * | 1979-03-13 | 1982-08-10 | Sanyo Electric Co., Ltd. | Demodulating circuit for self-clocking-information |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3237176A (en) * | 1962-01-26 | 1966-02-22 | Rca Corp | Binary recording system |
| US3737632A (en) * | 1972-03-23 | 1973-06-05 | R Barnes | Rate adaptive nonsynchronous demodulator apparatus for biphase binary signals |
| US4027267A (en) * | 1976-06-01 | 1977-05-31 | International Business Machines Corporation | Method of decoding data content of F2F and phase shift encoded data streams |
-
1983
- 1983-10-31 US US06/547,382 patent/US4547764A/en not_active Expired - Fee Related
-
1984
- 1984-10-30 DE DE8484307462T patent/DE3481956D1/de not_active Expired - Fee Related
- 1984-10-30 WO PCT/US1984/001753 patent/WO1985002074A1/en unknown
- 1984-10-30 JP JP59503998A patent/JPS61500294A/ja active Granted
- 1984-10-30 EP EP84307462A patent/EP0140703B1/en not_active Expired
- 1984-10-30 CA CA000466651A patent/CA1289664C/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3448445A (en) * | 1965-06-17 | 1969-06-03 | Rca Corp | Conversion from self-clocking code to nrz code |
| US4344039A (en) * | 1979-03-13 | 1982-08-10 | Sanyo Electric Co., Ltd. | Demodulating circuit for self-clocking-information |
| US4320525A (en) * | 1979-10-29 | 1982-03-16 | Burroughs Corporation | Self synchronizing clock derivation circuit for double frequency encoded digital data |
Also Published As
| Publication number | Publication date |
|---|---|
| US4547764A (en) | 1985-10-15 |
| EP0140703A3 (en) | 1987-09-02 |
| EP0140703B1 (en) | 1990-04-11 |
| DE3481956D1 (de) | 1990-05-17 |
| EP0140703A2 (en) | 1985-05-08 |
| CA1289664C (en) | 1991-09-24 |
| JPS61500294A (ja) | 1986-02-20 |
| WO1985002074A1 (en) | 1985-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027335A (en) | DC free encoding for data transmission system | |
| CA1070395A (en) | Versatile phase-locked loop phase detector | |
| US4124778A (en) | Digital frame synchronizing circuit | |
| JPS6238791B2 (ja) | ||
| JPH0220022B2 (ja) | ||
| EP0044311B1 (en) | Clock derivation circuit for double frequency encoded serial digital data | |
| USRE31311E (en) | DC Free encoding for data transmission system | |
| JPH0213494B2 (ja) | ||
| US3827078A (en) | Digital data retrieval system with dynamic window skew | |
| JPH11317775A (ja) | 組合せデ―タ／クロック信号を送信する装置 | |
| JPS6235180B2 (ja) | ||
| US3656149A (en) | Three frequency data separator | |
| US3696401A (en) | Digital data decoder with data rate recovery | |
| US4823209A (en) | 1,7,2,3 Encoding/decoding employing 3/2 frequency division | |
| JPH05509448A (ja) | ２進信号のバンド幅の制限方法および装置 | |
| JPS6260747B2 (ja) | ||
| JPS5847525Y2 (ja) | ３周波数デ−タ復号装置 | |
| US3613015A (en) | Binary digital data detection system | |
| JP2573245B2 (ja) | 復調回路 | |
| JP2870502B2 (ja) | ディジタルデータの復調装置 | |
| KR820002129B1 (ko) | 디지탈 프레임 동기회로 | |
| JPS6320774A (ja) | デイジタル信号伝送装置 | |
| JPS6348109B2 (ja) | ||
| JPH0352699B2 (ja) | ||
| JPS6348107B2 (ja) |