JPS5968872A - ディスク駆動装置 - Google Patents
ディスク駆動装置Info
- Publication number
- JPS5968872A JPS5968872A JP57180222A JP18022282A JPS5968872A JP S5968872 A JPS5968872 A JP S5968872A JP 57180222 A JP57180222 A JP 57180222A JP 18022282 A JP18022282 A JP 18022282A JP S5968872 A JPS5968872 A JP S5968872A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- supplied
- servo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/14—Heads, e.g. forming of the optical beam spot or modulation of the optical beam specially adapted to record on, or to reproduce from, more than one track simultaneously
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/24—Arrangements for providing constant relative speed between record carrier and head
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/90—Specific system operational feature
- Y10S388/901—Sample and hold
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/911—Phase locked loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/912—Pulse or frequency counter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/915—Sawtooth or ramp waveform generator
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Rotational Drive Of Disk (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば光学式のコンパクトディスクプレーヤ
に使用しζ好適なサーボ回路に関する。
に使用しζ好適なサーボ回路に関する。
背景技術とその問題点
例えば光学式のコンパクトディスクにおいては、信号は
ディスクの内周から外周に向って！ｌ！ｌｌ！旋状に線
速一定で記録されている。従ってこのようなディスクを
自律する場合においても、記録時と同じ線速一定となる
ようにディスクの回転にサーボを掛ける必要がなる。
ディスクの内周から外周に向って！ｌ！ｌｌ！旋状に線
速一定で記録されている。従ってこのようなディスクを
自律する場合においても、記録時と同じ線速一定となる
ようにディスクの回転にサーボを掛ける必要がなる。
その場合に、例えばピンクアンプのＩｆｆ”１−４α置
とディスクの中心との距離を検出し、この距離がら演算
にて同転速度を求めてサーボを行うことが提案されたが
、この方法では演算回路等の構成が蝮雑となり、またサ
ーボの精度も余り高くなかった。
とディスクの中心との距離を検出し、この距離がら演算
にて同転速度を求めてサーボを行うことが提案されたが
、この方法では演算回路等の構成が蝮雑となり、またサ
ーボの精度も余り高くなかった。
ところでコンパクトディスクの記録においては、いわゆ
るランレングスリミテッド方式の二Ｉ−ド化が行われ、
例えば“０”の連続する数の最小と最大が定められてい
る。また“０”が最大数（例えば１１）連続するパター
ンは、フレーム同期信月として所定期間ごとに必ず存在
する。
るランレングスリミテッド方式の二Ｉ−ド化が行われ、
例えば“０”の連続する数の最小と最大が定められてい
る。また“０”が最大数（例えば１１）連続するパター
ンは、フレーム同期信月として所定期間ごとに必ず存在
する。
そごで本願発明者は先に次のようなサーボ回路を提案し
た。
た。
第１図におい゛（、ディスク（図示せず）から光検出器
＋１１にて取り出された信号が波形変換回路（２）、微
分回路（３）に供給されて“０”、“１”に対応ずる信
号が再生され、セレクタ回路（４）の第１の接点Ａに供
給される。また微分回路（３）からの信号が同期分離回
路（５）に供給される。ここで分離回路（５）はＰＬＬ
を含み、再生信号中のクロック信号にロックしてフレー
ム同期信号が分離されると共に、このＰＬＬのロックレ
ンジが狭くされてロックが掛からない内は“０”の表示
信号が取り出されるようにされる。この分離された同期
信号がセレクタ回路（４）の第２の接点Ｂに供給される
。さらに基準のクロック発生器（６）が設けられ、この
発生器（６）からは所定のサーボが掛かったときの再生
信号中のクロック信号に等しい周波数（例えば２．１６
ＭＨｚ）の基準クロック信号が形成される。この基準ク
ロック信号が分周回路（７）に供給れれて、フレーム同
期信号の４回分（４フレーム）に対応する信号が形成さ
れ、この信号がセレクタ回路（４）の第３の接点Ｃに供
給される。
＋１１にて取り出された信号が波形変換回路（２）、微
分回路（３）に供給されて“０”、“１”に対応ずる信
号が再生され、セレクタ回路（４）の第１の接点Ａに供
給される。また微分回路（３）からの信号が同期分離回
路（５）に供給される。ここで分離回路（５）はＰＬＬ
を含み、再生信号中のクロック信号にロックしてフレー
ム同期信号が分離されると共に、このＰＬＬのロックレ
ンジが狭くされてロックが掛からない内は“０”の表示
信号が取り出されるようにされる。この分離された同期
信号がセレクタ回路（４）の第２の接点Ｂに供給される
。さらに基準のクロック発生器（６）が設けられ、この
発生器（６）からは所定のサーボが掛かったときの再生
信号中のクロック信号に等しい周波数（例えば２．１６
ＭＨｚ）の基準クロック信号が形成される。この基準ク
ロック信号が分周回路（７）に供給れれて、フレーム同
期信号の４回分（４フレーム）に対応する信号が形成さ
れ、この信号がセレクタ回路（４）の第３の接点Ｃに供
給される。
また分離回路（５）からのＰＬＬのロック表示信号がセ
レクタ（４）に供給され、この信号が“０”の期間にセ
レクタ（４）は接点へに接続される。なおセレクタ（４
）は通常は接点Ｈに接続される。このセレクタ（４）か
らの信号がカウンタ（８）のりセット端子に供給される
と共に発生器（６）からのクロック信号がカウンタ（８
）のカウント端子に（Ｊｊ給される。
レクタ（４）に供給され、この信号が“０”の期間にセ
レクタ（４）は接点へに接続される。なおセレクタ（４
）は通常は接点Ｈに接続される。このセレクタ（４）か
らの信号がカウンタ（８）のりセット端子に供給される
と共に発生器（６）からのクロック信号がカウンタ（８
）のカウント端子に（Ｊｊ給される。
そして例えばフレーム同期信号の“ｏパの連続する数が
１１だった場合に、このカウンタ（８）のカウント値が
［８］をボず出力がナンド回１２８ｆ９１に供給される
と共に、カラン１−値が「２」を示す出力が遅延回路０
０）を通じてナンド回路（９）に供給される。
１１だった場合に、このカウンタ（８）のカウント値が
［８］をボず出力がナンド回１２８ｆ９１に供給される
と共に、カラン１−値が「２」を示す出力が遅延回路０
０）を通じてナンド回路（９）に供給される。
このためナンド回路（９）からは、通常“１゛′の出力
が取り出されると共に、カウント値が１−１０Ｊになっ
て所定の遅延時間後のカウント値がｒｌｌＪになる時点
に相当する時点に出力が“０″になる。
が取り出されると共に、カウント値が１−１０Ｊになっ
て所定の遅延時間後のカウント値がｒｌｌＪになる時点
に相当する時点に出力が“０″になる。
この出力信号がカウンタ（８）のイネーブル端子に供給
されてカウンタ（８）の出力が「１１」に固定されると
共に、セレクタ（４）に供給されてこの信号がｕＯ”の
期間にセレクタ（４）は接点Ｃに接続される。
されてカウンタ（８）の出力が「１１」に固定されると
共に、セレクタ（４）に供給されてこの信号がｕＯ”の
期間にセレクタ（４）は接点Ｃに接続される。
さらにナンド回路（９）の出力がインバータ（１１）、
ローパスフィルタ（１２）、抵抗器（１３）を通じてイ
ンバータ（１４）にイ共給される。
ローパスフィルタ（１２）、抵抗器（１３）を通じてイ
ンバータ（１４）にイ共給される。
また発生器（６）からのクロック信号が分周回路（１５
）に供給されて基準フレーム同期信号が形成され、この
信号と分離回路（５）からの再生フレーム同期信号とが
フリップフロップ回路（１６）に供給されて両者の位相
差が出力される。この出力がナンド回ＩＩ（１７）、ロ
ーパスフィルタ（１Ｂ） 、 抵抗器（１９）を通じて
インバータ（１４）に供給される。
）に供給されて基準フレーム同期信号が形成され、この
信号と分離回路（５）からの再生フレーム同期信号とが
フリップフロップ回路（１６）に供給されて両者の位相
差が出力される。この出力がナンド回ＩＩ（１７）、ロ
ーパスフィルタ（１Ｂ） 、 抵抗器（１９）を通じて
インバータ（１４）に供給される。
これによってインバータ（１４）からは、カウンタ（８
）の出力が１１１」になっている期間の長さ、及び、基
準フレーム同期信号と再生フレーム信号との位相差に応
じた出力が取り出される。
）の出力が１１１」になっている期間の長さ、及び、基
準フレーム同期信号と再生フレーム信号との位相差に応
じた出力が取り出される。
このインバータ（１４）の出力がナンド回路（２０）に
供給されると共に、分離回路（５）からのロック表示出
力がナンド回路（２０）に供給される。このナンド回路
（２０）の出力がｎｐｎ トランジスタ（２１）、ｐｎ
ｐ ）ランジスタ（２２）のベースに供給される。
供給されると共に、分離回路（５）からのロック表示出
力がナンド回路（２０）に供給される。このナンド回路
（２０）の出力がｎｐｎ トランジスタ（２１）、ｐｎ
ｐ ）ランジスタ（２２）のベースに供給される。
またインバータ（１４）の出力がｎｐｎ ）ランジスタ
（２３） 、ｐｎｐ ）ランジスタ（２４）のベースに
供給される。このトランジスタ（２１）、（２３）のコ
レクタが電源端子に接続され、トランジスタ（２２）、
（２４）のコレクタが接地される。さらにトランジスタ
（２１）、（２２）のエミッタが互いに接続され、トラ
ンジスタ（２３）、（２４）のエミッタが互いに接続さ
れ、この接続点間にディスク回転用のスピンドルモータ
（２５）が接続される。
（２３） 、ｐｎｐ ）ランジスタ（２４）のベースに
供給される。このトランジスタ（２１）、（２３）のコ
レクタが電源端子に接続され、トランジスタ（２２）、
（２４）のコレクタが接地される。さらにトランジスタ
（２１）、（２２）のエミッタが互いに接続され、トラ
ンジスタ（２３）、（２４）のエミッタが互いに接続さ
れ、この接続点間にディスク回転用のスピンドルモータ
（２５）が接続される。
この回路において、分離回路（５）のＰＬＬにロックが
掛かるまでの間は、ナンド回１洛（２０）に“０”が供
給され、ナンド回路（２０）の出力は“１”で、トラン
ジスタ（２１）がオン、（２２）がオフされている。ま
たこのときセレクタ（４）は接点Ａに接続されており、
再生信号が直接カウンタ（８）に供給される。このため
ディスクの回転が遅くて、信号が間伸びしているときは
カウンタ（８）が頻繁にＩＩＩＪになり、ナンド回路（
９）の出力が“０″になる。この出力によりカウンタ（
８）が停止され、セレクタ（４）が接点Ｃに切換えられ
て、カウンタ（８）は４フレ一ム期間停止される。そし
てナンド回路（９）の出力“０”により、インバータ（
１４）の出力が“０”になり、トランジスタ（２３）が
オフ、（２４）がオンになってモータ（２５）には矢印
の方向の電流が流され、モータ（２５）の回転速度が上
昇される。
掛かるまでの間は、ナンド回１洛（２０）に“０”が供
給され、ナンド回路（２０）の出力は“１”で、トラン
ジスタ（２１）がオン、（２２）がオフされている。ま
たこのときセレクタ（４）は接点Ａに接続されており、
再生信号が直接カウンタ（８）に供給される。このため
ディスクの回転が遅くて、信号が間伸びしているときは
カウンタ（８）が頻繁にＩＩＩＪになり、ナンド回路（
９）の出力が“０″になる。この出力によりカウンタ（
８）が停止され、セレクタ（４）が接点Ｃに切換えられ
て、カウンタ（８）は４フレ一ム期間停止される。そし
てナンド回路（９）の出力“０”により、インバータ（
１４）の出力が“０”になり、トランジスタ（２３）が
オフ、（２４）がオンになってモータ（２５）には矢印
の方向の電流が流され、モータ（２５）の回転速度が上
昇される。
これによってディスクは信号の最大間隔が略１１クロツ
クになるまで回転速度が上昇されている。
クになるまで回転速度が上昇されている。
さらにこのとき分離回路（５）のＰＬＬはロックされ、
セレクタ（４）か接点Ｂに９襖られると共に、ナンド回
ＩＩ（２０）に“１”が（Ｊｊ給される。このため分離
されたフレーム同期信号がカウンタ（８）に供給される
。そしてこの同期信号の長さが１１クロツク以上のとき
はト述と同様に４フレ一ム期間ナンド回路（９）の出力
が“０″になり、インバータ（１４）の出力が“０”、
ナンド回路（２０）の出力が“１”で、トランジスタ（
２１）、（２４）がオン、（２２）、（２３）がオフと
なってモータ（２５）には矢印の方向に電流が流され、
回転速度が上昇される。これに対して、同期信号の１長
さが１１クロツク以下になるとナンド回路（９）の出力
が１″になり、インバータ（１４）の出力が１″、ナン
ド回路（２０）の出力が” ｏ ’で、トランジスタ（
２１）、（２４）がオフ、（２２）、（２３）がオンと
なってモータ（２５）には矢印と逆の方向に電流が流さ
れ、回転速度が低）される。
セレクタ（４）か接点Ｂに９襖られると共に、ナンド回
ＩＩ（２０）に“１”が（Ｊｊ給される。このため分離
されたフレーム同期信号がカウンタ（８）に供給される
。そしてこの同期信号の長さが１１クロツク以上のとき
はト述と同様に４フレ一ム期間ナンド回路（９）の出力
が“０″になり、インバータ（１４）の出力が“０”、
ナンド回路（２０）の出力が“１”で、トランジスタ（
２１）、（２４）がオン、（２２）、（２３）がオフと
なってモータ（２５）には矢印の方向に電流が流され、
回転速度が上昇される。これに対して、同期信号の１長
さが１１クロツク以下になるとナンド回路（９）の出力
が１″になり、インバータ（１４）の出力が１″、ナン
ド回路（２０）の出力が” ｏ ’で、トランジスタ（
２１）、（２４）がオフ、（２２）、（２３）がオンと
なってモータ（２５）には矢印と逆の方向に電流が流さ
れ、回転速度が低）される。
これによってディスクには同期信号の長さが１１クロツ
クになるように回転速度サーボが掛けられる。
クになるように回転速度サーボが掛けられる。
またこのときフリップフロッグ回路（１６）がらは、再
生同期信号から基準同期信号までの間か“１”で、基準
同期信号から次のＰｒ律同期信号までの間が“０”の信
号が取り出される。このため再生同期信号が、基準同期
信号と１８０度の位相差の位置より遅れたときに信号が
“０”の期間が長（なり、進んだときに“１”の期間が
長くなる。
生同期信号から基準同期信号までの間か“１”で、基準
同期信号から次のＰｒ律同期信号までの間が“０”の信
号が取り出される。このため再生同期信号が、基準同期
信号と１８０度の位相差の位置より遅れたときに信号が
“０”の期間が長（なり、進んだときに“１”の期間が
長くなる。
そして信号が“０″のときにナンド回路（１７）の出力
が１″、インバータ（１４）の出力か０″、ナンド回路
（２０）の出力が“１゛となっζ、モータ（２５）の回
転速度が−１−、界される。逆に信号が“１″の時に回
転速度が低下される。
が１″、インバータ（１４）の出力か０″、ナンド回路
（２０）の出力が“１゛となっζ、モータ（２５）の回
転速度が−１−、界される。逆に信号が“１″の時に回
転速度が低下される。
これによっ°ζディスクには同期信号が所定の位置にな
るように回転位相サーボが掛けられる。
るように回転位相サーボが掛けられる。
このようにし゛（ディスクに線速一定の回転速度サーボ
及び回転位相サーボが掛けられる。そしてこの場合に、
回転当初の速度の引き込みをカウンタ（８）を兼用して
行っ“でいるので、簡単な構成で速度の引き込みを良好
に行うことができる。
及び回転位相サーボが掛けられる。そしてこの場合に、
回転当初の速度の引き込みをカウンタ（８）を兼用して
行っ“でいるので、簡単な構成で速度の引き込みを良好
に行うことができる。
ところがこの回路の場合、回転速度サーボは同期信号の
長さく１１クロツク）をクロック信号で検出しているた
めに、ごの号−ボの精度は１／１１と極めて粗くなって
いる。
長さく１１クロツク）をクロック信号で検出しているた
めに、ごの号−ボの精度は１／１１と極めて粗くなって
いる。
ここで例えば位相サーボ系において、フレーム同期信号
を逓倍して本来のフレーム同期信号より高い周波数（例
えば７．３５ｋ Ｈｚ ）で位相サーボを＋１けるよう
にすると、速度サーボの精度も高くする必要がある。そ
の場合に上述のような粗いサーボでは位相サーボの周波
数を上げることができず、良好なサーボを行うことがで
きなかった。
を逓倍して本来のフレーム同期信号より高い周波数（例
えば７．３５ｋ Ｈｚ ）で位相サーボを＋１けるよう
にすると、速度サーボの精度も高くする必要がある。そ
の場合に上述のような粗いサーボでは位相サーボの周波
数を上げることができず、良好なサーボを行うことがで
きなかった。
発明の目的
本発明は、このような点にかんがみ、簡単な構成で精度
の高い速度サーボが行えるようにするものである。
の高い速度サーボが行えるようにするものである。
発明の概要
本発明は、基準のクロック信号または再生信号中の同期
信号を逓倍したクロック信号が計数され、再生信号中の
同期信号またはｘｉ’１！！の同期信号でリセットされ
るカウンタと、このカウンタ出力を積分する積分回路と
、この積分出力をピーク値でサンプルホールドする回路
とを有し、このサンプルホールド値を速度サーボ信号と
すると共に、−１−配回生信号中の同期信号と上記基準
の同期信号との位相差に対応する信号を位相サーボ信号
とするようにしたサーボ回路であって、これによれば、
簡単な構成で極めて精度の高い速度サーボを１Ｔうこと
ができる。
信号を逓倍したクロック信号が計数され、再生信号中の
同期信号またはｘｉ’１！！の同期信号でリセットされ
るカウンタと、このカウンタ出力を積分する積分回路と
、この積分出力をピーク値でサンプルホールドする回路
とを有し、このサンプルホールド値を速度サーボ信号と
すると共に、−１−配回生信号中の同期信号と上記基準
の同期信号との位相差に対応する信号を位相サーボ信号
とするようにしたサーボ回路であって、これによれば、
簡単な構成で極めて精度の高い速度サーボを１Ｔうこと
ができる。
実施例
第２図において、微分回路（３）からの信号が、１１ク
ロツクの反転期間のリトリガブル単安定マルチハイブレ
ーク（３０）に供給され、このマルチハイブレーク（３
０）の出力が、４フレームの反転期間のリトリガブル単
安定マルチバイブレーク（３１）に供給される。また同
期分離回路（５）からの口・ツク表示信号がマルチバイ
ブレータ（３０）、（３１）の反転のイネーブル端子に
供給される。
ロツクの反転期間のリトリガブル単安定マルチハイブレ
ーク（３０）に供給され、このマルチハイブレーク（３
０）の出力が、４フレームの反転期間のリトリガブル単
安定マルチバイブレーク（３１）に供給される。また同
期分離回路（５）からの口・ツク表示信号がマルチバイ
ブレータ（３０）、（３１）の反転のイネーブル端子に
供給される。
０
これらの回路において、分離回路（５）がロックするま
での間にマルチバイブレーク（３０）、（３１）が動作
状態にされる。そしてこの間に、再生信号中の“１”の
間隔が１１クロック以上だとマルチバイブレータ（３０
）が反転し、マルチバイブレーク（３１）から４フレ一
ム期間“１”の信号が取り出される。なお“１゛の間隔
が繰り返し１１クロック以上になるときはマルチバイブ
レーク（３１）の出力は連続的に“１″になる。
での間にマルチバイブレーク（３０）、（３１）が動作
状態にされる。そしてこの間に、再生信号中の“１”の
間隔が１１クロック以上だとマルチバイブレータ（３０
）が反転し、マルチバイブレーク（３１）から４フレ一
ム期間“１”の信号が取り出される。なお“１゛の間隔
が繰り返し１１クロック以上になるときはマルチバイブ
レーク（３１）の出力は連続的に“１″になる。
この信号が抵抗器（３２）を通じて比較回路（３３）に
供給される。
供給される。
この比較回路（３３）に分圧回路（３４）からの任意の
電位が供給される。ここで入力信号が“１′であれば比
較回路（３３）の出力も１″になる。
電位が供給される。ここで入力信号が“１′であれば比
較回路（３３）の出力も１″になる。
この比較出力がナンド回路（３５）に供給されると共に
、インバータ（３６）を通じてナンド回路（３７）に供
給され、このナンド回路（３５）、（３７）の出力が、
それぞれトランジスタ（２１）、（２２）及び（２３）
、（２４）のベースに（バ給される。
、インバータ（３６）を通じてナンド回路（３７）に供
給され、このナンド回路（３５）、（３７）の出力が、
それぞれトランジスタ（２１）、（２２）及び（２３）
、（２４）のベースに（バ給される。
従って同期分離回路（５）にロックがかかるまでの１
期間において、ナンド回路（３５） １． （３７）
の他方の人力が通當“１″のときに、マルチバイブレー
タ（３１）の出力が１″になるとモータ（２５）に矢印
の向きの電流が流され、ディスクの回転が略所定の速度
となるまで加速され、いわゆる引き込みが行われる。
の他方の人力が通當“１″のときに、マルチバイブレー
タ（３１）の出力が１″になるとモータ（２５）に矢印
の向きの電流が流され、ディスクの回転が略所定の速度
となるまで加速され、いわゆる引き込みが行われる。
また同期分離回路（５）からの同期信号がナンド回路（
３Ｂ）を通じてカウンタ（３９）のリセット端子に供給
される。また分離回路（５）からのロック表示信号がナ
ンド回路（３８）に供給される。さらにクロック発生器
（６）からのクロック信号がナンド回路（４０）を通じ
てカウンタ（３９）のカウント端子に供給される。
３Ｂ）を通じてカウンタ（３９）のリセット端子に供給
される。また分離回路（５）からのロック表示信号がナ
ンド回路（３８）に供給される。さらにクロック発生器
（６）からのクロック信号がナンド回路（４０）を通じ
てカウンタ（３９）のカウント端子に供給される。
そして例えばクロック周波数が２．１６Ｍ Ｈｚ 、フ
レーム周波数が７．３５ｋ Ｈｚだった場合に、このカ
ウンタ（３９）のカウント値が１−１」、ｒ３２−１、
ｒ２５６Ｊを示ず出力がナンド回路（４１）に（ｊ（給
され、カウント値がｒ２８９Ｊになった時ｔ１にナンド
回路（４１）の出力が“０”になる。この出力がナンド
回路（４０）に供給され、以後クロック信号の ９ 供給が停止されてカウンタ（３９）の出力がｒ ２８’
ｊ Ｊに固定される。
レーム周波数が７．３５ｋ Ｈｚだった場合に、このカ
ウンタ（３９）のカウント値が１−１」、ｒ３２−１、
ｒ２５６Ｊを示ず出力がナンド回路（４１）に（ｊ（給
され、カウント値がｒ２８９Ｊになった時ｔ１にナンド
回路（４１）の出力が“０”になる。この出力がナンド
回路（４０）に供給され、以後クロック信号の ９ 供給が停止されてカウンタ（３９）の出力がｒ ２８’
ｊ Ｊに固定される。
さらにナンド回路（４１）の出力がインバータ（４２）
、積分回路（Ｑ） 、アンプ（４４）を通じてスイッ
チング素子（４５）にｍ給され、このスイッチング素子
（４５）がナンド回路（３８）の出力によってオンされ
て、このオンされたときの信号がコンデンサ（４６）に
供給される。
、積分回路（Ｑ） 、アンプ（４４）を通じてスイッ
チング素子（４５）にｍ給され、このスイッチング素子
（４５）がナンド回路（３８）の出力によってオンされ
て、このオンされたときの信号がコンデンサ（４６）に
供給される。
これらの回路において、例えば第３図へのようなフレー
ム同期信号があった場合に、インノフータ（４２）の出
力は第３図Ｂのようになる。ごごで２．１６ （Ｍ Ｉ
Ｉ ｚ ）÷７．３５ （ｋ Ｈｚ ） ’−２９４で
あっ°で、インパーク（４２）の出力が“１”になる期
間は ２９４−２８９−５ 約５クロツク期間である。この信号が積分回路（４３）
に供給されて第３図Ｃのような信号が形成され、この信
号がナンド回路（３８）の出力でサンプルホールドされ
て、第３図りのようにピーク値が取り出され、このピー
ク値は再生同期信号の間３ 隔すなわちディスクの速度に対応している。
ム同期信号があった場合に、インノフータ（４２）の出
力は第３図Ｂのようになる。ごごで２．１６ （Ｍ Ｉ
Ｉ ｚ ）÷７．３５ （ｋ Ｈｚ ） ’−２９４で
あっ°で、インパーク（４２）の出力が“１”になる期
間は ２９４−２８９−５ 約５クロツク期間である。この信号が積分回路（４３）
に供給されて第３図Ｃのような信号が形成され、この信
号がナンド回路（３８）の出力でサンプルホールドされ
て、第３図りのようにピーク値が取り出され、このピー
ク値は再生同期信号の間３ 隔すなわちディスクの速度に対応している。
この信号が抵抗器（４７）を通じて比較回路（３３）に
供給される。
供給される。
また同期分離回路（５）からの同期信号が微分回路（４
８）を通じ゛ζフリップフロップ回路（４９）のりセン
ト端子に供給される。さらに分周回路（１５）からの基
準同期信号がナンド回路（５０）に供給され、このナン
ド回路（５０）に分離回路（５）からのロック表示信号
が供給され、このナンド回路（５０）の出力が微分回路
（５１）を通じてフリップフロップ回路（４９）のセ・
ノド端子に４８（給される。このフリップフロップ回路
（４９）の出力が積分回路（５２）に供給される。
８）を通じ゛ζフリップフロップ回路（４９）のりセン
ト端子に供給される。さらに分周回路（１５）からの基
準同期信号がナンド回路（５０）に供給され、このナン
ド回路（５０）に分離回路（５）からのロック表示信号
が供給され、このナンド回路（５０）の出力が微分回路
（５１）を通じてフリップフロップ回路（４９）のセ・
ノド端子に４８（給される。このフリップフロップ回路
（４９）の出力が積分回路（５２）に供給される。
これらの回路において、基準同期信号が第３図Ｅに示す
ようであった場合に、分離回路（５）がロックされると
フリップフロップ回路（４９）からは第３図Ｆに示すよ
うな信号が取り出される。この信号が積分されて第３図
Ｇのような再生同期信号と基準同期信号との位相差に応
じた信号が形成される。
ようであった場合に、分離回路（５）がロックされると
フリップフロップ回路（４９）からは第３図Ｆに示すよ
うな信号が取り出される。この信号が積分されて第３図
Ｇのような再生同期信号と基準同期信号との位相差に応
じた信号が形成される。
４
ごの信〜すが１ｕ流遮断用のコンデンサ（５３） 、抵
抗器（５４）を通じ゛ζ比較回路（３３）に供給される
。
抗器（５４）を通じ゛ζ比較回路（３３）に供給される
。
このため比較回路（３３）にはコンデンサ（４６）から
の信号と積分回路（５２）からの信号とが砥抗加算され
ご、第３図Ｈに示すような信号が供給される。この信号
が任意の比較レベルａで比較され′（第３図■のような
ディスクの速度及び同期信号の位相差に対応してパルス
幅変調された信号が取り出される。
の信号と積分回路（５２）からの信号とが砥抗加算され
ご、第３図Ｈに示すような信号が供給される。この信号
が任意の比較レベルａで比較され′（第３図■のような
ディスクの速度及び同期信号の位相差に対応してパルス
幅変調された信号が取り出される。
従って同期分離回路（５）にロックがかかった後の期間
において、ナンド回１ｉ（３５）、（３７）の他方の人
力が通當“１”のときに、比較回路（３３）の出力が低
電位になるとモータ（２５）に矢印の向きの電流が流さ
れ、高電位になると逆向きの電流が流されてディスクの
回転の速度及び位相サーボが行われる。
において、ナンド回１ｉ（３５）、（３７）の他方の人
力が通當“１”のときに、比較回路（３３）の出力が低
電位になるとモータ（２５）に矢印の向きの電流が流さ
れ、高電位になると逆向きの電流が流されてディスクの
回転の速度及び位相サーボが行われる。
また同期分離回路（５）からのロック表示信号が例えば
３フレームの反転期間のリトリガブル単安定マルチバイ
ブレーク（５５）に供給され、この出力がナンド回路（
５６）に供給されると共に、表示信号がインバータ（５
７）を通じてナンｌ゛回路（５６）に供給される。この
ナンド回路（５６）の出力がナンド回路（３５）、（３
７）の他方の人力に供給される。
３フレームの反転期間のリトリガブル単安定マルチバイ
ブレーク（５５）に供給され、この出力がナンド回路（
５６）に供給されると共に、表示信号がインバータ（５
７）を通じてナンｌ゛回路（５６）に供給される。この
ナンド回路（５６）の出力がナンド回路（３５）、（３
７）の他方の人力に供給される。
これらの回路において、ｉＩ富分頗［回路（５）がロッ
クされているときは、マルチバイブレーク（５５）は反
転せず、マルチバイブレーク（５５） 、インバータ（
５７）の出力は共に“０”でナンド回路（５６）の出力
は１”になってナンド回路（３５）、（３７）の他方の
入力に供給されている。これに対してディスク表面の傷
等によって再生信号にドロップアウトを生じ分離回路（
５）のロック表示信号が出力されなくなると、表示信号
の立ちＦがりでマルチバイブレーク（５５）が反転され
て出力が１”になり、またインバータ（５７）の出力も
“１°゛になってナンド回路（５６）の出力が０″にな
る。これによってナンド回路（３５）、（３７）の出力
は共に１″に固定され、トランジスタ（２１）、（２３
）がオン、（２２）、（２４）がオフにされてモータ（
２５）に電流が流されず、モータ（２５）は慣性の ａ みによっ゛ζ回転される。また表示信号が復活するとイ
ンバータ（５７）の出力が“０”になり、ナンド回路（
５６）の出力は“１”になる。さらに起動時や長時間の
ドロップアウトによって表示信号が３フレ一ム以上連続
し“ζ“じのときはマルチバ ５．２イブレータ（５５
）の出力が“０”に戻され、ナンド回路（５６）の出力
は１″になり、マルチバイブレーク（３０）、（３１）
の回路によって引き込み動作が行われる。
クされているときは、マルチバイブレーク（５５）は反
転せず、マルチバイブレーク（５５） 、インバータ（
５７）の出力は共に“０”でナンド回路（５６）の出力
は１”になってナンド回路（３５）、（３７）の他方の
入力に供給されている。これに対してディスク表面の傷
等によって再生信号にドロップアウトを生じ分離回路（
５）のロック表示信号が出力されなくなると、表示信号
の立ちＦがりでマルチバイブレーク（５５）が反転され
て出力が１”になり、またインバータ（５７）の出力も
“１°゛になってナンド回路（５６）の出力が０″にな
る。これによってナンド回路（３５）、（３７）の出力
は共に１″に固定され、トランジスタ（２１）、（２３
）がオン、（２２）、（２４）がオフにされてモータ（
２５）に電流が流されず、モータ（２５）は慣性の ａ みによっ゛ζ回転される。また表示信号が復活するとイ
ンバータ（５７）の出力が“０”になり、ナンド回路（
５６）の出力は“１”になる。さらに起動時や長時間の
ドロップアウトによって表示信号が３フレ一ム以上連続
し“ζ“じのときはマルチバ ５．２イブレータ（５５
）の出力が“０”に戻され、ナンド回路（５６）の出力
は１″になり、マルチバイブレーク（３０）、（３１）
の回路によって引き込み動作が行われる。
従ってドロップアウト等によって正常な臀生信号が得ら
れないときは、モータ（２５）の電流が遮゛断されて不
正な信号によるサーボの暴走が防止されると共に、起動
時や長時間のドロップアウトによっンサーボが大幅にず
れたときは引き込み動作が行われる。
れないときは、モータ（２５）の電流が遮゛断されて不
正な信号によるサーボの暴走が防止されると共に、起動
時や長時間のドロップアウトによっンサーボが大幅にず
れたときは引き込み動作が行われる。
このようにして、引き込み、速度サーボ、位相サーボ及
びドロップアウトの処理が行われるわけであるが、この
回路によれば特に速度サーボにおいて２８９クロツクに
対するサーボのずれを検出しているので、サーボの精度
が極めＣ高くなり、位７ ６ 相サーボの周波数を上げても充分に対応することができ
る。またカウンタをもちいたデジタル方式のサーボなの
で、温度特性等による影響も極め°Ｃ少ない。
びドロップアウトの処理が行われるわけであるが、この
回路によれば特に速度サーボにおいて２８９クロツクに
対するサーボのずれを検出しているので、サーボの精度
が極めＣ高くなり、位７ ６ 相サーボの周波数を上げても充分に対応することができ
る。またカウンタをもちいたデジタル方式のサーボなの
で、温度特性等による影響も極め°Ｃ少ない。
１、 なお第２図において、分周回路（１５）から
の基準同期信号をカウンタ（３９）のり七ソト端子に供
給し、再生同期信号を逓倍したクロック信号をカウント
端子に供給し、比較回路（３３）の位相を逆 。
の基準同期信号をカウンタ（３９）のり七ソト端子に供
給し、再生同期信号を逓倍したクロック信号をカウント
端子に供給し、比較回路（３３）の位相を逆 。
−二：ｉ！得ることができる。
本発明によれば、簡単な構成で精度の高い速度サーボを
行うことができた。
行うことができた。
第１図は従来あ装置の系統図、第２図は本発明の一例の
系統図、第３図はその説明のための波形図である。 （５）は同期分離回路、（６）はクロック発生器、（１
５）は分周回路、（３３）は比較回路、（３９）はカウ
ンタ、（４３）、（５２）は積分回路、（４５）、（４
６）はサンプルホールド用のスイ・７チング卑子及びコ
８ ンテンザ、（４９）は位相差検出用のフリップフロップ
回路である。 ９
系統図、第３図はその説明のための波形図である。 （５）は同期分離回路、（６）はクロック発生器、（１
５）は分周回路、（３３）は比較回路、（３９）はカウ
ンタ、（４３）、（５２）は積分回路、（４５）、（４
６）はサンプルホールド用のスイ・７チング卑子及びコ
８ ンテンザ、（４９）は位相差検出用のフリップフロップ
回路である。 ９
Claims (1)
- 基準のクロック信号または再生信号中の同期信号を逓倍
したクロック信号が針数され、鮮／１：信号中の同期信
号または基準の同期信号でリセットされるカウンタと、
ごのカウンタ出力を積分する積分回路と、この積分出力
をピーク値でサンプルホールドする回路とを有し、・こ
のサンプルホールド値を速度サーボ信号とすると共に、
１−記再生信υ−中の同期信号と１．記基準の同期信号
との位相差に対応する信号を位相サーボ信号とするよう
にしたサーボ回路。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57180222A JPS5968872A (ja) | 1982-10-14 | 1982-10-14 | ディスク駆動装置 |
| AU20060/83A AU564250B2 (en) | 1982-10-14 | 1983-10-11 | Disk servo drive controller |
| US06/540,977 US4551661A (en) | 1982-10-14 | 1983-10-11 | Driving apparatus for a recording medium |
| CA000438765A CA1210499A (en) | 1982-10-14 | 1983-10-11 | Driving apparatus for a recording medium |
| GB08327264A GB2129981B (en) | 1982-10-14 | 1983-10-12 | Driving apparatus for recording media |
| DE3337464A DE3337464C2 (de) | 1982-10-14 | 1983-10-14 | Steueranordnung für den Motor zum Antreiben eines Aufzeichnungsträgers |
| KR1019830004865A KR910006656B1 (ko) | 1982-10-14 | 1983-10-14 | 서보회로 |
| NL8303555A NL192852C (nl) | 1982-10-14 | 1983-10-14 | Inrichting voor besturing van de aandrijving van een registratiemedium door middel van een aandrijfmotor. |
| FR8316416A FR2534726B1 (fr) | 1982-10-14 | 1983-10-14 | Dispositif d'entrainement d'un support d'enregistrement notamment applicable a un lecteur de disque optique compact |
| US06/724,360 US4652799A (en) | 1982-10-14 | 1985-04-18 | Apparatus for driving a recording medium at a constant speed relative to a pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57180222A JPS5968872A (ja) | 1982-10-14 | 1982-10-14 | ディスク駆動装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4080012A Division JPH0821194B2 (ja) | 1992-04-01 | 1992-04-01 | ディスク駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5968872A true JPS5968872A (ja) | 1984-04-18 |
| JPH0512790B2 JPH0512790B2 (ja) | 1993-02-18 |
Family
ID=16079530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57180222A Granted JPS5968872A (ja) | 1982-10-14 | 1982-10-14 | ディスク駆動装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US4551661A (ja) |
| JP (1) | JPS5968872A (ja) |
| KR (1) | KR910006656B1 (ja) |
| AU (1) | AU564250B2 (ja) |
| CA (1) | CA1210499A (ja) |
| DE (1) | DE3337464C2 (ja) |
| FR (1) | FR2534726B1 (ja) |
| GB (1) | GB2129981B (ja) |
| NL (1) | NL192852C (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4816723A (en) * | 1988-04-04 | 1989-03-28 | Sony Corporation | Variable speed motor control method and apparatus |
| KR920003426B1 (ko) * | 1989-10-13 | 1992-04-30 | 삼성전자 주식회사 | 스핀들 모터의 과회전 방지장치 |
| JPH07311214A (ja) * | 1994-05-20 | 1995-11-28 | Mitsumi Electric Co Ltd | ディスクの線速度測定方法 |
| CN106291166A (zh) * | 2016-07-26 | 2017-01-04 | 成都乐创自动化技术股份有限公司 | 交流伺服驱动器功能自动检测系统及方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3386021A (en) * | 1964-08-28 | 1968-05-28 | Air Force Usa | Direct current motor speed control system |
| US3409814A (en) * | 1965-03-17 | 1968-11-05 | Fujitsu Ltd | Variable pulse system for controlling dc motor speed by variation of supplied current |
| US3843914A (en) * | 1972-10-30 | 1974-10-22 | Detection Sciences | Digital speed control system |
| DE2257817A1 (de) * | 1972-11-25 | 1974-05-30 | Hubertus Wentzell | Aufzeichnungs- und wiedergabeverfahren fuer platten-informationstraeger |
| US4061950A (en) * | 1974-08-13 | 1977-12-06 | Victor Company Of Japan, Limited | Pulse generating device for regulating the rotational speed of a body |
| US3950682A (en) * | 1974-12-19 | 1976-04-13 | International Business Machines Corporation | Digital dc motor velocity control system |
| US4236050A (en) * | 1978-06-30 | 1980-11-25 | Mca Discovision, Inc. | System for recovering information from a movable information storage medium having a pilot signal with an aligned phase angle in adjacent tracks |
| JPS5532139A (en) * | 1978-08-30 | 1980-03-06 | Sony Corp | Automatic correction circuit for residual error |
| JPS5671855A (en) * | 1979-11-15 | 1981-06-15 | Sony Corp | Playback device of disc |
| JPS5758269A (en) * | 1980-09-24 | 1982-04-07 | Sony Corp | Device for reproducing disk |
| DE3140432C2 (de) * | 1980-10-13 | 1985-10-10 | Hitachi, Ltd., Tokio/Tokyo | Drehzahlregelschaltung |
| JPS5787371U (ja) * | 1980-11-17 | 1982-05-29 | ||
| JPS5823361A (ja) * | 1981-07-31 | 1983-02-12 | Nec Home Electronics Ltd | デイジタル・オ−デイオデイスクの回転サ−ボ信号取出し回路 |
| JPS5864671A (ja) * | 1981-10-13 | 1983-04-18 | Sony Corp | デイスク再生装置 |
| US4485337A (en) * | 1983-05-09 | 1984-11-27 | Control Data Corporation | Servo data driven motor speed control |
-
1982
- 1982-10-14 JP JP57180222A patent/JPS5968872A/ja active Granted
-
1983
- 1983-10-11 US US06/540,977 patent/US4551661A/en not_active Expired - Lifetime
- 1983-10-11 CA CA000438765A patent/CA1210499A/en not_active Expired
- 1983-10-11 AU AU20060/83A patent/AU564250B2/en not_active Ceased
- 1983-10-12 GB GB08327264A patent/GB2129981B/en not_active Expired
- 1983-10-14 NL NL8303555A patent/NL192852C/nl not_active IP Right Cessation
- 1983-10-14 FR FR8316416A patent/FR2534726B1/fr not_active Expired
- 1983-10-14 KR KR1019830004865A patent/KR910006656B1/ko not_active IP Right Cessation
- 1983-10-14 DE DE3337464A patent/DE3337464C2/de not_active Expired - Fee Related
-
1985
- 1985-04-18 US US06/724,360 patent/US4652799A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| AU564250B2 (en) | 1987-08-06 |
| GB8327264D0 (en) | 1983-11-16 |
| FR2534726A1 (fr) | 1984-04-20 |
| KR910006656B1 (ko) | 1991-08-30 |
| FR2534726B1 (fr) | 1987-09-25 |
| NL192852C (nl) | 1998-03-04 |
| DE3337464A1 (de) | 1984-04-19 |
| JPH0512790B2 (ja) | 1993-02-18 |
| DE3337464C2 (de) | 1998-09-10 |
| KR840006867A (ko) | 1984-12-03 |
| NL192852B (nl) | 1997-11-03 |
| GB2129981B (en) | 1986-07-30 |
| US4551661A (en) | 1985-11-05 |
| GB2129981A (en) | 1984-05-23 |
| CA1210499A (en) | 1986-08-26 |
| US4652799A (en) | 1987-03-24 |
| NL8303555A (nl) | 1984-05-01 |
| AU2006083A (en) | 1984-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481615A (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| US4961116A (en) | Method of, and apparatus for, facilitating sychronization of recorded audio and video information | |
| EP0316484B1 (en) | Method of and apparatus for synchronizing reproduction of a plurality of video information reproducing systems | |
| JPS5968872A (ja) | ディスク駆動装置 | |
| JPH0542752B2 (ja) | ||
| JP2546198B2 (ja) | 速度制御装置 | |
| JPH0589590A (ja) | デイスク駆動装置 | |
| US5065385A (en) | Time base control system with coarse and fine correction for a spindle servo | |
| JPH0557774B2 (ja) | ||
| JPH087468A (ja) | 光ディスク再生装置 | |
| JP2763000B2 (ja) | 再生装置 | |
| JPH043591B2 (ja) | ||
| JPS5977674A (ja) | サ−ボ回路 | |
| JPS5694547A (en) | Revolution number controlling system in reproducing device for information disc | |
| JPH0553026B2 (ja) | ||
| JP2662254B2 (ja) | ディスクプレーヤの時間軸制御方法 | |
| JPS5965960A (ja) | ビデオヘツドの位置制御装置 | |
| JPH0465470B2 (ja) | ||
| JPH0584584B2 (ja) | ||
| JPS6145417A (ja) | 記録情報再生装置 | |
| JPS6240776B2 (ja) | ||
| JPS62120467U (ja) | ||
| JPS6399790A (ja) | モ−タ制御回路 | |
| JPS63190579A (ja) | サ−ボモ−タ制御回路 | |
| JPS5817668U (ja) | デイジタルデイスク再生装置の回転数制御回路 |