JPH0512790B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えば光学式のコンパクトデイスク
プレーヤに使用して好適なサーボ回路に関する。

背景技術とその問題点 例えば光学式のコンパクトデイスクにおいて
は、信号はデイスクの内周から外周に向つて螺旋
状に線速一定で記録されている。従つてこのよう
なデイスクを再生する場合においても、記録時と
同じ線速一定となるようにデイスクの回転にサー
ボを掛ける必要がある。

その場合に、例えばピツクアツプの再生位置と
デイスクの中心との距離を検出し、この距離から
演算にて回転速度を求めてサーボを行うことが提
案されたが、この方法では演算回路等の構成が複
雑となり、またサーボの精度も余り高くなかつ
た。

ところでコンパクトデイスクの記録において
は、いわゆるランレングスリミテツド方式のコー
ド化が行われ、例えば“０”の連続する数の最小
と最大が定められている。また“０”が最大数
（例えば11）連続するパターンは、フレーム同期
信号として所定期間ごとに必ず存在する。

そこで本願発明者は先に次のようなサーボ回路
を提案した。

第１図において、デイスク（図示せず）から光
検出器１にて取り出された信号が波形変換回路
２、微分回路３に供給されて“０”、“１”に対応
する信号が再生され、セレクタ回路４の第１の接
点Ａに供給される。また微分回路３からの信号が
同期分離回路５に供給される。ここで分離回路５
は PLLを含み、再生信号中のクロツク信号にロ
ツクしてフレーム同期信号が分離されると共に、
このPLLのロツクレンジが狭くされてロツクが
掛からない内は“０”の表示信号が取り出される
ようにされる。この分離された同期信号がセレク
タ回路４の第２の接点Ｂに供給される。さらに基
準のクロツク発生器６が設けられ、この発生器６
からは所定のサーボが掛かつたときの再生信号中
のクロツク信号に等しい周波数（例えば2.16M
Hz）の基準クロツク信号が形成される。この基準
クロツク信号が分周回路７に供給されて、フレー
ム同期信号の４回分（４フレーム）に対応する信
号が形成され、この信号がセレクタ回路４の第３
の接点Ｃに供給される。

また分離回路５からのPLLのロツク表示信号
がセレクタ４に供給され、この信号が“０”の期
間にセレクタ４は接点Ａに接続される。なおセレ
クタ４は通常は接点Ｂに接続される。このセレク
タ４からの信号がカウンタ８のリセツト端子に供
給されると共に発生器６からのクロツク信号がカ
ウンタ８のカウント端子に供給される。

そして例えばフレーム同期信号の“０”の連続
する数が11だつた場合に、このカウンタ８のカウ
ント値が「８」を示す出力がナンド回路９に供給
されると共に、カウント値が「２」を示す出力が
遅延回路１０を通じてナンド回路９に供給され
る。このためナンド回路９からは、通常“１”の
出力が取り出されると共に、カウント値が「10」
になつて所定の遅延時間後のカウント値が「11」
になる時点に相当する時点に出力が“０”にな
る。この出力信号がカウンタ８のイネーブル端子
に供給されてカウンタ８の出力が「11」に固定さ
れると共に、セレクタ４に供給されてこの信号が
“０”の期間にセレクタ４は接点Ｃに接続される。

さらにナンド回路９の出力がインバータ１１、
ローパスフイルタ１２、抵抗器１３を通じてイン
バータ１４に供給される。

また発生器６からのクロツク信号が分周回路１
５に供給されて基準フレーム同期信号が形成さ
れ、この信号と分離回路５からの再生フレーム同
期信号とがフリツプフロツプ回路１６に供給され
て両者の位相差が出力される。この出力がナンド
回路１７、ローパスフイルタ１８、抵抗器１９を
通じてインバータ１４に供給される。

これによつてインバータ１４からは、カウンタ
８の出力が「11」になつている期間の長さ、及
び、基準フレーム同期信号と再生フレーム信号と
の位相差に応じた出力が取り出される。

このインバータ１４の出力がナンド回路２０に
供給されると共に、分離回路５からのロツク表示
出力がナンド回路２０に供給される。このナンド
回路路２０の出力がnpnトランジスタ２１、pnp
トランジスタ２２のベースに供給される。またイ
ンバータ１４の出力がnpnトランジスタ２３、
pnpトランジスタ２４のベースに供給される。こ
のトランジスタ２１，２３のコレクタが電源端子
に接続され、トランジスタ２２，２４のコレクタ
が接地される。さらにトランジスタ２１，２２の
エミツタが互いに接続され、トランジスタ２３，
２４のエミツタが互いに接続され、この接続点間
にデイスク回転用のスピンドルモータ２５が接続
される。

この回路において、分離回路５のPLLにロツ
クが掛かるまでの間は、ナンド回路２０に“０”
が供給され、ナンド回路２０の出力は“１”で、
トランジスタ２１がオン、２２がオフされてい
る。またこのときセレクタ４は接点Ａに接続され
ており、再出信号が直接カウンタ８に供給され
る。このためデイスクの回転が遅くて、信号が間
伸びしているときはカウンタ８が頻繁に「11」に
なり、ナンド回路９の出力が“０”になる。この
出力によりカウンタ８が停止され、セレクタ４が
接点Ｃに切換えられて、カウンタ８は４フレーム
期間停止される。そしてナンド回路９の出力
“０”により、インバータ１４の出力が“０”に
なり、トランジスタ２３がオフ、２４がオンにな
つてモータ２５には矢印の方向の電流が流され、
モータ２５の回転速度が上昇される。

これによつてデイスクは信号の最大間隔が略11
クロツクになるまで回転速度が上昇されている。

さらにこのとき分離回路路５のPLLはロツク
され、セレクタ４が接点Ｂに切換られると共に、
ナンド回路２０に“１”が供給される。このため
分離されたフレーム同期信号がカウンタ８に供給
される。そしてこの同期信号の長さが11クロツク
以上のときは上述と同様に４フレーム期間ナンド
回路９の出力が“０”になり、インバータ１４の
出力が“０”、ナンド回路２０の出力が“１”で、
トランジスタ２１，２４がオン、２２，２３がオ
フとなつてモータ２５には矢印の方向に電流が流
され、回転速度が上昇される。これに対して、同
期信号の長さが11クロツク以下になるとナンド回
路９の出力が“１”になり、インバータ１４の出
力が“１”、ナンド回路２０の出力が“０”で、
トランジスタ２１，２４がオフ、２２，２３がオ
ンとなつてモータ２５には矢印と逆の方向に電流
が流され、回転速度が低下される。

これによつてデイスクには同期信号の長さが11
クロツクになるように回転速度サーボが掛けられ
る。

またこのときフリツプフロツプ回路１６から
は、再生同期信号から基準同期信号までの間が
“１”で、基準同期信号から次の再生同期信号ま
での間が“０”の信号が取り出される。このため
再生同期信号が、基準同期信号と180度の位相差
の位置より遅れたときに信号が“０”の期間が長
くなり、進んだときに“１”の期間が長くなる。
そして信号が“０”のときにナンド回路１７の出
力が“１”、インバータ１４の出力が“０”、ナン
ド回路２０の出力が“１”となつて、モータ２５
の回転速度が上昇される。逆に信号が“１”の時
に回転速度が低下される。

これによつてデイスクには同期信号が所定の位
置になるように回転位相サーボが掛けられる。

このようにしてデイスクに線速一定の回転速度
サーボ及び回転位相サーボが掛けられる。そして
この場合に、回転当初の速度の引き込みをカウン
タ８を兼用して行つているので、簡単な構成で速
度の引き込みを良好に行うことができる。

ところがこの回路の場合、回転速度サーボは同
期信号の長さ（11クロツク）をクロツク信号で検
出しているために、このサーボの精度は1/11と極
めて粗くなつている。

ここで例えば位相サーボ系において、フレーム
同期信号を逓倍して本来のフレーム同期信号より
高い周波数（例えば7.35kHz）で位相サーボを掛
けるようにすると、速度サーボの精度も高くする
必要がある。その場合に上述のような粗いサーボ
では位相サーボの周波数を上げることができず、
良好なサーボを行うことができなかつた。

発明の目的 本発明は、このような点にかんがみ、簡単な構
成で精度の高い速度サーボが行えるようにするも
のである。

発明の概要 本発明は、基準のクロツク信号または再生信号
中の同期信号を逓倍したクロツク信号が計数さ
れ、再生信号中の同期信号または基準の同期信号
でリセツトされるカウンタと、このカウンタ出力
を積分する積分回路と、この積分出力をピーク値
でサンプルホールドする回路とを有し、このサン
プルホールド値を速度サーボ信号とすると共に、
上記再生信号中の同期信号と上記基準の同期信号
との位相差に対応する信号を位相サーボ信号とす
るようにしたサーボ回路であつて、これによれ
ば、簡単な構成で極めて精度の高い速度サーボを
行うことができる。

実施例 第２図において、微分回路３からの信号が、11
クロツクの反転期間のリトリガブル単安定マルチ
バイブレータ３０に供給され、このマルチバイブ
レータ３０の出力が、４フレームの反転期間のリ
トリガブル単安定マルチバイブレータ３１に供給
される。また同期分離回路５からのロツク表示信
号がマルチバイブレータ３０，３１の反転のイネ
ーブル端子に供給される。

これらの回路において、分離回路５がロツクす
るまでの間にマルチバイブレータ３０，３１が動
作状態にされる。そしてこの間に、再生信号中の
“１”の間隔が11クロツク以上だとマルチバイブ
レータ３０が反転し、マルチバイブレータ３１か
ら４フレーム期間“１”の信号が取り出される。
なお“１”の間隔が繰り返し11クロツク以上にな
るときはマルチバイブレータ３１の出力は連続的
に“１”になる。

この信号が抵抗器３２を通じて比較回路３３に
供給される。

この比較回路３３に分圧回路３４からの任意の
電位が供給される。ここで入力信号が“１”であ
れば比較回路３３の出力も“１”になる。この比
較出力がナンド回路３５に供給されると共に、イ
ンバータ３６を通じてナンド回路３７に供給さ
れ、このナンド回路３５，３７の出力が、それぞ
れトランジスタ２１，２２及び２３，２４のベー
スに供給される。

従つて同期分離回路５にロツクがかかるまでの
期間において、ナンド回路３５，３７の他方の入
力が通常“１”のときに、マルチバイブレータ３
１の出力が“１”になるとモータ２５に矢印の向
きの電流が流され、デイスクの回転が略所定の速
度となるまで加速され、いわゆる引き込みが行わ
れる。

また同期分離回路５からの同期信号がナンド回
路３８を通じてカウンタ３９のリセツト端子に供
給される。また分離回路５からのロツク表示信号
がナンド回路３０に供給される。さらにクロツク
発生器６からのクロツク信号がナンド回路４０を
通じてカウンタ３９のカウント端子に供給され
る。

そして例えばクロツク周波数が2.16MHz、フレ
ーム周波数が7.35kHzだつた場合に、このカウン
タ３９のカウント値が「１」、「32」、「256」を示
す出力がナンド回路４１に供給され、カウント値
が「289」になつた時点にナンド回路４１の出力
が“０”になる。この出力がナンド回路４０に供
給され、以後クロツク信号の供給が停止されてカ
ウンタ３９の出力が「289」に固定される。

さらにナンド回路４１の出力がインバータ４
２、積分回路４３、アンプ４４を通じてスイツチ
ング素子４５に供給され、このスイツチング素子
４５がナンド回路３８の出力によつてオンされ
て、このオンされたときの信号がコンデンサ４６
に供給される。

これらの回路において、例えば第３図Ａのよう
なフレーム同期信号があつた場合に、インバータ
４２の出力は第３図Ｂのようになる。ここで 2.16（ＭHz）÷7.35（ｋHz）≒294 であつて、インバータ４２の出力が“１”になる
期間は 294−289＝５ 約５クロツク期間である。この信号が積分回路
４３に供給されて第３図Ｃのような信号が形成さ
れ、この信号がナンド回路３８の出力でサンプル
ホールドされて、第３図Ｄのようにピーク値が取
り出され、このピーク値は再生同期信号の間隔す
なわちデイスクの速度に対応している。

この信号が抵抗器４７を通じて比較回路３３に
供給される。

また同期分離回路５からの同期信号が微分回路
４８を通じてフリツプフロツプ回路４９のリセツ
ト端子に供給される。さらに分周回路１５からの
基準同期信号がナンド回路５０に供給され、この
ナンド回路５０に分離回路５からのロツク表示信
号が供給され、このナンド回路５０の出力が微分
回路５１を通じてフリツプフロツプ回路４９のセ
ツト端子に供給される。このフリツプフロツプ回
路４９の出力が積分回路５２に供給される。

これらの回路において、基準同期信号が第３図
Ｅに示すようであつた場合に、分離回路５がロツ
クされるとフリツプフロツプ回路４９からは第３
図Ｆに示すような信号が取り出される。この信号
が積分されて第３図Ｇのような再生同期信号と基
準同期信号との位相差に応じた信号が形成され
る。

この信号が直流遮断用のコンデンサ５３、抵抗
器５４を通じて比較回路３３に供給される。

このため比較回路３３にはコンデンサ４６から
の信号と積分回路５２からの信号とが抵抗加算さ
れて、第３図Ｈに示すような信号が供給される。
この信号が任意の比較レベルａで比較されて第３
図Ｉのようなデイスクの速度及び同期信号の位相
差に対応してパルス幅変調された信号が取り出さ
れる。

従つて同期分離回路５にロツクがかかつた後の
期間において、ナンド回路３５，３７の他方の入
力が通常“１”のときに、比較回路３３の出力が
低電位になるとモータ２５に矢印の向きの電流が
流され、高電位になると逆向きの電流が流されて
デイスクの回転の速度及び位相サーボが行われ
る。

また同期分離回路５からのロツク表示信号が例
えば３フレームの反転期間のリトリガブル単安定
マルチバイブレータ５５に供給され、この出力が
ナンド回路５６に供給されると共に、表示信号が
インバータ５７を通じてナンド回路５６に供給さ
れる。このナンド回路５６の出力がナンド回路３
５，３７の他方の入力に供給される。

これらの回路において、通常分離回路５がロツ
クされているときは、マルチバイブレータ５５は
反転せず、マルチバイブレータ５５、インバータ
５７の出力は共に“０”でナンド回路５６の出力
は“１”になつてナンド回路３５，３７の他方の
入力に供給されている。これに対してデイスク表
面の傷等によつて再生信号にドロツプアウトを生
じ分離回路５のロツク表示信号が出力されなくな
ると、表示信号の立ち下がりでマルチバイブレー
タ５５が反転されて出力が“１”になり、またイ
ンバータ５７の出力も“１”になつてナンド回路
５６の出力が“０”になる。これによつてナンド
回路３５，３７の出力は共に“１”に固定され、
トランジスタ２１，２３がオン、２２，２４がオ
フにされてモータ２５に電流が流されず、モータ
２５は慣性のみによつて回転される。また表示信
号が復活するとインバータ５７の出力が“０”に
なり、ナンド回路５６の出力は“１”になる。さ
らに起動時や長時間のドロツプアウトによつて表
示信号が３フレーム以上連続して“０”のときは
マルチバイブレータ５５の出力が“０”に戻さ
れ、ナンド回路５６の出力は“１”になり、マル
チバイブレータ３０，３１の回路によつて引き込
み動作が行われる。

従つてドロツプアウト等によつて正常な再生信
号が得られないときは、モータ２５の電流が遮断
されて不正な信号によるサーボの暴走が防止され
ると共に、起動時や長時間のドロツプアウトによ
つてサーボが大幅にずれたときは引き込み動作が
行われる。

このようにして、引き込み、速度サーボ、位相
サーボ及びドロツプアウトの処理が行われるわけ
であるが、この回路によれば特に速度サーボにお
いて289クロツクに対するサーボのずれを検出し
ているので、サーボの精度が極めて高くなり、位
相サーボの周波数を上げても充分に対応すること
ができる。またカウンタをもちいたデジタル方式
のサーボなので、温度特性等による影響も極めて
少ない。

なお第２図において、分周回路１５からの基準
同期信号をカウンタ３９のリセツト端子に供給
し、再生同期信号を逓倍したクロツク信号をカウ
ント端子に供給し、比較回路３３の位相を逆転し
ても同様の動作を得ることができる。

発明の効果 本発明によれば、簡単な構成で精度の高い速度
サーボを行うことができた。

【図面の簡単な説明】

第１図は従来の装置の系統図、第２図は本発明
の一例の系統図、第３図はその説明のための波形
図である。 ５は同期分離回路、６はクロツク発生器、１５
は分周回路、３３は比較回路、３９はカウンタ、
４３，５２は積分回路、４５，４６はサンプルホ
ールド用のスイツチング素子及びコンデンサ、４
９は位相差検出用のフリツプフロツプ回路であ
る。

Claims (1)

1. 【特許請求の範囲】 １ デイスクを回転駆動するモータと、基準のク
   ロツク信号が計数されるとともに、回転する上記
   デイスクより再生された再生信号中の同期信号で
   リセツトされるカウンタと、このカウンタの出力
   を積分する積分回路と、この積分出力をピーク値
   でサンプルホールドするサンプルホールド回路と
   を有し、 このサンプルホールド値を速度サーボ信号とす
   るとともに、上記再生信号中の同期信号と上記基
   準のクロツク信号との位相差に対応する信号を位
   相サーボ信号として、上記速度サーボ信号及び位
   相サーボ信号により上記モータを制御して上記デ
   イスクの回転速度が線速度一定となるようにした
   ことを特徴とするデイスク駆動装置。