KR910006656B1

KR910006656B1 - 서보회로

Info

Publication number: KR910006656B1
Application number: KR1019830004865A
Authority: KR
Inventors: 시구아끼 와찌
Original assignee: 소니 가부시끼가이샤; 오오가 노리오
Priority date: 1982-10-14
Filing date: 1983-10-14
Publication date: 1991-08-30
Also published as: AU564250B2; GB8327264D0; FR2534726A1; FR2534726B1; NL192852C; DE3337464A1; JPH0512790B2; DE3337464C2; KR840006867A; NL192852B; GB2129981B; JPS5968872A; US4551661A; GB2129981A; CA1210499A; US4652799A; NL8303555A; AU2006083A

Abstract

내용 없음.

Description

서보회로

제1도는 종래의 장치의 계통도.

제2도는 본 발명의 일예의 계통도.

제3도는 그 설명을 위한 파형도.

* 도면의 주요부분에 대한 부호의 설명

5 : 동기분리회로 6 : 클럭발생기

15 : 분주회로 33 : 비교회로

39 : 카운터 43, 52 : 적분회로

45, 46 : 샘플홀드용 스윗칭소자 및 콘덴서 49 : 위상차검출용의 플림플롭회로

본 발명은 예를들면 광학식의 콤팩트 디스크 플레이어에 사용하기 바람직한 서보회로에 과한 것이다. 예를들면, 광학식의 콤팩트 디스크에 있어서 신호는 디스크의 내주로부터 외주를 향해 나선형태로 일정한 신속으로 기록되어 있다. 따라서 이와같은 디스크를 재생할 경우에 있어서도, 기록시와 같은 일정한 선속이 되도록 디스크의 회전에 서보를 걸 필요가 있다. 이 경우에 예를들면, 픽업의 재생위치와 디스크의 중심과의 거리를 검출하고, 이 거리로부터 연산으로서 회전속도를 구하여 서보를 행할 것이 제한되었으나 이 방법으로는 연산회로 등의 구성이 복잡하게 되며 또 서보의 정밀도도 그다지 높지 않았다.

그래서, 콤팩트 디스크의 기록에 있어서는 소위 런랭스 리미티드 방식의 코드화가 행하여지고 예를들면 "0"의 연속하는 수의 최소와 최대가 결정되어 있다. 또, "0"가 최대수(예를들면 11) 연속하는 패턴은 프레임 동기신호로서 소정기간마다 반드시 존재한다, 그러므로 본원 발명자는 우선 다음과 같은 서보회로를 제안한다.

제1도에서, 디스크(도시안됨)로부터 광 검출기(1)에서 취출된 신호가 파형변환회로(2) 미분회로(3)에 공급되어서 "0""1"에 대응하는 신호가 재생되며, 선택회로(4)의 제1접점 A에 공급된다. 또 미분회로(3)로붙커의 신호가 동기분리회로(5)에 공급된다. 여기서 분리회로(5)는 PLL을 포함하며, 재생신호 중의 클럭신호에 로크하여 프레임 동기신호가 분리되는 것과 동시에 이 PLL의 로크영역이 좁아져서 로크가 걸리지 않을 동안은 "0"의 표시신호가 취출되도록 된다. 이 분리된 동기신호가 선택회로(4)의 제2의 접점 B에 공급된다. 더욱이 기준의 클럭 발생기(6)가 설치되어 이 발생기(6)으로부터는 소정의 서보가 걸렸을때의 재생신호 중의 클럭신호와 같은 주파수(예를들면 2.16㎒)의 기준클럭신호가 형성된다. 이 기준클럭신호가 분주회로(7)에 공급되어서, 프레임 동기신호의 4회분(4프레임)에 대응하는 신호가 형성되고 이 신호가 선택회로(4)의 제3의 접점 C에 공급된다.

또 분리회로(5)로부터의 PLL의 로크표시신호가 선택회로(4)에 공급되며, 이 신호가 "0"의 기간에 선택회로(4)는 접점 A에 접속된다. 또한 선택회로(4)는 통상 접점 B에 접속된다. 이 선택회로(4)로부터의 신호가 카운터(8)의 리셋트단자에 공급되는 것과 동시에 발생기(6)으로부터의 클럭신호가 카운터(8)의 카운트단자에 공급된다.

그리고 예를들면 프레임 동기신호의 "0"의 연속하는 수가 11이었을 경우에, 이 카운터(8)의 카운트값이「8」을 나타내는 출력이 낸드회로(9)에 공급되는 것과 동시에 카운트값이 「2」를 나타내는 출력이 지연회로(10)를 통하여 낸드회로(9)에 공급된다.

이러므로 낸드회로(9)로부터는 통상"1"의 출력이 취출되는 것과 동시에 카운트값이 「10」이 되어서 소정의 지연시간 후의 카운트값이 「11」이 되는 시점에 상당하는 시점에 출력이 "0"이 된다. 이 출력신호가 카운터(8)의 인에이블 단자에 공급되어서 카운터(8)의 출력이 「11」에 고정되는 것과 동시에, 선택회로(4)에 공급되어서 이신호"0"의 기간에 선택회로(4)는 접점C에 접속된다.

또한 낸드회로(9)의 출력이 인버터(11), 저역통과필터(12), 저항기(13)를 통하여 인버터(14)에 공급된다. 또 발생기(6)로부터의 클럭신호가 분주회로(15)에 공급되어서 기준프레임 동기신호가 형성되며, 이 신호와 분리회로(5)로부터의 재생프레임 동기신호가 플립플롭회로(16)에 공급되어서 양자의 위상차가 출력된다.

이 출력이 낸드회로(17), 저역통과필터(18), 저항기(19)를 통하여 인버터914)에 공급된다.

이에따라 인버터(14)로부터 카운터(8)의 출력이「11」이 되어 있는 기간의 길이 및 기준프레임 동기신호와 재생프레임신호와의 위상차에 따른 출력이 취출된다.

이 인버터(14)의 출력이 낸드회로(20)에 공급되는 것과 동시에 분리회로(5)로부터의 로크표시출력이 낸드회로(20)에 공급된다.

이 낸드회로(20)의 출력이 npn 트랜지스터(21), pnp 트랜지스터(22)의 베이스에 공급된다.

또 인버터(14)의 출력이 npn 트랜지스터(23), pnp 트랜지스터(24)의 베이스에 공급된다.

이 트랜지스터(21),(23)의콜랙터가 전원단자에 접속되며, 트랜지스터(22), (24)의 콜렉터가 접지된다. 또한 트랜지스터(21),(22)의 에미터가 서로 접속되고, 트랜지스터(22),(24)의 에미터가 서로 접속되며, 이접속점 사이에 디스크 회전용의 스핀들모터(25)가 접속된다.

이 회로에 있어서 분리회로(5)의 PLLDP 로크가 걸릴 때 까지의 사이는 낸드회로(20)에 "0"이 공급되며 낸드회로(20)의 출력은 "1"으로 트랜지스터(21)가, 온 (22)가 오프되어 있다.

또 이때, 선택회로(4)는 접점 A에 접속되어 있으며 재생신호가 직접 카운터(8)에 공급된다.

이 때문에 디스크의 회전이 지연되어서 신호가 길게 끌게될 때에는 카운터(8)가 번번히「11」로 되며 낸드회로(9)의 출력이 "0"이 된다. 이 출력에 의하여 카운터(8)가 정지되고, 선택회로(4)가 접점 C에 절환되어서, 카운터(8)는 4프레임 기간 정지된다. 그리고 낸드회로(9)의 출력이 "0"에 의해 인버터(14)의 출력이 "0"로 되며 트랜지스터(23)가 오프, (24)가 온으로 되어 모터(25)에는 화살표의 방향의 전류가 흐르게 되며, 모터(25)의 회전속도가 상승된다.

이에 따라서, 디스크는 신호의 최대간격이 거의 11클럭이 될 때까지 회전속도가 상승되어 있다. 더욱이 이때 분리회로(5)의 PLL은 로크되며 선택회로(4)가 접점 B에 절환되는 것과 동시에 낸드회로(20)에 "1"이 공급된다. 이 때문에 분리된 프레임 동기신호가 카운터(8)에 공급된다.

그리고 이 동기신호의 길이가 11클럭이상인 때에는 상술과 같이 4프레임 기간 낸드화로(9)의 출력이 "0"가 되고, 인버터(14)의 출력이 "0", 낸드회로(20)의 출력이 "1"이 되고, 트랜지스터(21),(24)가 온, (22),(23)이 오프로 되어서 모터(25)에는 화살표의 방향에 전류가 흐르게 되며, 회전속도가 상승된다.

이에 대하여 동기신호의 길이가 11클럭 이하로 되면 낸드회로(9)의 출력이 "1"이 되며, 인버터(14)의 출력이 "1", 낸드회로(20)의 출력이 "0"이며, 트랜지스터(21),(24)가 오프, (22),(23)이 온으로 되어서, 모터(25)에는 화살표와 역방향으로 전류가 흐르게되어, 회전속도가 저하된다.

이에따라 디스크에는 동기신호의 길이가 11클럭이 되도록 회전속도 서보가 걸려진다.

또 이때 플립플롭회로(16)로부터는 재생동기신호에서 기준동기신호까지의 사이가 "1"이며, 기준동기시호로부터 다음의 재생 동기신호까지의 사이가"0"의 신호가 취출된다.

이 때문에 재생동기신호가 기준동기신호와 180도의 위상차의 위치보다 지연되었을때에 신호가 "0"의 기간이 길어지며, 진행되었을 때 "1"의 기간이 길어진다.

그리고 신호가 "0"인때에 낸드회로(17)의 출력이 "1", 인버터(14)의 출력이 "0", 낸드회로(20)의 출력이 "1"로 되어 모터(25)의 회전속도가 상승된다. 역으로 신호가 "1"인때에 회전속도가 저하된다.

이에따라 디스크에는 동기신호가 소정의 위치에 되도록 회전위상 서보가 걸려진다. 이와같이 하여 디스크에 선속일정한 회전속도 서보 및 회전위상 서보가 걸려진다.

그리고 이 경우에 회전당초의 속도의 인입을 카운터(8)를 겸용하여 행하고 있으므로 간단한 구성으로 속도의 인입을 양호하게 행할 수 있다.

그런데, 이 회로의 경우 회전속도 서보는 동기신호의 길이(11클럭)을 클럭신호로 검출하고 있으므로 이 서보의 정밀도는 1/11와 매우 거칠어 지고 있다.

여기서 예를들면 위상서보 계통에 있어서 프레임 동기신호를 체배하여 본래의 프레임 동기신호로부터 높은 주파수(예를들면 7.35㎑)로 위상서보를 걸려고 하면 속도서보의 정밀도도 높힐 필요가 있다. 그 경우에 상술한 바와같이 거치른 서보로서는 위상서보의 주파수를 올릴수가 없으며 양호한 서보를 행할 수가 없었다.

본 발명은 이와 같은 점에 비추어 간단한 구성으로 정밀도가 높은 속도서보가 행해질 수 있도록 한 것이다.

본 발명은 기준의 콜럭신호 또는 재생신호 중의 동기신호를 체배한 클럭신호가 계수되며 재생신호 중의 동기신호 또는 기준의 동기신호로 리셋트되는 카운터와, 이 카운터출력을 적분하는 적분회로 및 적분출력을 피크치로 샘플홀드하는 회로를 가지며, 이 샘플홀드치를 속도서보신호로 하는 것과 동시에 상기 재생 신호 중의 동기신호와 상기 기준의 동기신호와 의 위상차에 대응하는 신호를 위상서보신호로 하도록 한 서보회로이며, 이것에 의하면 간단한 구성으로 매우 정밀도가 높은 속도서보를 행할 수가 있다.

제2도에 있어서, 미분회로(3)로부터의 신호가 11클럭의 반전기간의 리트리거블 단안정 멀티바이브레터(30)에 공급되며, 이 멀티바이브레터(30)의 출력이 4프레임의 반전기간의 리트리거블 단안정 멀티바이브레터(31)에 공급된다. 또 동기분리회로(5)로부터의 로크표시신호가 멀티바이브레터(30),(31)의 반전의 인에이블 단자에 공급된다.

이들의 회로에 있어서, 분리회로(5)가 로크할때까지의 사이에 멀티바이브레터(30),(31)이 동작상태로 된다. 그리고 이 동안에 재생신호 중의 "1"의 간격이 11클럭 이상이면 멀티바이브레터(30)가 반전하여, 멀티바이브레터(31)에 4프레임 기간 "1"의 신호가 취출된다. 또한 "1"의 간격이 반복해서 11클럭 이상이 될 때에는 멀티바이브레터(31)의 출력은 연속적으로 "1"이 된다. 이 신호가 저항기(32)를 통해 비교회로(33)에 공급된다.

이 비교회로(33)에 분압회로(34)로부터의 임의의 전위가 공급된다. 여기서 입력신호가"1"이라면 비교회로(33)의 출력도 "1"이된다. 이 비교출력이 낸드회로(35)에 공급되는 것과 동시에 인버터(36)를 통하여 낸드회로(37)에 공급되고 이 낸드회로(35),(37)의 출력은 제각기 트랜지스터(21),(22) 및 (23),(24)의 베이스에 공급된다.

따라서 동기분리회로(5)에 로크가 걸릴때까지의 기간에 있어서 낸드회로(35),(37)의 다른쪽의 입력이 통상 "1"인 때에 멀티바이브레터(31)의 출력이"1"이 되면 모터(25)에 화살표의 향한 전류가 흐르게 되고, 디스크의 회전이 거의 소정의 속도로 될 때까지, 가속되며, 소의 인입이 행하여 진다.

또 동기분회로(5)로부터의 동기신호가 낸드회로(38)를 통하여 카운터(39)의 리셋트단자에 공급된다. 또 분리회로(5)로부터의 로크표시신호가 낸드회로(38)에 공급된다. 더욱이 클럭발생기(6)으로부터의 클럭신호가 낸드회로(40)를 통하여 카운터(39)의 카운트단자에 공급된다.

그리고 예를들면 클럭주파수가 2.16㎑ 프레임 주파수가 7.35㎑이었을 경우에 이 카운터(39)의 카운트치가 「1」,「32」,「256」를 나타내는 출력이 낸드회로(41)에 공급되며 카운트치가 「289」로 된 시점에 낸드회로(41)의 출력이 "0"이 된다. 이 출력이 낸드회로(40)에 공급되어, 이후 클럭신호의 카운트가 정지되어서 카운터(39)의 출력이 「289」에 공정된다.

또한 낸드회로(41)의 출력 인버터(42), 적분회로(43), 앰프(44)를 통하여 스윗칭소자(45)에 공급되며, 이 스윗칭소자(45)가 낸드회로(38)의 출력에 의해 온으로 되어서, 이 온으로 된때의 신호가 콘덴서(46)에 공급된다.

이들의 회로에 있어서 예를들면 제3a도와 같은 프레임 동기신호가 있었을 경우에 인버터(42)의 출력은 제3b도와 같이 된다.

여기서 2.16(㎒)-7.35(㎑)≒294이며, 인버터(42)의 출력이 "1"이 될 기간은 294-289=5, 약 5클럭 기간이다. 이 신호가 적분회로(43)에 공급되어서 제3c도와 같은 신호가 형성되며이 신호가 낸드회로(38)의 출력으로 샘플홀드 되어서 제3d도와 같이 피크치가 취출되고, 이 피크치는 재생 동기신호의 간격 즉 디스크의 속도에 대응하고 있다.

이 신호가 저항기(47)를 통하여 비교회로(33)에 공급된다. 또 등기분리회로(5)로부터의 동기신호가 미분회로(48)를 통하여 플립플롭회로(49)의 리셋트단자에 공급된다.

더욱이 분주회로(15)로부터의 기준동기신호가 낸드회로(50)에 공급되어 이 낸드회로(50)에 분리회로(5)로부터의 로크표시신호가 공급되며, 이 낸드회로(50)의 출력이 미분회로(51)를 통하여 플립플롭회로(49)의 셋트단자에 공급된다. 이 플립플롭회로(49)의 출력이 적분회로(52)에 공급된다.

이들의 회로에 있어서 기준동기신호가 제3e도에 도시하는 바와 같았을 경우에, 분리회로(5)가 로크되면 플립플롭회로(49)로부터는 제3f도에 도시하는 바와같은 신호가 추출된다.

이 신호가 적분되어서 제3C도와 같은 재생동기신호와 기준동기신호와의 위상차에 따른 신호가 형성된다.

이 신호가 직류차단용의 콘덴서(53), 저항기(54)를 통하여 비교회로(33)에 공급된다. 이 때문에 비교회로(33)에는 콘덴서(46)로부터의 신호와 적분회로(52)로부터의 신호가 저항가산되어 제3h도에 도시하는 바와 같은 신호가 공급된다. 이 신호가 임의의 비교레벨 a로서 비교되어 제3i도와 같은 디스크의 속도 및 동기신호의 위상차에 대응하여, 펄스폭 변조된 신호가 취출된다.

따라서 동기분리회로(5)에 로크가 걸린 후의 기간에 있어서, 낸드회로(35),(37)의 다른쪽의 입력이 통상"1"인 때에 비교회로(33)의 출력인 낮은 전위로 되면 모터(25)에 화살표의 향한 전류가 흐르게 되고 높은 전위가 되면 반대방향의 전류가 흐르게 되어서 디스크의 회전속도 및 위상서보가 행하여진다.

또 동기분리회로(5)로부터의 로크표시신호가 예를들면 3프레임의 반전기간의 리트리거블 단안정 멀티바이브레터(55)에 공급되며, 이 출력이 낸드회로(56)에 공급되는 것과 동시에 표시신호가 인버터(57)을 통하여 낸드회로(56)에 공급된다. 이 낸드회로(56)의 출력이 낸드회로(35),(37)의 다른쪽의 입력에 공급된다.

이들의 회로에 있어서, 통상 분리회로(5)가 로크되어 있을때는 멀티바이브레터(55)는 반전하지 않으며 멀티바이브레터(55), 인버터(57)의 출력과 함께 "0"로 낸드회로(56)의 출력은 "1"이 되어 낸드회로(35),(37)의 다른쪽의 입력에 공급되어 있다. 이에 대하여 디스크표면의 상처 등에 의해 재생신호에 드롭아웃을 일으켜 분리회로(5)의 로크표시신호가 출력되지 않게되면 표시신호의 입하로서 멀티바이브레터(55)가 반전되어서 출력이 "1"이 되며 또 인버터(57)의 출력도 "1"이 되어 낸드회로(56)의 출력이 "0"로 된다. 이러므로서 낸드회로(35),(37)의 출력은 공히 "1"에 고정되어 낸드회로(21),(23)가 온, (22),(24)가 오프로 되어서 모터(25)에 전류가 흐르지 못하고 모터(25)는 관성에만 의하여 회전된다. 또 표시신호가 부활하면 인버터(57)의 출력이 "0"이 되고 낸드회로(56)의 출력은 "1"이 된다.

또한 기동시나 장시간의 드롭아웃에 의해 표시신호가 3프레임 이상 연속하여 "0"인때에는 멀티바이브레터(55)의 출력이 "0"로 되돌려지고 낸드회로(56)의 출력은 "1"이 되며, 멀티바이브레터(30),(31)의 회로에 의하여 인입동작이 행하여진다.

따라서 드롭아웃 등에 의하여 정상적인 재생신호가 얻어질수 없을 때에는 모터(25)의 전류가 차단되어서 부정한 신호에 의한 서보의 폭주가 방지되는 것과 동시에 기동시나 장시간의 드롭아웃에 의하여 서보가 대폭으로 어긋났을때에는 인입동작이 행해진다.

이와같이 하여 인입, 속도서보, 위상서보 및 드롭아웃의 처리가 행하여지게 되는 것이지만, 이 회로에 의하면 특히 속도서보에 있어서 289클럭에 대한 서보의 어긋남을 검출하고 있으므로 서부의 정밀도가 매우 높아지고 위상서보의 주파수를 올려도 충분히 대응할 수 있다.

또 카운터를 이용한 디지털방식의 서보이므로, 온도특성에 의한 영향도 매우 적다.

또한 제2도에 있어서 분주회로(15)로부터의 기준동기신호를 카운터(39)의 리셋트단자에 공급하여 재생동기신호를 체배한 클럭신호를 카운트단자에 공급하고, 비교회로(33)의 위상을 역전하여도 같은 동작을 얻을 수 있다.

상술과 같이, 본 발명에 의하면 간단한 구성으로 정밀도가 높은 속도서보를 행할 수 있었다.

Claims

기준의 클럭신호 또는 재생신호 중의 동기신호를 체배한 클럭신호가 계수되어, 재생신호 중의 동기신호 또는 기준의 동기신호로 리셋트되는 카운터와, 이 카운터출력을 적분하는 적분회로 및 이 적분출력을 피크치로 샘플홀드하는 회로를 가지며 이 샘플홀드치를 속도서보 신호로 함과 동시에 상기 재생신호 중의 동기 신호 및 상기 기준의 동기신호와의 위상차에 대응하는 신호를 위상서보신호로 하도록 한 서보회로.