JPH0766621B2

JPH0766621B2 - モ−タ制御回路

Info

Publication number: JPH0766621B2
Application number: JP57224418A
Authority: JP
Inventors: 博得松
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1982-12-20
Filing date: 1982-12-20
Publication date: 1995-07-19
Anticipated expiration: 2010-07-19
Also published as: JPS59113569A

Description

【発明の詳細な説明】〔イ．産業上の利用分野〕本発明は、例えばPCM（パルスコード変調）信号が記録
されたデジタルオーディオディスクを回転駆動する為の
モータに適用し得るモータ制御回路に関する。

〔ロ．本発明の背景〕最近に於いて音声信号（アナログ信号）をPCM信号（デ
ジタル信号）に変換して光学的にディスクに記録し、再
生するコンパクトディスクと称されるデジタルオーディ
オディスクが提案されている。このコンパクトディスク
方式に於いては、588ビット（１フレーム）毎にフレー
ム同期信号（信号反転間隔が11ビットのものを２つ連続
して含む、24ビットのパターンからなる同期信号）が記
録されており、また信号反転間隔は、最小で３ビット、
最大で11ビットとなっている。そして、信号は線速度一
定となるように記録されている。従って、ディスクの回
転数即ちモータの回転数を連続的に変化させなければな
らない。斯かるモータ制御を行う為に、上記フレーム同
期信号そのもの即ち信号反転間隔が11ビットのものを２
つ連続したパターンを含む同期信号を検出して検出信号
を発生させ、この検出信号を利用することも考えられる
が、偽の同期信号も発生するので、注意を要する。又、
フレーム同期信号は、信号反転間隔が11ビットのものを
２つ連続して含んでいるので、これを確実に検出するの
に、困難さを伴うものであった。

［ハ．本発明の目的］フレーム同期信号そのものを検出した信号を利用してモ
ータを制御するのではなく、信号反転間隔のみに着目し
てモータを制御せんとするものであり、且つデジタル的
に制御せんとするものである。

〔ニ．本発明の構成〕

デジタル信号の信号反転間隔に基いてモータの回転状態
を判定し且つ記憶し、この判定結果に基いてその周波数
が相違する比較信号と基準信号とを位相比較し、この位
相差信号に基いてモータを制御する構成としたものであ
る。

〔ホ．本発明の実施例〕

ディスクより再生されたインプットデジタル信号（第２
図ａ）とクロック信号（CK）（第２図ｂ）は、フリップ
・フロップ（11）にて同期化される。フリップ・フロッ
プ（11）のＱ出力は直接、排他的論理和回路（13）の一
方の入力となると共にフリップ・フロップ（12）にて１
クロック分だけ遅延させられた後、排他的論理和回路
（13）の他方の入力となる。従って、排他的論理和回路
（13）の出力（第２図ｃ）は、デジタル信号（ａ）の信
号反転時を示す負パルスとなる。

カウンタ（21）、ゲート（22,23,24,25）、フリップ・
フロップ（26）は信号反転間隔を測定する為の回路を構
成する。フリップ・フロップ（26）は通常はリセット状
態にあり、出力がハイレベル（以下Ｈと称す）となっ
ている。この出力がカウンタ（21）のイネーブル端子
に印加され、カウンタ（21）は計数可能状態となってい
る。前述した通り、コンパクトディスク方式に於いて
は、最大信号反転間隔は11ビットである。カウンタ（2
1）による計数はリセットパルス（ｃ）にリセットされ
た後に行われるが、最初の１ビットはリセットパルス
（ｃ）と一致する為、計数されない。それ故、カウンタ
（21）が“10"を計数すれば、信号反転間隔が11ビット
であることを示す。このとき、ゲート（22）より負パル
ス（第２図ｅ）が出力される。これを、Tmaxと呼ぶこと
にする。第２図に於いて、信号反転間隔（T₁，T₂）は共
に“10"と計数されている（第２図、a,d,e参照）。

さて、モータの回転が正常状態より遅ければ信号反転間
隔が12ビット（カウンタの計数で“11"）以上のものが
生じることになる。カウンタ（21）が“11"を計数する
と、ゲート（23）より負パルス（第２図ｆ）が出力され
る。これを、Toverと呼ぶことにする。

今、Toverが信号反転時ではないとき、即ち信号（ｃ）
が“H"のときに生じたとする。Tover（負パルス）が生
じると、ゲート（25）の出力は“H"となり、フリップ・
フロップ（26）はセット状態となって、Ｑ出力が“H"、
出力がローレベル（以下“L"と称す）となる。出力
が“L"となると、カウンタ（21）は、“11"を計数した
状態で停止される。従って、Toverは継続的に負とな
る。第２図に於いて、信号反転間隔（T₉）はこの状態を
示している（第２図a,d,f参照）。

そして、次のリセットパルス（第２図ｃ）（負パルス）
により、カウンタ（21）がリセットされてゲート（23）
の出力が“H"となると共に、ゲート（24）の出力も“H"
となると、ゲート（25）の出力は“L"となる。依って、
フリップ・フロップ（26）はリセット状態となり、カウ
ンタ（21）は再び計数状態となり、次の信号反転間隔の
計数を開始する。

ゲート（22,23）より生じるTmax及びToverはゲート（3
0,31,32,33）及びフリップ・フロップ（34,35）にて保
持される。フリップ・フロップ（34,35）は通常はリセ
ット状態にあり、Ｑ出力は“L"である。また、後程詳細
に説明するが、フリップ・フロップ（67）は通常はセッ
ト状態にあってＱ出力は“H"であり、フレーム毎に負パ
ルス（第２図ｇ）を出力する。

さて、負パルスであるTmax、Toverが生じると、ゲート
（31）、（33）の一方の入力がそれぞれ“L"となるの
で、ゲート（31）、（33）の出力が“H"となって、フリ
ップ・フロップ（34）がセット状態となりQ1出力（第２
図ｈ）、Q2出力（第２図ｉ）が“H"となる。フリップ・
フロップ（34）のQ1、Q2出力“H"がゲート（30）、（3
2）の一方の入力側に入っており、負パルス（ｇ）が生
じるまではゲート（30）、（32）の他方の入力も“H"で
あるから、ゲート（30）、（32）の出力は“L"、ゲート
（31）、（33）の出力は継続的に“H"となる。この状態
は、フレームを示す負パルス（ｇ）が生じ、ゲート（3
0）、（32）の他方の入力が“L"になると、ゲート（3
0）、（32）の出力即ちゲート（31）、（33）の一方の
入力が“H"、ゲート（31）、（33）の他方の入力（第２
図ｅ）、（第２図ｆ）が“H"、ゲート（31）、（33）の
出力が“L"となってフリップ・フロップ（34）がリセッ
トされるまで継続される。

斯様にして、１フレームの間に、一度でも、Tmax及び若
しくはToverが生じると、このことがそのフレーム中フ
リップ・フロップ（34）に保持され、フレームの終了時
に負パルス（ｇ）にてクリアされる（第２図g,h,i参
照）。フリップ・フロップ（34）のQ₁，Q₂出力（h,i）
は、後続のフリップ・フロップ（35）のデータ入力
（D₁，D₂）となっており、フレーム毎に出力されるパル
ス（ｇ）にて、このフリップ・フロップ（34）の内容が
フリップ・フロップ（35）に転送されることになる（第
２図j,k参照）。それ故、フリップ・フロップ（34）は
現フレームに於いて、Tmax,Toverが生じたか否かを、ま
たフリップ・フロップ（35）は一つ前のフレームに於い
て生じたか否かを保持することになる。

ところで、Tmaxが１フレームの間に於いて、１度も生じ
ないということは（このとき、Toverはもちろん生じな
い）、最大信号反転間隔が正規の状態より狭くなってい
ること、即ちモータの回転が早いことを示している。ま
たToverが生じるということは（このとき、Tmaxはもち
ろん生じている）、逆にモータの回転が遅いことを示し
ている。そして、Tmaxは生じるがToverは生じないとい
うことは、モータの回転が正常であることを示してい
る。

さて、モータの回転状態をTmax、Toverに基いてフレー
ム毎に判定するのは好ましくない。例えば、短いドロッ
プアウトによって一時的に最大信号反転間隔が正規の状
態より広くなる場合がある。そこで、この実施例に於い
ては、ある程度長い間、例えば15フレームにわたって同
一状態が続いたときに、モータの回転状態を判定するこ
とにしている。

ゲート（41,42,43,45）、カウンタ（44）、インバータ
（46）、排他的論理和回路（47,48）は、上述したフレ
ームの計数回路を構成している。排他的論理和回路（4
7,48）の出力は、現フレームと前フレームの状態が相違
するとき、“L"となる。インバータ（46）の出力は通常
はＨであり、またフリップ・フロップ（67）の出力は
フレーム毎に正パルスを出力する。

さて、現フレームと前フレームの状態が相違し、回路
（47,48）の少なくとも何れか一方の出力が“L"となる
と、ゲート（41）の出力が“H"となる。すると、フレー
ム毎に発生する正パルス〔フリップ・フロップ（67）の
出力〕がゲート（42）を通過してカウンタ（44）をリ
セットし、それまでの計数はクリアされる。現フレーム
と前フレームの状態が同一であれば、回路（47,48）の
出力は共に“H"であり、前述した正パルスはゲート（4
3）の方を通過し、カウンタ（44）にて計数される。そ
して15フレームにわたって同一状態が続き、カウンタ
（44）にて“15"が計数されると、ゲート（45）の出力
が“H"となり、インバータ（46）の出力が“L"となる。
インバータ（46）の“L"出力はゲート（43）の入力側に
印加されているので、ゲート（43）は閉じられ、カウン
タ（44）の出力は“15"のままそれ以降の計数は停止さ
れる。この状態は、現フレームと前フレームの状態が変
化しない限り、継続する。

斯様にして、15フレームにわたって同一状態が継続した
とき、モータの回転状態を示すTmax,Toverは、次段の回
路に転送され、記憶される。ゲート（51〜56,58）、フ
リップ・フロップ（57）はその記憶回路を構成してい
る。

前述した通り、フリップ・フロップ（35）のQ₁出力は、
Tmaxが生じたとき“H"となる。従って、ゲート（45）の
出力が“H"となると、ゲート（52）の出力が“L"、ゲー
ト（55）の出力が“H"となり、フリップ・フロップ（6
7）よりフレーム毎に出力されるパルス（ｇ）に同期し
てフリップ・フロップ（57）に記憶される。而して、フ
リップ・フロップ（57）のQ₁出力が“H"となる。

ところで、この実施例に於いては、15フレームにわたっ
て同一状態が接続しない限り、フリップ・フロップ（5
7）はデータを取込んではならない。即ち、フリップ・
フロップ（35）のQ₁出力が変化しても直ちにこれを取込
んではならない。ゲート（51,52,55）はこの為の回路を
構成している。

即ち、ゲート（45）の出力が“H"になったとき（“15"
を計数したとき）、ゲート（52）の出力はフリップ・フ
ロップ（35）のQ₁出力に対応して変化するがゲート（5
1）の出力は、インバータ（46）の出力が“L"であるか
ら必ず“H"となる。それ故、ゲート（55）の出力はゲー
ト（52）の出力に対応したもの（但し論理は逆）とな
り、結局、フリップ・フロップ（35）のQ₁出力がフリッ
プ・フロップ（57）のデータ入力（D₁）となり、Tmaxの
有無がフリップ・フロップ（57）に記憶される。

一方、ゲート（45）の出力が“L"のとき（カウンタ（4
4）の出力が“15"でないとき、インバータ（46）の出力
は“H"である。ゲート（45）の出力が“L"であると、ゲ
ート（52）の出力はフリップ・フロップ（35）のQ₁出力
の状態に拘わらず、“H"である。また、ゲート（51）の
出力は、インバータ（46）の出力が“H"であるので、フ
リップ・フロップ（57）のQ₁出力に依存しており、結
局、ゲート（55）の出力はフリップ・フロップ（57）の
Q₁出力に対応していることになる（論理が同一とな
る）。即ち、フリップ・フロップ（57）のQ₁出力は何等
変化しない。

斯様にして、カウンタ（44）の出力が“15"であると
き、その時点のフリップ・フロップ（35）のQ₁出力が、
フリップ・フロップ（57）に転送され、このフリップ・
フロップ（57）の状態は、フリップ・フロップ（35）の
Q₁出力が変化し、且つそれが15フレームにわたって継続
するまで、保持記憶されることになる。

フリップ・フロップ（35）の_２出力についてもゲート
（53,54,56）が同様に動作して、フリップ・フロップ
（57）に転送されることになる。

さて、フリップ・フロップ（57）の出力と、モータの回
転状態との関係は、これまでの説明から、次の通りにな
ることが理解できる。

（イ）Ｆ・Ｆ（57）のQ₁及びQ₂が共に“H"のとき。

Q₁が“H"であることはTmaxが生じたことを示し、Q₂が
“H"であることはToverが生じなかったことを示す。そ
れ故、Q₁とQ₂を二入力とするアンドゲート（58）の出力
が“H"であることは、モータの回転が正常であることを
示す。

（ロ）Ｆ・Ｆ（57）の_１が“H"のとき_１が“H"であることはTmaxが生じなかったことを示
す。それ故、_１が“H"であることは、モータの回転が
早いことを示す。

（ハ）Ｆ・Ｆ（57）の_２が“H"のとき_２が“H"であることはToverが生じたことを示す。そ
れ故、_２が“H"であることは、モータの回転が遅いこ
とを示す。

斯様にしてモータの正常回路はアンドゲート（58）の出
力が“H"となる状態として、早回転はフリップ・フロッ
プ（57）の_１出力が“H"となる状態として、遅回転は
フリップ・フロップ（57）の_２出力が“H"となる状態
として、夫々記憶されることになる。

さて、モータの制御は位相同期ループを利用して行うこ
とができる。位相比較回路（71）の一方には基準周波数
信号（REF）を入力すると共に、他方にはモータの回転
状態に対応した周波数の比較信号を入力する。位相比較
回路（71）の出力をローパスフィルタ（72）を介してド
ライバー回路（73）に印加し、このドライバー回路（7
3）の出力にてモータ（74）の回転制御を行う。

シフトレジスタ（60）、ゲート（61,63,64,65,66）、カ
ウンタ（62）は、モータの回転状態に対応した周波数の
比較信号を発生する回路を構成している。シフトレジス
タ（60）及びゲート（61）は再生デジタル信号（フリッ
プ・フロップ（11）の出力）のうちから、クレーム同期
信号のパターンを検出する為のものである。コンパクト
ディスク方式に於いては、11ビットの最大信号反転間隔
を連続させたものをフレーム同期信号としている。シフ
トレジスタ（60）の出力がこの同期パターンになったこ
とをゲート（61）にて検出する。ゲート（61）は、モー
タの回転は略正常状態にあるとき、即ちゲート（58）の
出力（第３図ｌ）が“H"であるときのみ駆動状態にあ
り、同期パターンを検出したとき、負パルスを出力す
る。これに対応してゲート（66）も負パルスを出力す
る。この負パルスによりカウンタ（62）がリセットさ
れ、その時点からカウンタ（62）はクロップパルス（C
K）の計数を開始する。

さて、カウンタ（62）は10ビットのバイナリカウンタで
ある。ゲート（63）はカウンタ（62）の出力が“587"に
なったことを検出するものであり、ゲート（58）の出力
が“H"、即ちモータの回転が正常であるときのみ駆動状
態にある（第３図ｏ）。１フレームは588ビットである
が、１ビットはリセットパルスと一致する為、“587"は
１フレームを示すことになる。ゲート（63）が“587"を
検出して負パルスを出力すると、ゲート（66）からも負
パルスが出力される。すると、この負パルスにてカウン
タ（62）はリセットされ、再び計数を開始する。従って
モータの回転が正常であれば、カウンタ（62）は588ビ
ット毎にリセットされる。

ゲート（64）は例えば、“651"を検出するものであり、
フリップ・フロップ（57）の_２出力（第３図ｎ）が
“H"、即ちモータの回転が遅いときのみ駆動状態にある
（第３図ｐ）。それ故、モータの回転が遅いときは、カ
ウンタ（62）は652ビット毎にリセットされる。ゲート
（65）は例えば、“523"を検出するものであり、フリッ
プ・フロップ（57）の_１出力（第３図ｍ）が“H"、即
ちモータの回転が早いときのみ駆動状態にある（第３図
ｑ）。それ故、モータの回転が早いときはカウンタ（6
2）は524ビット毎にリセットされる。

以上の説明から、カウンタ（62）の最上位ビット（2⁹＝
512）若しくはその一つ前のビット（2⁸＝256）はモータ
の状態が上記何れの場合に於いても、リセットされる迄
に１度しか変化しない。従って、この最上位ビット若し
くはその一つ前のビットは位相比較回路（71）の他方の
入力即ち比較信号となり得る（第３図ｒ）。即ち、この
比較信号は、モータの回転状態に応じてクロックパルス
（CK）を分周して得られるものであり、モータの回転が
正常であるときの周波数を、丁度基準周波数信号（RE
F）（第３図ｓ）のそれと一致させれば、回転が遅いと
きは信号（REF）の周波数より低くなり、回転が早いと
きは信号（REF）の周波数より高くなる。而して、モー
タ（74）は位相同期ループにより正規の回転状態となる
ように制御されることになる。

尚、ゲート（66）は略１フレーム毎に負パルスを出力す
ることになり、これが、フリップ・フロップ（67）に入
力される。従って、フリップ・フロップ（67）のＱ出力
は通常は“H"であり、フレーム毎に負パルスを出力す
る。このフリップ・フロップ（67）の出力が、各データ
の転送及びフリップ・フロップ（34）のリセット等に利
用されることは、既に説明した通りである。

〔ヘ．本発明の効果〕

フレーム同期信号そのものを検出した信号を利用するも
のではないので、偽のフレーム同期信号による誤動作が
なく、全てデジタル的に処理しているので、集積化が容
易である。

更に本発明は、所定の信号反転間隔を判定しているの
で、11ビットの信号反転間隔が２つ連続したものを含む
フレーム同期信号を検出する場合に較べ、判定できる確
率が高く、精度のよいモータ制御が可能となる。

【図面の簡単な説明】第１図は本発明に係るモータ制御回路を示す図、第２図
はその動作波形図である。第３図はモータの回転が正常時、遅い時、早い時のそれ
ぞれの各部における波形図である。モータの回転状態を判定し記憶する回路を構成するも
の。（21）（44）はカウンタ、（34,35,57）はフリップ・フ
ロップ回路。比較信号発生回路を構成するもの。（60）はシフトレジスタ、（62）はカウンタ、（71）は
位相比較回路、（74）はモータ。

Claims

【特許請求の範囲】

【請求項１】記録媒体より再生された全てのデジタル信
号のうち所定の信号反転間隔に基いて前記記録媒体を走
行させるモータの回転状態を判定し記憶する回路と、こ
の判定記憶回路の出力に基いて周波数の異なる比較信号
を出力する比較信号発生回路と、この比較信号と基準周
波数を有する基準信号とを比較する位相比較回路とを有
し、この位相比較回路の出力に基いて前記モータを制御
することを特徴とするモータ制御回路であって、前記モータ回転状態判定記憶回路が、信号反転間隔をク
ロックを計数することによりデジタル測定し、以って、
所定の最大（若しくは最小）信号反転間隔及びそれより
も長い（若しくは短い）信号反転間隔の発生の有無を判
定し、この判定結果が連続して所定回数同一であった場
合、この判定結果に対応してモータの回転状態を遅速若
しくは正速若しくは早速として判定し、記憶する構成で
あることを特徴とするモータ制御回路。
【請求項２】比較信号発生回路はクロック信号を計数す
るカウンタを含み、前記カウンタのリセットタイミング
がモータ回転状態判定記憶回路の出力に基いて制御され
ることにより、前記カウンタは前記モータの回転状態に
対応して異なる周波数の比較信号を出力するよう構成さ
れていることを特徴とする特許請求の範囲第１項記載の
モータ制御回路。