JP2885650B2 - ディスク再生装置 - Google Patents
ディスク再生装置Info
- Publication number
- JP2885650B2 JP2885650B2 JP6262763A JP26276394A JP2885650B2 JP 2885650 B2 JP2885650 B2 JP 2885650B2 JP 6262763 A JP6262763 A JP 6262763A JP 26276394 A JP26276394 A JP 26276394A JP 2885650 B2 JP2885650 B2 JP 2885650B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock signal
- supplied
- circuit
- signal supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Description
【０００１】
【産業上の利用分野】本発明は、コンパクトディスク
（ＣＤ：compact disk）等の光学的なディスク再生装置
に関するものであり、特に、再生速度を連続的に可変で
きる再生装置のデータスライス回路に関する。
（ＣＤ：compact disk）等の光学的なディスク再生装置
に関するものであり、特に、再生速度を連続的に可変で
きる再生装置のデータスライス回路に関する。
【０００２】
【従来の技術】音響機器の分野では、現在、デジタル記
録再生システムが開発されている。このシステムは、高
密度で忠実度の高い記録再生を行うため、オーディオ信
号をＰＣＭ（Pulse Code Modulation ）技術によりデジ
タル信号に変換して、例えばディスクや磁気テープなど
の記録媒体に記録し、これを再生する。特に、直径１２
ｃｍのディスクにデジタルデータに対応したビット列を
形成し、これを光学式に読み取るＣＤは、現在最も普及
している。
録再生システムが開発されている。このシステムは、高
密度で忠実度の高い記録再生を行うため、オーディオ信
号をＰＣＭ（Pulse Code Modulation ）技術によりデジ
タル信号に変換して、例えばディスクや磁気テープなど
の記録媒体に記録し、これを再生する。特に、直径１２
ｃｍのディスクにデジタルデータに対応したビット列を
形成し、これを光学式に読み取るＣＤは、現在最も普及
している。
【０００３】このＣＤには、主にアナログオーディオ信
号を１６ビットでＰＣＭ化したデジタルデータ（主情報
データ）が記憶されている。このデジタルデータは、８
ビットを１シンボルとし、２４シンボルを１フレームと
し、このフレームが繰り返されてデータが記憶される。
このディスクでは、誤り訂正符号としてクロスインター
リーブ・リードソロモン符号（ＣＩＲＣ: Cross Interl
eave Reed-Solomon Code）が用いられている。
号を１６ビットでＰＣＭ化したデジタルデータ（主情報
データ）が記憶されている。このデジタルデータは、８
ビットを１シンボルとし、２４シンボルを１フレームと
し、このフレームが繰り返されてデータが記憶される。
このディスクでは、誤り訂正符号としてクロスインター
リーブ・リードソロモン符号（ＣＩＲＣ: Cross Interl
eave Reed-Solomon Code）が用いられている。
【０００４】すなわち、２４シンボルのデジタルデータ
は、Ｃ２系列パリティ生成回路に供給されて４シンボル
のＣ２系列誤り訂正用のパリティデータＱが生成され
る。前記デジタルデータとパリティデータＱはインター
リブ回路を経てＣ１系列パリティ生成回路に供給され、
４シンボルのＣ１系列誤り訂正用パリティデータＰが生
成される。２４シンボルのデジタルデータと４シンボル
のパリティデータＰ、Ｑよりなる３２シンボルのデータ
は、８ビット（１シンボル）のサブコードデータが付加
される。このサブコードデータ及び３２シンボルのデー
タはＥＦＭ変調（Eight to Fourteen Modulation）され
る。この変調された１４ビットの各シンボル間に３ビッ
トのマージンビットが付加され、さらに、先頭に２４ビ
ットのフレーム同期信号が付加される。このようにして
５８８ビットのデータが１フレームとしてディスクに記
録される。この場合、ビットクロックが４．３２ＭＨｚ
であるため、１フレーム当たり１３６μｓｅｃ（７．３
５ＫＨｚ）でディスクに記録される。サブコードデータ
は、９８フレームで１サブコードフレームが構成されて
おり、１サブコードフレーム当り７５Ｈｚ（１０．３ｍ
ｓｅｃ）でディスクに記録される。
は、Ｃ２系列パリティ生成回路に供給されて４シンボル
のＣ２系列誤り訂正用のパリティデータＱが生成され
る。前記デジタルデータとパリティデータＱはインター
リブ回路を経てＣ１系列パリティ生成回路に供給され、
４シンボルのＣ１系列誤り訂正用パリティデータＰが生
成される。２４シンボルのデジタルデータと４シンボル
のパリティデータＰ、Ｑよりなる３２シンボルのデータ
は、８ビット（１シンボル）のサブコードデータが付加
される。このサブコードデータ及び３２シンボルのデー
タはＥＦＭ変調（Eight to Fourteen Modulation）され
る。この変調された１４ビットの各シンボル間に３ビッ
トのマージンビットが付加され、さらに、先頭に２４ビ
ットのフレーム同期信号が付加される。このようにして
５８８ビットのデータが１フレームとしてディスクに記
録される。この場合、ビットクロックが４．３２ＭＨｚ
であるため、１フレーム当たり１３６μｓｅｃ（７．３
５ＫＨｚ）でディスクに記録される。サブコードデータ
は、９８フレームで１サブコードフレームが構成されて
おり、１サブコードフレーム当り７５Ｈｚ（１０．３ｍ
ｓｅｃ）でディスクに記録される。
【０００５】上記ＣＤからデータを再生するディスク再
生装置は、ＣＤをモータ制御回路及びモータによって線
速度一定（ＣＬＶ：Constant Linear Velocity）で回転
させる。半導体レーザや光電変換素子などを内蔵した光
学式ピックアップ素子はディスクの内周側から外周側に
向けてリニアトラッキングすることにより、ＣＤに記録
されたデータを読み取る。この読み取ったデータ（電流
信号）はアンプに供給される。このアンプは、電流信号
を電圧信号としての広帯域の信号（以下、ＲＦ信号と称
す）に変換し、データスライス回路に供給する。データ
スライス回路は再生信号を２値化し、ＥＦＭ信号として
ＰＬＬ回路（Phase Locked Loop circuit ）及びデータ
処理回路に供給する。このデータ処理回路は、ＥＦＭ信
号から同期信号を分離した後ＥＦＭ復調し、パリティデ
ータＰ、Ｑを含む３２シンボルのデータ成分とサブコー
ドデータ成分とに分離する。ついで、ＥＦＭ復調された
データは、データ処理回路において、ＰＬＬ回路で生成
されたクロック信号によりメモリへ書き込まれる。この
メモリに書き込まれたデータは水晶振動子を用いて生成
した水晶系のシステム基準クロック信号によりメモリか
ら読み出されることによって、モータによる時間軸変動
が吸収される。このメモリから読み出されたデータは誤
り訂正された後、１６ビットのデジタルデータとして出
力される。
生装置は、ＣＤをモータ制御回路及びモータによって線
速度一定（ＣＬＶ：Constant Linear Velocity）で回転
させる。半導体レーザや光電変換素子などを内蔵した光
学式ピックアップ素子はディスクの内周側から外周側に
向けてリニアトラッキングすることにより、ＣＤに記録
されたデータを読み取る。この読み取ったデータ（電流
信号）はアンプに供給される。このアンプは、電流信号
を電圧信号としての広帯域の信号（以下、ＲＦ信号と称
す）に変換し、データスライス回路に供給する。データ
スライス回路は再生信号を２値化し、ＥＦＭ信号として
ＰＬＬ回路（Phase Locked Loop circuit ）及びデータ
処理回路に供給する。このデータ処理回路は、ＥＦＭ信
号から同期信号を分離した後ＥＦＭ復調し、パリティデ
ータＰ、Ｑを含む３２シンボルのデータ成分とサブコー
ドデータ成分とに分離する。ついで、ＥＦＭ復調された
データは、データ処理回路において、ＰＬＬ回路で生成
されたクロック信号によりメモリへ書き込まれる。この
メモリに書き込まれたデータは水晶振動子を用いて生成
した水晶系のシステム基準クロック信号によりメモリか
ら読み出されることによって、モータによる時間軸変動
が吸収される。このメモリから読み出されたデータは誤
り訂正された後、１６ビットのデジタルデータとして出
力される。
【０００６】再生速度の可変はシステムコントローラが
行う。システムコントローラは再生速度コントロール信
号（以下、ＨＳ信号と称す）を生成する。このＨＳ信号
は例えば通常の再生速度（１倍速と称す）又は基準速度
の２倍の速度（２倍速と称す）を指定する。このＨＳ信
号はデータ処理回路、モータ制御回路に供給され、処理
速度及びディスク再生速度を目的の速度に切り換える。
ＨＳ信号はデータスライス回路にも供給され、データス
ライス回路はＨＳ信号に応じて制御周波数帯域を再生速
度に対応して変化させている。
行う。システムコントローラは再生速度コントロール信
号（以下、ＨＳ信号と称す）を生成する。このＨＳ信号
は例えば通常の再生速度（１倍速と称す）又は基準速度
の２倍の速度（２倍速と称す）を指定する。このＨＳ信
号はデータ処理回路、モータ制御回路に供給され、処理
速度及びディスク再生速度を目的の速度に切り換える。
ＨＳ信号はデータスライス回路にも供給され、データス
ライス回路はＨＳ信号に応じて制御周波数帯域を再生速
度に対応して変化させている。
【０００７】
【発明が解決しようとする課題】ところで、ディスクは
通常線速度一定（ＣＬＶ）で回転しているため、ディス
クの内周をアクセスする場合、ディスクは角速度が約５
００ rpmで回転され、ディスクの外周をアクセスする場
合、ディスクは角速度が約２００ rpmで回転される。し
たがって、ディスクの内周を再生した後、外周をサーチ
した場合、モータの回転数を１／２倍以下に減速する必
要がある。また逆に、ディスクの外周を再生した後、内
周をサーチした場合、モータの回転数を２倍以上に加速
する必要がある。
通常線速度一定（ＣＬＶ）で回転しているため、ディス
クの内周をアクセスする場合、ディスクは角速度が約５
００ rpmで回転され、ディスクの外周をアクセスする場
合、ディスクは角速度が約２００ rpmで回転される。し
たがって、ディスクの内周を再生した後、外周をサーチ
した場合、モータの回転数を１／２倍以下に減速する必
要がある。また逆に、ディスクの外周を再生した後、内
周をサーチした場合、モータの回転数を２倍以上に加速
する必要がある。
【０００８】一方、近時デジタル記録再生システムとし
て、ＣＤ−ＲＯＭが注目されている。ＣＤ−ＲＯＭに
は、オーディオ信号と画像情報やキャラクタコードなど
のＲＯＭデータが混在して記録されている。ＣＤ−ＲＯ
Ｍに記録されたオーディオ信号を読み取る場合、ディス
クは１倍速で再生される。また、ＲＯＭデータを読み取
る場合、データをできるだけ速く読み取るため、例えば
２倍速で高速に再生される。
て、ＣＤ−ＲＯＭが注目されている。ＣＤ−ＲＯＭに
は、オーディオ信号と画像情報やキャラクタコードなど
のＲＯＭデータが混在して記録されている。ＣＤ−ＲＯ
Ｍに記録されたオーディオ信号を読み取る場合、ディス
クは１倍速で再生される。また、ＲＯＭデータを読み取
る場合、データをできるだけ速く読み取るため、例えば
２倍速で高速に再生される。
【０００９】このように、ＣＤやＣＤ−ＲＯＭを再生す
る場合、再生速度を１倍速から２倍速、あるいはその逆
へと頻繁に切換える必要がある。再生速度を切換えた場
合、ディスクの回転速度が一定とならない間は安定して
データを再生できないため、再生が中断される。速度切
換えに伴う再生の中断は、再生装置の性能を著しく低下
させる。性能を改善するためには高性能なモータを使用
することもできる。しかし、この場合大幅なコストアッ
プとなる。
る場合、再生速度を１倍速から２倍速、あるいはその逆
へと頻繁に切換える必要がある。再生速度を切換えた場
合、ディスクの回転速度が一定とならない間は安定して
データを再生できないため、再生が中断される。速度切
換えに伴う再生の中断は、再生装置の性能を著しく低下
させる。性能を改善するためには高性能なモータを使用
することもできる。しかし、この場合大幅なコストアッ
プとなる。
【００１０】上記のように、従来のディスク再生装置に
おいて、再生速度は連続的には変化せず、例えば１倍速
または２倍速の２種の再生速度を非連続的に切換えてい
た。このため、前記データスライス回路は制御帯域を２
種の再生速度に対応して切換えていた。すなわち、上記
従来のデータスライス回路は、比較器で入力されたＲＦ
信号と基準電圧とを比較し、ＲＦ信号を２値データに変
換する。アップダウンカウンタは、この２値化されたデ
ータ“０”の期間とデータ“１”の期間とをカウント
し、その期間の差分データを出力する。
おいて、再生速度は連続的には変化せず、例えば１倍速
または２倍速の２種の再生速度を非連続的に切換えてい
た。このため、前記データスライス回路は制御帯域を２
種の再生速度に対応して切換えていた。すなわち、上記
従来のデータスライス回路は、比較器で入力されたＲＦ
信号と基準電圧とを比較し、ＲＦ信号を２値データに変
換する。アップダウンカウンタは、この２値化されたデ
ータ“０”の期間とデータ“１”の期間とをカウント
し、その期間の差分データを出力する。
【００１１】前記アップダウンカウンタのカウント用ク
ロックは、前記水晶系のシステム基準クロックから生成
したクロック信号である。このクロック信号はデータス
ライス回路の基準電圧の制御帯域が最適になる周波数で
あり、再生速度が１倍速の時、このクロック信号がアッ
プダウンカウンタに供給され、２倍速の時、このクロッ
ク信号の２倍の周波数のクロック信号がアップダウンカ
ウンタに供給される。
ロックは、前記水晶系のシステム基準クロックから生成
したクロック信号である。このクロック信号はデータス
ライス回路の基準電圧の制御帯域が最適になる周波数で
あり、再生速度が１倍速の時、このクロック信号がアッ
プダウンカウンタに供給され、２倍速の時、このクロッ
ク信号の２倍の周波数のクロック信号がアップダウンカ
ウンタに供給される。
【００１２】前記アップダウンカウンタから出力される
差分データはデジタル／アナログ変換器に供給される。
このデジタル／アナログ変換器は前記差分データをアナ
ログ電圧に変換し、前記基準電圧として前記比較器にフ
ィードバックする。前記比較器はこのフィードバックさ
れた基準電圧によって、ＲＦ信号を２値化することによ
り、データ“０”の期間とデータ“１”の期間が等しく
なるように制御する。
差分データはデジタル／アナログ変換器に供給される。
このデジタル／アナログ変換器は前記差分データをアナ
ログ電圧に変換し、前記基準電圧として前記比較器にフ
ィードバックする。前記比較器はこのフィードバックさ
れた基準電圧によって、ＲＦ信号を２値化することによ
り、データ“０”の期間とデータ“１”の期間が等しく
なるように制御する。
【００１３】このように、データスライス回路は、デー
タ“１”の期間とデータ“０”の期間が等しくなるよう
にカウント結果をフィードバックしている。このフィー
ドバックループの帯域が低すぎると、ディスクにキズな
どがあり、ＲＦ信号の振幅が変化した場合、スライスレ
ベルが追従できないことになる。逆に帯域が高すぎると
スライスレベルが微小なＲＦ信号の振幅に追従して変化
するため、スライス後のＥＦＭ信号のジッターが増加し
てしまう。そこで、ループ帯域が最適になるようにクロ
ック信号の分周比を調整する必要がある。
タ“１”の期間とデータ“０”の期間が等しくなるよう
にカウント結果をフィードバックしている。このフィー
ドバックループの帯域が低すぎると、ディスクにキズな
どがあり、ＲＦ信号の振幅が変化した場合、スライスレ
ベルが追従できないことになる。逆に帯域が高すぎると
スライスレベルが微小なＲＦ信号の振幅に追従して変化
するため、スライス後のＥＦＭ信号のジッターが増加し
てしまう。そこで、ループ帯域が最適になるようにクロ
ック信号の分周比を調整する必要がある。
【００１４】しかし、データスライス回路の制御帯域
は、前述したように２段階にしか可変できない。このた
め、再生速度を連続的に変化させた場合、特性を全ての
再生速度に対応させることができず、その結果、あらゆ
る再生速度に対して再生の性能を一定に保つことができ
ないという問題があった。
は、前述したように２段階にしか可変できない。このた
め、再生速度を連続的に変化させた場合、特性を全ての
再生速度に対応させることができず、その結果、あらゆ
る再生速度に対して再生の性能を一定に保つことができ
ないという問題があった。
【００１５】この発明は、上記課題を解決するものであ
り、再生速度を連続的に可変することができ、且つ、再
生速度を連続的に可変した場合においても、再生速度に
対応して確実にデータをスライスすることが可能なディ
スク再生装置を提供しようとするものである。
り、再生速度を連続的に可変することができ、且つ、再
生速度を連続的に可変した場合においても、再生速度に
対応して確実にデータをスライスすることが可能なディ
スク再生装置を提供しようとするものである。
【００１６】
【課題を解決するための手段】この発明は、ディスクに
記録されたデータを光学的に読み出し、電気信号に変換
する光電変換手段と、前記光電変換手段から供給される
電気信号を２値化し、ＥＦＭ信号を生成するデータスラ
イス回路と、前記データスライス回路から供給されるＥ
ＦＭ信号に基づき、データの再生速度の変化に応じたク
ロック信号を生成するＰＬＬ回路と、前記ＰＬＬ回路か
ら供給されるクロック信号に応じて、前記データスライ
ス回路から供給される前記ＥＦＭ信号を復調し、データ
を再生するデータ処理回路とを備え、前記データスライ
ス回路は、前記光電変換手段から供給される前記電気信
号と基準電圧とを比較し、前記電気信号と基準電圧とに
応じてデータ“０”とデータ“１”のうちの１つデータ
を出力する比較器と、前記ＰＬＬ回路から供給されるク
ロック信号に基づいて、前記比較器から供給されるデー
タ“０”の期間とデータ“１”の期間の差分データを検
出する検出手段と、前記検出手段から出力される前記差
分データが供給され、この差分データから前記基準電圧
を生成し、前記比較器に供給する電圧生成手段とを具備
している。
記録されたデータを光学的に読み出し、電気信号に変換
する光電変換手段と、前記光電変換手段から供給される
電気信号を２値化し、ＥＦＭ信号を生成するデータスラ
イス回路と、前記データスライス回路から供給されるＥ
ＦＭ信号に基づき、データの再生速度の変化に応じたク
ロック信号を生成するＰＬＬ回路と、前記ＰＬＬ回路か
ら供給されるクロック信号に応じて、前記データスライ
ス回路から供給される前記ＥＦＭ信号を復調し、データ
を再生するデータ処理回路とを備え、前記データスライ
ス回路は、前記光電変換手段から供給される前記電気信
号と基準電圧とを比較し、前記電気信号と基準電圧とに
応じてデータ“０”とデータ“１”のうちの１つデータ
を出力する比較器と、前記ＰＬＬ回路から供給されるク
ロック信号に基づいて、前記比較器から供給されるデー
タ“０”の期間とデータ“１”の期間の差分データを検
出する検出手段と、前記検出手段から出力される前記差
分データが供給され、この差分データから前記基準電圧
を生成し、前記比較器に供給する電圧生成手段とを具備
している。
【００１７】また、前記データスライス回路は、前記光
電変換手段から供給される前記電気信号と基準電圧とを
比較し、前記電気信号と基準電圧とに応じてデータ
“０”とデータ“１”のうちの１つデータを出力する比
較器と、前記比較器から供給されるデータ“０”の期間
とデータ“１”の期間に応じて、前記ＰＬＬ回路から供
給されるクロック信号をカウントし、これらの差分デー
タを出力するアップダウンカウンタと、前記アップダウ
ンカウンタから出力される前記差分データが供給され、
この差分データをアナログ電圧に変換し、前記基準電圧
として前記比較器に供給するデジタル／アナログ変換器
とによって構成される。
電変換手段から供給される前記電気信号と基準電圧とを
比較し、前記電気信号と基準電圧とに応じてデータ
“０”とデータ“１”のうちの１つデータを出力する比
較器と、前記比較器から供給されるデータ“０”の期間
とデータ“１”の期間に応じて、前記ＰＬＬ回路から供
給されるクロック信号をカウントし、これらの差分デー
タを出力するアップダウンカウンタと、前記アップダウ
ンカウンタから出力される前記差分データが供給され、
この差分データをアナログ電圧に変換し、前記基準電圧
として前記比較器に供給するデジタル／アナログ変換器
とによって構成される。
【００１８】さらに、データスライス回路は、ＰＬＬ回
路から供給されるクロック信号に基づいてクロック信号
を生成する第１のクロック信号生成器と、水晶振動子に
よって発生された基準クロック信号に基づいてクロック
信号を生成する第２のクロック信号生成器と、前記第
１、第２のクロック信号生成器に接続され、第１、第２
のクロック信号生成器から出力されるクロック信号のう
ちの１つを選択するスイッチと、前記光電変換手段から
供給される前記電気信号と基準電圧とを比較し、前記電
気信号と基準電圧とに応じてデータ“０”とデータ
“１”のうちの１つデータを出力する比較器と、前記比
較器から出力されるデータ“０”の期間とデータ“１”
の期間に応じて、前記スイッチから供給されるクロック
信号をカウントし、これらの差分データを出力するアッ
プダウンカウンタと、前記アップダウンカウンタから出
力される前記差分データが供給され、この差分データを
アナログ電圧に変換し、前記基準電圧として前記比較器
に供給するデジタル／アナログ変換器とによって構成で
きる。
路から供給されるクロック信号に基づいてクロック信号
を生成する第１のクロック信号生成器と、水晶振動子に
よって発生された基準クロック信号に基づいてクロック
信号を生成する第２のクロック信号生成器と、前記第
１、第２のクロック信号生成器に接続され、第１、第２
のクロック信号生成器から出力されるクロック信号のう
ちの１つを選択するスイッチと、前記光電変換手段から
供給される前記電気信号と基準電圧とを比較し、前記電
気信号と基準電圧とに応じてデータ“０”とデータ
“１”のうちの１つデータを出力する比較器と、前記比
較器から出力されるデータ“０”の期間とデータ“１”
の期間に応じて、前記スイッチから供給されるクロック
信号をカウントし、これらの差分データを出力するアッ
プダウンカウンタと、前記アップダウンカウンタから出
力される前記差分データが供給され、この差分データを
アナログ電圧に変換し、前記基準電圧として前記比較器
に供給するデジタル／アナログ変換器とによって構成で
きる。
【００１９】また、データ処理回路は、前記データスラ
イス回路から供給される前記ＥＦＭ信号を復調する復調
器と、前記復調器から出力されるデータを記憶するメモ
リと、前記ＰＬＬ回路から供給されるクロック信号に応
じて、前記復調器の出力データを前記メモリに書き込
み、前記クロック信号に応じて、前記メモリに書き込ま
れたデータを読み出す制御部と、前記ＰＬＬ回路から供
給されるクロック信号に応じて、前記制御部から出力さ
れるデータの誤りを訂正する誤り訂正回路とによって構
成される。
イス回路から供給される前記ＥＦＭ信号を復調する復調
器と、前記復調器から出力されるデータを記憶するメモ
リと、前記ＰＬＬ回路から供給されるクロック信号に応
じて、前記復調器の出力データを前記メモリに書き込
み、前記クロック信号に応じて、前記メモリに書き込ま
れたデータを読み出す制御部と、前記ＰＬＬ回路から供
給されるクロック信号に応じて、前記制御部から出力さ
れるデータの誤りを訂正する誤り訂正回路とによって構
成される。
【００２０】
【作用】すなわち、この発明のデータスライス回路は光
電変換手段から供給される電気信号を２値化し、ＥＦＭ
信号を生成する。ＰＬＬ回路はデータスライス回路から
供給されるＥＦＭ信号に基づきクロック信号を生成す
る。データ処理回路はＰＬＬ回路から供給されるクロッ
ク信号に応じて、データスライス回路から供給されるＥ
ＦＭ信号を復調し、この復調されたデータの時間軸の変
動を除去するとともに、誤りを訂正しデータを再生す
る。前記クロック信号はデータの再生速度の変化に同期
している。したがって、データの再生速度を連続的に可
変できる。
電変換手段から供給される電気信号を２値化し、ＥＦＭ
信号を生成する。ＰＬＬ回路はデータスライス回路から
供給されるＥＦＭ信号に基づきクロック信号を生成す
る。データ処理回路はＰＬＬ回路から供給されるクロッ
ク信号に応じて、データスライス回路から供給されるＥ
ＦＭ信号を復調し、この復調されたデータの時間軸の変
動を除去するとともに、誤りを訂正しデータを再生す
る。前記クロック信号はデータの再生速度の変化に同期
している。したがって、データの再生速度を連続的に可
変できる。
【００２１】しかも、データスライス回路はＰＬＬ回路
から供給されるクロック信号を検出手段としてのアップ
ダウンカウンタのカウント用クロックとして用いてい
る。したがって、このアップダウンカウンタから出力さ
れる差分データを用いて生成したデータをスライスする
ための基準電圧の制御帯域は、再生速度に合わせて連続
的に変化するため、再生速度を連続的に可変した場合に
おいても、再生速度に対応して確実にデータをスライス
でき、再生速度によって再生性能が変化することを防止
できる。
から供給されるクロック信号を検出手段としてのアップ
ダウンカウンタのカウント用クロックとして用いてい
る。したがって、このアップダウンカウンタから出力さ
れる差分データを用いて生成したデータをスライスする
ための基準電圧の制御帯域は、再生速度に合わせて連続
的に変化するため、再生速度を連続的に可変した場合に
おいても、再生速度に対応して確実にデータをスライス
でき、再生速度によって再生性能が変化することを防止
できる。
【００２２】
【実施例】以下、この発明の実施例について図面を参照
して説明する。
して説明する。
【００２３】図１において、ディスク１はモータ８によ
り線速度一定（ＣＬＶ）で駆動される。半導体レーザや
光電変換素子などを内蔵した光学式ピックアップ（Ｐ
Ｕ）２は、ディスク１に記録されたデータを読み取る。
このＰＵ２から出力される電流信号としてのデータは、
広帯域のアンプ３に供給される。このアンプ３は供給さ
れたデータを増幅し、電圧信号としてのＲＦ信号を出力
する。このＲＦ信号はデータスライス回路４に供給され
る。このデータスライス回路４はＲＦ信号を２値化し、
これをＥＦＭ信号に変換する。このＥＦＭ信号はデータ
処理回路６及びＰＬＬ回路５に供給される。
り線速度一定（ＣＬＶ）で駆動される。半導体レーザや
光電変換素子などを内蔵した光学式ピックアップ（Ｐ
Ｕ）２は、ディスク１に記録されたデータを読み取る。
このＰＵ２から出力される電流信号としてのデータは、
広帯域のアンプ３に供給される。このアンプ３は供給さ
れたデータを増幅し、電圧信号としてのＲＦ信号を出力
する。このＲＦ信号はデータスライス回路４に供給され
る。このデータスライス回路４はＲＦ信号を２値化し、
これをＥＦＭ信号に変換する。このＥＦＭ信号はデータ
処理回路６及びＰＬＬ回路５に供給される。
【００２４】前記ＰＬＬ回路５は、ＥＦＭ信号に同期し
たＰＬＬクロック信号（ＰＬＣＫ）を生成する。このＰ
ＬＬクロック信号ＰＬＣＫの中心周波数は、ＥＦＭ信号
のビットレート（４．３２１８ＭＨｚ）の４倍の周波数
（１７．２８７２ＭＨｚ）である。このＰＬＬクロック
信号ＰＬＣＫは、前記ＥＦＭ信号のビットレートを４分
周して生成され、ＰＬＬクロック信号ＰＬＣＫがＲＦ信
号に同期しているとき、ＰＬＬクロック信号の周波数は
再生速度に比例している。このＰＬＬクロック信号ＰＬ
ＣＫは、ＥＦＭ信号と共にデータ処理回路６へ供給され
る。さらに、この発明において、前記ＰＬＬクロック信
号ＰＬＣＫは、前記データスライス回路４に供給され、
基準電圧の制御帯域を再生速度に応じて制御可能として
いる。
たＰＬＬクロック信号（ＰＬＣＫ）を生成する。このＰ
ＬＬクロック信号ＰＬＣＫの中心周波数は、ＥＦＭ信号
のビットレート（４．３２１８ＭＨｚ）の４倍の周波数
（１７．２８７２ＭＨｚ）である。このＰＬＬクロック
信号ＰＬＣＫは、前記ＥＦＭ信号のビットレートを４分
周して生成され、ＰＬＬクロック信号ＰＬＣＫがＲＦ信
号に同期しているとき、ＰＬＬクロック信号の周波数は
再生速度に比例している。このＰＬＬクロック信号ＰＬ
ＣＫは、ＥＦＭ信号と共にデータ処理回路６へ供給され
る。さらに、この発明において、前記ＰＬＬクロック信
号ＰＬＣＫは、前記データスライス回路４に供給され、
基準電圧の制御帯域を再生速度に応じて制御可能として
いる。
【００２５】前記データ処理回路６は、ＥＦＭ復調、サ
ブコード復調、誤り訂正処理などを行い、その出力信号
を図示せぬＤ／Ａ変換器へ供給する。このＤ／Ａ変換器
の出力は、図示せぬローパスフィルタへ供給され、この
ローパスフィルタからオーディオ信号が出力される。さ
らに、データ処理回路６は図示せぬ水晶振動子を用いて
システム基準クロック信号ＸＣＫを発生する。
ブコード復調、誤り訂正処理などを行い、その出力信号
を図示せぬＤ／Ａ変換器へ供給する。このＤ／Ａ変換器
の出力は、図示せぬローパスフィルタへ供給され、この
ローパスフィルタからオーディオ信号が出力される。さ
らに、データ処理回路６は図示せぬ水晶振動子を用いて
システム基準クロック信号ＸＣＫを発生する。
【００２６】また、モータ制御回路７は、データ処理回
路６から供給されるシステム基準クロックによってモー
タ８を制御し、再生速度を一定に保っている。再生速度
は、システムコントローラ９から供給される再生速度コ
ントロール信号（ＨＳ信号）を用いて変化される。すな
わち、システムコントローラ９は操作者によって指定さ
れた通常再生や早送り再生、あるいはディスクの再生位
置に応じて、ＨＳ信号を１倍速または２倍速、あるいは
４倍速等に設定する。このＨＳ信号はデータ処理回路６
及びモータ制御回路７に供給され、データ処理回路６及
びモータ制御回路７はＨＳ信号に応じて、処理速度及び
ディスクの回転速度を切り換える。
路６から供給されるシステム基準クロックによってモー
タ８を制御し、再生速度を一定に保っている。再生速度
は、システムコントローラ９から供給される再生速度コ
ントロール信号（ＨＳ信号）を用いて変化される。すな
わち、システムコントローラ９は操作者によって指定さ
れた通常再生や早送り再生、あるいはディスクの再生位
置に応じて、ＨＳ信号を１倍速または２倍速、あるいは
４倍速等に設定する。このＨＳ信号はデータ処理回路６
及びモータ制御回路７に供給され、データ処理回路６及
びモータ制御回路７はＨＳ信号に応じて、処理速度及び
ディスクの回転速度を切り換える。
【００２７】図２は、前記データ処理回路６を概略的に
示すものである。前記データスライス回路４から供給さ
れたＥＦＭ信号は、ＥＦＭ復調器６１に供給され復調さ
れる。このＥＦＭ復調器６１の出力データはサブコード
復調器６２に供給されるとともに、制御部６３に供給さ
れる。前記サブコード復調器６２はパリティデータＰ、
Ｑを含む３２シンボルのワード成分とサブコードデータ
成分とに分離する。前記制御部６３にはＲＡＭ(Random
Access Memory)６４が接続されている。このＲＡＭ６４
には書き込み用のクロック信号ＣＫ１、及び読み出し用
のクロック信号ＣＫ２が供給されている。これらクロッ
ク信号ＣＫ１、ＣＫ２はいずれも前記ＰＬＬクロック信
号ＰＬＣＫから生成されたクロック信号である。前記制
御部６３はクロック信号ＣＫ１によって前記ＥＦＭ復調
器６１から出力されたデータをＲＡＭ６４に書き込み、
クロック信号ＣＫ２によってＲＡＭ６４に書き込まれた
データを読み出す。したがって、ＥＦＭ復調器６１から
出力されたデータに含まれるモータによる時間軸変動
（ジッタ）が吸収される。
示すものである。前記データスライス回路４から供給さ
れたＥＦＭ信号は、ＥＦＭ復調器６１に供給され復調さ
れる。このＥＦＭ復調器６１の出力データはサブコード
復調器６２に供給されるとともに、制御部６３に供給さ
れる。前記サブコード復調器６２はパリティデータＰ、
Ｑを含む３２シンボルのワード成分とサブコードデータ
成分とに分離する。前記制御部６３にはＲＡＭ(Random
Access Memory)６４が接続されている。このＲＡＭ６４
には書き込み用のクロック信号ＣＫ１、及び読み出し用
のクロック信号ＣＫ２が供給されている。これらクロッ
ク信号ＣＫ１、ＣＫ２はいずれも前記ＰＬＬクロック信
号ＰＬＣＫから生成されたクロック信号である。前記制
御部６３はクロック信号ＣＫ１によって前記ＥＦＭ復調
器６１から出力されたデータをＲＡＭ６４に書き込み、
クロック信号ＣＫ２によってＲＡＭ６４に書き込まれた
データを読み出す。したがって、ＥＦＭ復調器６１から
出力されたデータに含まれるモータによる時間軸変動
（ジッタ）が吸収される。
【００２８】前記ＲＡＭ６４から読み出されたデータは
誤り訂正部６５に供給される。この誤り訂正部６５は前
記ＰＬＬクロック信号ＰＬＣＫに従って、１フレーム当
り３２シンボルのデータ成分に対して、パリティシンボ
ルＰに基づき、Ｃ１系列の誤り訂正処理を行う。さら
に、２４シンボルのデータ及び４シンボルのパリティシ
ンボルＱに対してデインターリーブ処理を施す。この
後、パリティシンボルＱに基づきＣ２系列の誤り訂正処
理を行うことによりＣＩＲＣを復号する。この誤り訂正
処理の結果に基づき、訂正不能なデータについては例え
ば平均値を補正し、１６ビットのデジタルデータとして
出力する。オーディオ用ＣＤ再生装置の場合、前記１６
ビットのデジタルデータは図示せぬＤ／Ａ変換器へ供給
され、アナログ信号に変換される。このＤ／Ａ変換器の
出力信号は、図示せぬローパスフィルタへ供給され、こ
のローパスフィルタからオーディオ信号が出力される。
誤り訂正部６５に供給される。この誤り訂正部６５は前
記ＰＬＬクロック信号ＰＬＣＫに従って、１フレーム当
り３２シンボルのデータ成分に対して、パリティシンボ
ルＰに基づき、Ｃ１系列の誤り訂正処理を行う。さら
に、２４シンボルのデータ及び４シンボルのパリティシ
ンボルＱに対してデインターリーブ処理を施す。この
後、パリティシンボルＱに基づきＣ２系列の誤り訂正処
理を行うことによりＣＩＲＣを復号する。この誤り訂正
処理の結果に基づき、訂正不能なデータについては例え
ば平均値を補正し、１６ビットのデジタルデータとして
出力する。オーディオ用ＣＤ再生装置の場合、前記１６
ビットのデジタルデータは図示せぬＤ／Ａ変換器へ供給
され、アナログ信号に変換される。このＤ／Ａ変換器の
出力信号は、図示せぬローパスフィルタへ供給され、こ
のローパスフィルタからオーディオ信号が出力される。
【００２９】図３は、前記データスライス回路４の一例
を示すものである。このデータスライス回路４におい
て、前記アンプ３から出力されたＲＦ信号（図にはＲＦ
と記す）は比較器１０の非反転入力端に供給され、基準
電圧Ｖref は比較器１０の反転入力端に供給される。こ
の比較器１０はＲＦ信号と基準電圧Ｖref とを比較し、
ＲＦ信号を“０”又は“１”の２値データに変換する。
比較器１０の出力端はアップダウンカウンタ１１に接続
されている。アップダウンカウンタ１１には、カウント
用のクロック信号ＣＫが供給されている。このアップダ
ウンカウンタ１１は、比較器１０から出力されるデータ
“０”の期間とデータ“１”の期間に応じて、前記クロ
ック信号ＣＫをカウントし、その期間の差分データを出
力する。すなわち、このアップダウンカウンタ１１は、
比較器１０からデータ“０”が供給された場合、前記ク
ロック信号ＣＫをダウンカウントし、比較器１０からデ
ータ“１”が供給された場合、前記クロック信号ＣＫを
アップカウントする。したがって、このアップダウンカ
ウンタ１１からは、データ“０”の期間とデータ“１”
の期間の差分データが出力される。この差分データはＤ
／Ａ変換器１２に供給され、このＤ／Ａ変換器１２は差
分データをアナログ電圧に変換する。このアナログ電圧
は前記基準電圧Ｖref として比較器１０にフィードバッ
クされる。このフィードバックにより、比較器１０から
出力されるデータ“０”の期間とデータ“１”の期間が
等しくなるように制御される。このデータ“０”及びデ
ータ“１”はＥＦＭ信号を構成する。
を示すものである。このデータスライス回路４におい
て、前記アンプ３から出力されたＲＦ信号（図にはＲＦ
と記す）は比較器１０の非反転入力端に供給され、基準
電圧Ｖref は比較器１０の反転入力端に供給される。こ
の比較器１０はＲＦ信号と基準電圧Ｖref とを比較し、
ＲＦ信号を“０”又は“１”の２値データに変換する。
比較器１０の出力端はアップダウンカウンタ１１に接続
されている。アップダウンカウンタ１１には、カウント
用のクロック信号ＣＫが供給されている。このアップダ
ウンカウンタ１１は、比較器１０から出力されるデータ
“０”の期間とデータ“１”の期間に応じて、前記クロ
ック信号ＣＫをカウントし、その期間の差分データを出
力する。すなわち、このアップダウンカウンタ１１は、
比較器１０からデータ“０”が供給された場合、前記ク
ロック信号ＣＫをダウンカウントし、比較器１０からデ
ータ“１”が供給された場合、前記クロック信号ＣＫを
アップカウントする。したがって、このアップダウンカ
ウンタ１１からは、データ“０”の期間とデータ“１”
の期間の差分データが出力される。この差分データはＤ
／Ａ変換器１２に供給され、このＤ／Ａ変換器１２は差
分データをアナログ電圧に変換する。このアナログ電圧
は前記基準電圧Ｖref として比較器１０にフィードバッ
クされる。このフィードバックにより、比較器１０から
出力されるデータ“０”の期間とデータ“１”の期間が
等しくなるように制御される。このデータ“０”及びデ
ータ“１”はＥＦＭ信号を構成する。
【００３０】前記アップダウンカウンタ１１に供給され
るクロック信号ＣＫは、前記基準電圧Ｖref の制御帯域
が最適になる周波数を有し、前記ＰＬＬクロック信号Ｐ
ＬＣＫを分周器１３で１／Ｎに分周した信号である。こ
のクロック信号ＣＫは、前記ＰＬＬ回路５がＥＦＭ信号
にロックしていれば、周波数が再生速度に比例して変化
する。このため、データスライス回路４の基準電圧Ｖre
f の制御帯域は再生速度に応答して制御される。
るクロック信号ＣＫは、前記基準電圧Ｖref の制御帯域
が最適になる周波数を有し、前記ＰＬＬクロック信号Ｐ
ＬＣＫを分周器１３で１／Ｎに分周した信号である。こ
のクロック信号ＣＫは、前記ＰＬＬ回路５がＥＦＭ信号
にロックしていれば、周波数が再生速度に比例して変化
する。このため、データスライス回路４の基準電圧Ｖre
f の制御帯域は再生速度に応答して制御される。
【００３１】すなわち、再生速度が速くなると、ＰＬＬ
回路５が追従し、ＰＬＬクロック信号ＰＬＣＫの周波数
は高くなる。これと共に、アップダウンカウンタ１１の
クロック信号ＣＫも高くなるため、カウント結果の変化
が速くなり、アップダウンカウンタ１１の伝達利得が大
きくなる。したがって、フィードバックグループにおい
て、開ループ利得が大きくなり、制御帯域は高くなる。
逆に、再生速度が遅くなると、ＰＬＬクロック信号ＰＬ
ＣＫの周波数は低くなり、制御帯域は低くなる。
回路５が追従し、ＰＬＬクロック信号ＰＬＣＫの周波数
は高くなる。これと共に、アップダウンカウンタ１１の
クロック信号ＣＫも高くなるため、カウント結果の変化
が速くなり、アップダウンカウンタ１１の伝達利得が大
きくなる。したがって、フィードバックグループにおい
て、開ループ利得が大きくなり、制御帯域は高くなる。
逆に、再生速度が遅くなると、ＰＬＬクロック信号ＰＬ
ＣＫの周波数は低くなり、制御帯域は低くなる。
【００３２】上記実施例によれば、前記データ処理回路
６において、制御部６３は、ＰＬＬクロック信号ＰＬＣ
Ｋから生成されたクロック信号ＣＫ１によって、ＥＦＭ
復調器６１の出力データをＲＡＭ６４に書き込み、ＰＬ
Ｌクロック信号ＰＬＣＫから生成された別のクロック信
号ＣＫ２によって、ＲＡＭ６４から前記出力データを読
み出している。さらに、誤り訂正部６５はＰＬＬクロッ
ク信号ＰＬＣＫに応じて、誤り訂正処理を行っている。
したがって、再生速度が変化した場合においても、即座
にデータを出力できる。
６において、制御部６３は、ＰＬＬクロック信号ＰＬＣ
Ｋから生成されたクロック信号ＣＫ１によって、ＥＦＭ
復調器６１の出力データをＲＡＭ６４に書き込み、ＰＬ
Ｌクロック信号ＰＬＣＫから生成された別のクロック信
号ＣＫ２によって、ＲＡＭ６４から前記出力データを読
み出している。さらに、誤り訂正部６５はＰＬＬクロッ
ク信号ＰＬＣＫに応じて、誤り訂正処理を行っている。
したがって、再生速度が変化した場合においても、即座
にデータを出力できる。
【００３３】すなわち、図４（ａ）に示すように、角速
度が約５００ rpmで回転されたディスクの内周をアクセ
スした後、角速度が約２００ rpmで回転されるディスク
の外周をアクセスする場合において、時間ｔ１の間にお
いて、ピックアップ２をディスクの内周から外周に移動
したと仮定する。この場合、図４（ｂ）に示すように、
時間ｔ１が経過した時点において、線速度は５００／２
００＝２．５倍となっている。
度が約５００ rpmで回転されたディスクの内周をアクセ
スした後、角速度が約２００ rpmで回転されるディスク
の外周をアクセスする場合において、時間ｔ１の間にお
いて、ピックアップ２をディスクの内周から外周に移動
したと仮定する。この場合、図４（ｂ）に示すように、
時間ｔ１が経過した時点において、線速度は５００／２
００＝２．５倍となっている。
【００３４】従来のディスク再生装置において、データ
処理回路はＲＡＭにデータを書き込む場合、ＰＬＬクロ
ック信号ＰＬＣＫを使用し、ＲＡＭからデータを読み出
す場合、水晶系の基準クロック信号ＸＣＬＫを使用して
いる。さらに、誤り訂正部も水晶系の基準クロック信号
ＸＣＬＫを使用している。このため、図４（ｃ）に示す
ように、線速度が１倍速となるまでの期間は、安定して
データを再生できないため、再生が中断される。
処理回路はＲＡＭにデータを書き込む場合、ＰＬＬクロ
ック信号ＰＬＣＫを使用し、ＲＡＭからデータを読み出
す場合、水晶系の基準クロック信号ＸＣＬＫを使用して
いる。さらに、誤り訂正部も水晶系の基準クロック信号
ＸＣＬＫを使用している。このため、図４（ｃ）に示す
ように、線速度が１倍速となるまでの期間は、安定して
データを再生できないため、再生が中断される。
【００３５】これに対して、この実施例の場合、ＰＬＬ
クロック信号ＰＬＣＫは再生速度に同期している。この
ため、時間ｔ１を経過した時点で、安定してデータを再
生できるため、図４（ｄ）に示すように、確実にデータ
を出力することができる。したがって、アクセス後、デ
ータの出力を再開するまでの時間を短縮できる。
クロック信号ＰＬＣＫは再生速度に同期している。この
ため、時間ｔ１を経過した時点で、安定してデータを再
生できるため、図４（ｄ）に示すように、確実にデータ
を出力することができる。したがって、アクセス後、デ
ータの出力を再開するまでの時間を短縮できる。
【００３６】しかも、データスライス回路４は、ＰＬＬ
クロック信号ＰＬＣＫに応じて、基準電圧Ｖref の制御
帯域を制御しているため、再生速度に合わせた最適な制
御帯域を確保できる。したがって、全ての再生速度に対
して同じ性能を確保できる。
クロック信号ＰＬＣＫに応じて、基準電圧Ｖref の制御
帯域を制御しているため、再生速度に合わせた最適な制
御帯域を確保できる。したがって、全ての再生速度に対
して同じ性能を確保できる。
【００３７】図５は、データスライス回路４の他の例を
示すものであり、図３と同一部分には同一符号を付し、
異なる部分についてのみ説明する。
示すものであり、図３と同一部分には同一符号を付し、
異なる部分についてのみ説明する。
【００３８】図３に示すデータスライス回路は、分周器
１３の出力信号をアップタウンカウンタ１１のクロック
信号ＣＫとした。この例は、分周器１３に加えて、分周
器１５、スイッチ１６をさらに有している。前記分周器
１３は前述したように、ＰＬＬクロック信号ＰＬＣＫを
１／Ｎに分周し、ＰＬＬ系のクロック信号ＣＫを生成す
る。前記分周器１５はシステム基準クロック信号ＸＣＫ
を１／Ｍに分周し、周波数が固定された水晶系のクロッ
ク信号ＣＫを生成する。スイッチ１６は、例えばデータ
処理回路６から出力されるロック／アンロック信号（Ｌ
Ｓ／ＵＬＳ）に応じて、前記分周器１３から出力される
クロック信号ＣＫ、及び前記分周器１５から出力される
クロック信号ＣＫのいずれか一方を選択し、アップタウ
ンカウンタ１１に供給する。
１３の出力信号をアップタウンカウンタ１１のクロック
信号ＣＫとした。この例は、分周器１３に加えて、分周
器１５、スイッチ１６をさらに有している。前記分周器
１３は前述したように、ＰＬＬクロック信号ＰＬＣＫを
１／Ｎに分周し、ＰＬＬ系のクロック信号ＣＫを生成す
る。前記分周器１５はシステム基準クロック信号ＸＣＫ
を１／Ｍに分周し、周波数が固定された水晶系のクロッ
ク信号ＣＫを生成する。スイッチ１６は、例えばデータ
処理回路６から出力されるロック／アンロック信号（Ｌ
Ｓ／ＵＬＳ）に応じて、前記分周器１３から出力される
クロック信号ＣＫ、及び前記分周器１５から出力される
クロック信号ＣＫのいずれか一方を選択し、アップタウ
ンカウンタ１１に供給する。
【００３９】すなわち、ＰＬＬ回路５がロックしている
場合、データ処理回路６において、２４ビットのフレー
ム同期信号が７．３５ｋＨｚ毎に検出され、ロックして
いない場合、この信号の検出周期が変化する。ＰＬＬ回
路５がロックしている場合、前記スイッチ１６は、前記
分周器１３から出力されるＰＬＬ系のクロック信号ＣＫ
を選択し、ＰＬＬ回路５がロックしていない場合、前記
スイッチ１６は、前記分周器１５から出力される水晶系
のクロック信号ＣＫを選択する。水晶系のクロック信号
ＣＫの周波数は、再生速度がその変化範囲の中心の時、
制御帯域が最適となる周波数に設定されている。したが
って、何らかの要因でＰＬＬ回路５の引き込みが遅れた
場合、データスライス回路４の制御帯域が最適値から大
きくずれることを防止できる。前記スイッチ１６の切換
え条件は、ＰＬＬ回路５が完全にロック状態、又はアン
ロック状態の場合に限らず、ロック状態、又はアンロッ
ク状態から若干ずれた範囲において切り換えてもよい。
前記スイッチ１６の切換え条件をまとめると次のように
なる。
場合、データ処理回路６において、２４ビットのフレー
ム同期信号が７．３５ｋＨｚ毎に検出され、ロックして
いない場合、この信号の検出周期が変化する。ＰＬＬ回
路５がロックしている場合、前記スイッチ１６は、前記
分周器１３から出力されるＰＬＬ系のクロック信号ＣＫ
を選択し、ＰＬＬ回路５がロックしていない場合、前記
スイッチ１６は、前記分周器１５から出力される水晶系
のクロック信号ＣＫを選択する。水晶系のクロック信号
ＣＫの周波数は、再生速度がその変化範囲の中心の時、
制御帯域が最適となる周波数に設定されている。したが
って、何らかの要因でＰＬＬ回路５の引き込みが遅れた
場合、データスライス回路４の制御帯域が最適値から大
きくずれることを防止できる。前記スイッチ１６の切換
え条件は、ＰＬＬ回路５が完全にロック状態、又はアン
ロック状態の場合に限らず、ロック状態、又はアンロッ
ク状態から若干ずれた範囲において切り換えてもよい。
前記スイッチ１６の切換え条件をまとめると次のように
なる。
【００４０】（１）ＰＬＬ回路がロック状態ではＰＬＬ
系のクロック信号ＣＫを選択し、アンロック状態では水
晶系のクロック信号ＣＫを選択する。
系のクロック信号ＣＫを選択し、アンロック状態では水
晶系のクロック信号ＣＫを選択する。
【００４１】（２）ＰＬＬ回路で生成されるクロック信
号の周波数がＥＦＭ信号に対して±ｄ％の周波数の範囲
に入れば、ＰＬＬ系のクロック信号ＣＫを選択し、その
周波数の範囲外の場合、水晶系のクロック信号ＣＫを選
択する。周波数範囲ｄ％は予め定めておく。
号の周波数がＥＦＭ信号に対して±ｄ％の周波数の範囲
に入れば、ＰＬＬ系のクロック信号ＣＫを選択し、その
周波数の範囲外の場合、水晶系のクロック信号ＣＫを選
択する。周波数範囲ｄ％は予め定めておく。
【００４２】なお、この発明は上記実施例に限定される
ものではなく、発明の要旨を変えない範囲において、種
々変形実施可能なことは勿論である。
ものではなく、発明の要旨を変えない範囲において、種
々変形実施可能なことは勿論である。
【００４３】
【発明の効果】以上、詳述したようにこの発明によれ
ば、ＰＬＬ回路により、データスライス回路から出力さ
れるＥＦＭ信号に基づいて、データの再生速度に同期し
たクロック信号を生成し、データ処理回路はこのクロッ
ク信号を用いてＥＦＭ信号を復調し、この復調されたデ
ータの時間軸の変動を除去している。したがって、デー
タの再生速度を連続的に可変できる。しかも、データス
ライス回路はデータの再生速度に同期したクロック信号
に基づいて、データをスライスするための基準電圧を生
成しているため、この基準電圧の制御帯域を再生速度に
合わせて連続的に変化させることができる。したがっ
て、再生速度を連続的に可変した場合においても、再生
速度に対応して確実にデータをスライスでき、再生速度
によって再生性能が変化することを防止できる。
ば、ＰＬＬ回路により、データスライス回路から出力さ
れるＥＦＭ信号に基づいて、データの再生速度に同期し
たクロック信号を生成し、データ処理回路はこのクロッ
ク信号を用いてＥＦＭ信号を復調し、この復調されたデ
ータの時間軸の変動を除去している。したがって、デー
タの再生速度を連続的に可変できる。しかも、データス
ライス回路はデータの再生速度に同期したクロック信号
に基づいて、データをスライスするための基準電圧を生
成しているため、この基準電圧の制御帯域を再生速度に
合わせて連続的に変化させることができる。したがっ
て、再生速度を連続的に可変した場合においても、再生
速度に対応して確実にデータをスライスでき、再生速度
によって再生性能が変化することを防止できる。
【図１】この発明のディスク再生装置の実施例を示す構
成図。
成図。
【図２】図１に示すデータ処理回路を概略的に示す構成
図。
図。
【図３】図１に示すデータスライス回路の一例を示す構
成図。
成図。
【図４】図４（ａ）（ｂ）はこの発明の動作を示す図、
図４（ｃ）は従来の装置の動作を示す図、図４（ｄ）は
この発明の動作を示す図。
図４（ｃ）は従来の装置の動作を示す図、図４（ｄ）は
この発明の動作を示す図。
【図５】図１に示すデータスライス回路の他の例を示す
構成図。
構成図。
１…ディスク、２…光学式ピックアップ、３…アンプ、
４…データスライス回路、５…ＰＬＬ回路、６…データ
処理回路、７…モータ制御回路、１０…比較器、１１…
アップダウンカウンタ、１２…Ｄ／Ａ変換器、１３、１
５…分周器、１６…スイッチ、６１…ＥＦＭ復調器、６
２…サブコード復調器、６３…制御部、６４…ＲＡＭ、
６５…誤り訂正部。
４…データスライス回路、５…ＰＬＬ回路、６…データ
処理回路、７…モータ制御回路、１０…比較器、１１…
アップダウンカウンタ、１２…Ｄ／Ａ変換器、１３、１
５…分周器、１６…スイッチ、６１…ＥＦＭ復調器、６
２…サブコード復調器、６３…制御部、６４…ＲＡＭ、
６５…誤り訂正部。
Claims (8)
- 【請求項１】ディスクに記録されたデータを光学的に読
み出し、電気信号に変換する光電変換手段と、 前記光電変換手段から供給される電気信号を増幅する増
幅器と、 前記増幅器から供給される電気信号を２値化し、ＥＦＭ
信号を生成するデータスライス回路と、 前記データスライス回路から供給されるＥＦＭ信号に基
づき、データの再生速度の変化に応じたクロック信号を
生成するＰＬＬ回路と、 前記ＰＬＬ回路から供給されるクロック信号に応じて、
前記データスライス回路から供給される前記ＥＦＭ信号
を復調し、データを再生するデータ処理回路とを備え、 前記データスライス回路は、 前記増幅器から供給される前記電気信号と基準電圧とを
比較し、前記電気信号と基準電圧とに応じてデータ
“０”とデータ“１”のうちの１つデータを出力する比
較器と、 前記ＰＬＬ回路から供給されるクロック信号を分周し、
カウント用のクロック信号を生成する分周器と、 前記比較器から供給されるデータ“０”の期間とデータ
“１”の期間に応じて、前記分周器から供給されるカウ
ント用のクロック信号をカウントし、これらの差分デー
タを出力するアップダウンカウンタと、 前記アップダウンカウンタから出力される前記差分デー
タが供給され、この差分データをアナログ電圧に変換
し、前記基準電圧として前記比較器に供給するデジタル
／アナログ変換器とを具備することを特徴とするディス
ク再生装置。 - 【請求項２】ディスクに記録されたデータを光学的に読
み出し、電気信号に変換する光電変換手段と、 前記光電変換手段から供給される電気信号を２値化し、
ＥＦＭ信号を生成するデータスライス回路と、 前記データスライス回路から供給されるＥＦＭ信号に基
づき、データの再生速度の変化に応じたクロック信号を
生成するＰＬＬ回路と、 前記ＰＬＬ回路から供給されるクロック信号に応じて、
前記データスライス回路から供給される前記ＥＦＭ信号
を復調し、データを再生するデータ処理回路とを備え、 前記データスライス回路は、 前記ＰＬＬ回路から供給されるクロック信号に基づいて
クロック信号を生成する第１のクロック信号生成器と、 水晶振動子によって発生された基準クロック信号に基づ
いてクロック信号を生成する第２のクロック信号生成器
と、 前記第１、第２のクロック信号生成器に接続され、第
１、第２のクロック信号生成器から出力されるクロック
信号のうちの１つを選択するスイッチと、 前記光電変換手段から供給される前記電気信号と基準電
圧とを比較し、前記電気信号と基準電圧とに応じてデー
タ“０”とデータ“１”のうちの１つデータを出力する
比較器と、 前記比較器から出力されるデータ“０”の期間とデータ
“１”の期間に応じて、前記スイッチから供給されるク
ロック信号をカウントし、これらの差分データを出力す
るアップダウンカウンタと、 前記アップダウンカウンタから出力される前記差分デー
タが供給され、この差分データをアナログ電圧に変換
し、前記基準電圧として前記比較器に供給するデジタル
／アナログ変換器とを具備することを特徴とするディス
ク再生装置。 - 【請求項３】前記第１のクロック信号生成器は、前記Ｐ
ＬＬ回路から供給されるクロック信号を分周する分周器
によって構成され、前記第２のクロック信号生成器は水
晶振動子によって発生された基準クロック信号を分周す
る分周器によって構成されていることを特徴とする請求
項２に記載のディスク再生装置。 - 【請求項４】ディスクに記録されたデータを光学的に読
み出し、電気信号に変換する光電変換手段と、 前記光電変換手段から供給される電気信号を２値化し、
ＥＦＭ信号を生成するデータスライス回路と、 前記データスライス回路から供給されるＥＦＭ信号に基
づき、データの再生速度の変化に応じたクロック信号を
生成するＰＬＬ回路と、 前記ＰＬＬ回路から供給されるクロック信号に応じて、
前記データスライス回路から供給される前記ＥＦＭ信号
を復調し、データを再生するデータ処理回路とを備え、 前記データスライス回路は、 前記光電変換手段から供給される前記電気信号と基準電
圧とを比較し、前記電気信号と基準電圧とに応じてデー
タ“０”とデータ“１”のうちの１つデータを出力する
比較器と、 前記ＰＬＬ回路から供給されるクロック信号に基づい
て、前記比較器から供給されるデータ“０”の期間とデ
ータ“１”の期間の差分データを検出する検出手段と、 前記検出手段から出力される前記差分データが供給さ
れ、この差分データから前記基準電圧を生成し、前記比
較器に供給する電圧生成手段とを具備することを特徴と
するディスク再生装置。 - 【請求項５】ディスクに記録されたデータを電気信号と
して読み出す読み出し手段と、 前記読み出し手段から供給される電気信号を２値化し、
ＥＦＭ信号を生成するデータスライス回路と、 前記データスライス回路から供給されるＥＦＭ信号に基
づき、データの再生速度の変化に応じたクロック信号を
生成するＰＬＬ回路と、 前記ＰＬＬ回路から供給されるクロック信号に応じて、
前記データスライス回路から供給される前記ＥＦＭ信号
を復調し、データを再生するデータ処理回路とを備え、 前記データスライス回路は、 前記ディスクから読み出されたデータに対応する電気信
号と基準電圧とを比較し、前記電気信号と基準電圧とに
応じてデータ“０”とデータ“１”のうちの１つデータ
を出力する比較器と、 前記比較器から供給されるデータ“０”の期間とデータ
“１”の期間に応じて、前記ＰＬＬ回路から供給される
クロック信号をカウントし、これらの差分データを出力
するアップダウンカウンタと、 前記アップダウンカウンタから出力される前記差分デー
タが供給され、この差分データをアナログ電圧に変換
し、前記基準電圧として前記比較器に供給するデジタル
／アナログ変換器とを具備することを特徴とするディス
ク再生装置。 - 【請求項６】前記データ処理回路は、前記データスライ
ス回路から供給される前記ＥＦＭ信号を復調する第１の
復調器と、 前記第１の復調器から出力されるデータを記憶するメモ
リと、 前記ＰＬＬ回路から供給されるクロック信号に応じて、
前記第１の復調器の出力データを前記メモリに書き込
み、前記クロック信号に応じて、前記メモリに書き込ま
れたデータを読み出す制御部と、 前記ＰＬＬ回路から供給されるクロック信号に応じて、
前記制御部から出力されるデータの誤りを訂正する誤り
訂正回路とを具備することを特徴とする請求項１、２、
４、５のいずれかに記載のディスク再生装置。 - 【請求項７】ディスクに記録されたデータを電気信号と
して読み出す読み出し手段と、 前記読み出し手段から供給される電気信号を２値化し、
ＥＦＭ信号を生成するデータスライス回路と、 前記データスライス回路から供給されるＥＦＭ信号に基
づき、データの再生速度の変化に応じたクロック信号を
生成するＰＬＬ回路と、 前記ＰＬＬ回路から供給されるクロック信号に応じて、
前記データスライス回路から供給される前記ＥＦＭ信号
を復調し、データを再生するデータ処理回路とを備え、 前記データ処理回路は、 前記データスライス回路から供給される前記ＥＦＭ信号
を復調する第１の復調器と、 前記第１の復調器から出力されるデータを記憶するメモ
リと、 前記ＰＬＬ回路から供給されるクロック信号に応じて、
前記第１の復調器の出力データを前記メモリに書き込
み、前記クロック信号に応じて、前記メモリに書き込ま
れたデータを読み出す制御部と、 前記ＰＬＬ回路から供給されるクロック信号に応じて、
前記制御部から出力されるデータの誤りを訂正する誤り
訂正回路とを有し、 前記データスライス回路は、 前記ディスクから読み出されたデータに対応する電気信
号と基準電圧とを比較し、前記電気信号と基準電圧とに
応じてデータ“０”とデータ“１”のうちの１つデータ
を出力する比較器と、 前記比較器から供給されるデータ“０”の期間とデータ
“１”の期間に応じて、前記ＰＬＬ回路から供給される
クロック信号をカウントし、これらの差分データを出力
するアップダウンカウンタと、 前記アップダウンカウンタから出力される前記差分デー
タが供給され、この差分データをアナログ電圧に変換
し、前記基準電圧として前記比較器に供給するデジタル
／アナログ変換器とを具備することを特徴とするディス
ク再生装置。 - 【請求項８】前記第１の復調器の出力データからサブコ
ードデータを復調する第２の復調器を具備することを特
徴とする請求項６、７に記載のディスク再生装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6262763A JP2885650B2 (ja) | 1993-11-11 | 1994-10-26 | ディスク再生装置 |
| EP94117759A EP0653753B1 (en) | 1993-11-11 | 1994-11-10 | Disk reproduction apparatus capable of continuously varying a reproduction speed |
| DE69420359T DE69420359T2 (de) | 1993-11-11 | 1994-11-10 | Plattenwiedergabegerät mit Fähigkeit zur kontinuierlichen Änderung der Wiedergabegeschwindigkeit |
| KR1019940029562A KR0150493B1 (ko) | 1993-11-11 | 1994-11-11 | 디스크 재생장치 |
| US08/512,076 US5526339A (en) | 1993-11-11 | 1995-08-07 | Disk reproduction apparatus capable of continuously varying a reproduction speed |
| US09/100,779 USRE36933E (en) | 1993-11-11 | 1998-06-10 | Disk reproduction apparatus capable of continuously varying a reproduction speed |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30586193 | 1993-11-11 | ||
| JP5-305861 | 1993-11-11 | ||
| JP6262763A JP2885650B2 (ja) | 1993-11-11 | 1994-10-26 | ディスク再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07182796A JPH07182796A (ja) | 1995-07-21 |
| JP2885650B2 true JP2885650B2 (ja) | 1999-04-26 |
Family
ID=26545698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6262763A Expired - Fee Related JP2885650B2 (ja) | 1993-11-11 | 1994-10-26 | ディスク再生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5526339A (ja) |
| EP (1) | EP0653753B1 (ja) |
| JP (1) | JP2885650B2 (ja) |
| KR (1) | KR0150493B1 (ja) |
| DE (1) | DE69420359T2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3059860B2 (ja) * | 1993-07-07 | 2000-07-04 | 三洋電機株式会社 | ディスクプレーヤ |
| JP3594374B2 (ja) * | 1995-09-29 | 2004-11-24 | 松下電器産業株式会社 | ナビゲーション装置 |
| JP4112644B2 (ja) | 1996-02-28 | 2008-07-02 | パイオニア株式会社 | 情報記録媒体、情報記録装置及び情報記録方法並びに情報再生装置及び情報再生方法 |
| JPH09274770A (ja) * | 1996-04-03 | 1997-10-21 | Matsushita Electric Ind Co Ltd | 光ディスク再生装置及び再生方法 |
| US6009053A (en) * | 1996-05-16 | 1999-12-28 | Tottori Sanyo Electric Co., Ltd. | Optical disk vibration sensing and reproducing device |
| US5886966A (en) * | 1996-05-16 | 1999-03-23 | Sanyo Electric Co., Ltd. | Optical disk vibration sensing and reproducing device |
| USRE39491E1 (en) * | 1996-05-16 | 2007-02-20 | Sanyo Electric Co., Ltd. | Optical disk vibration sensing and reproducing device |
| JP3363712B2 (ja) * | 1996-08-06 | 2003-01-08 | 株式会社リコー | 光ディスク装置 |
| DE19715274A1 (de) * | 1997-04-12 | 1998-10-15 | Thomson Brandt Gmbh | Gerät zum Lesen und/oder Beschreiben optischer Aufzeichnungsträger |
| JP3607048B2 (ja) * | 1997-06-26 | 2005-01-05 | 株式会社東芝 | ディスク再生装置及びデータスライス回路 |
| JPH1116293A (ja) * | 1997-06-26 | 1999-01-22 | Toshiba Corp | 電圧制御発振回路及びディスク再生装置 |
| US7246897B2 (en) * | 1997-07-15 | 2007-07-24 | Silverbrook Research Pty Ltd | Media cartridge for inkjet printhead |
| KR19990024305A (ko) * | 1997-08-20 | 1999-04-06 | 윤종용 | 디지털 비디오 디스크 램의 데이터 슬라이스회로 |
| EP1064649B1 (en) | 1998-02-27 | 2012-04-25 | Doug Carson & Associates, Inc. | Individual adjustment of pit and land transition locations in an optical disc mastering process |
| JP3916769B2 (ja) | 1998-06-02 | 2007-05-23 | 株式会社東芝 | ディスク再生装置及びディスク再生制御回路 |
| JP3528692B2 (ja) * | 1999-07-30 | 2004-05-17 | 株式会社日立製作所 | 情報記録再生装置、レーザドライバ、および、レーザドライバの駆動方法 |
| DE19961440A1 (de) | 1999-12-20 | 2001-06-21 | Thomson Brandt Gmbh | Gerät zum Lesen und/oder Schreiben optischer Aufzeichnungsträger |
| JP3956582B2 (ja) * | 2000-05-30 | 2007-08-08 | ヤマハ株式会社 | Ａ／ｄ変換回路 |
| JP3946421B2 (ja) * | 2000-08-04 | 2007-07-18 | 株式会社リコー | 光ディスク装置 |
| US7568081B2 (en) * | 2000-11-15 | 2009-07-28 | Doug Carson & Associates, Inc. | Authenticating a data storage medium using predetermined inter-sector relationships |
| US6477124B2 (en) | 2000-11-15 | 2002-11-05 | Doug Carson & Associates, Inc. | Varying the rate at which data appear on an optical disc rotated at a constant linear velocity to prevent unauthorized duplication of the disc |
| JP2002157841A (ja) * | 2000-11-16 | 2002-05-31 | Matsushita Electric Ind Co Ltd | ディスク再生装置のクロック抽出装置 |
| JP2002175674A (ja) * | 2000-12-05 | 2002-06-21 | Sony Corp | フェイズロックドループ回路 |
| EP1609148A4 (en) | 2003-03-31 | 2011-11-23 | Samsung Electronics Co Ltd | DEVICE FOR USE WITH AN INFORMATION STORAGE MEDIUM CONTAINING ADVANCED AV (ENAV) BUFFER CONFIGURATION INFORMATION, METHOD OF PLAYING DAF R AND METHOD OF MANAGING THE BUFFER |
| US7274645B2 (en) * | 2003-06-10 | 2007-09-25 | Matsushita Electric Industrial Co., Ltd. | Reproduction signal processing apparatus and optical disc player including the same |
| KR100599128B1 (ko) * | 2004-07-08 | 2006-07-12 | 삼성전자주식회사 | 광디스크 재생장치 및 그의 최적 재생속도 결정방법 |
| JP4317826B2 (ja) * | 2005-03-10 | 2009-08-19 | パナソニック株式会社 | ジッタ検出装置 |
| US20080136468A1 (en) * | 2006-12-06 | 2008-06-12 | Dandan Li | Method and system for doubling phase-frequency detector comparison frequency for a fractional-n pll |
| TWI560965B (en) * | 2015-07-16 | 2016-12-01 | Actron Technology Corp | De-glitch circuit and de-glitch method and short circuit protection device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3845500A (en) * | 1973-11-12 | 1974-10-29 | Ibm | Head to track alignment in a rotating head magnetic tape unit |
| JPS5539478A (en) * | 1978-09-14 | 1980-03-19 | Sony Corp | Regenerator of video signal |
| EP0077075B1 (en) * | 1981-10-14 | 1986-07-16 | Hitachi, Ltd. | Digital player for reproducing a digital signal sequence |
| US5410527A (en) * | 1985-05-14 | 1995-04-25 | Canon Kabushiki Kaisha | Information recording/reproducing apparatus including setting optimum recording condition or reproducing condition |
| JPS62172567A (ja) * | 1986-01-24 | 1987-07-29 | Toshiba Corp | デイスク再生装置 |
| US5005164A (en) * | 1987-04-28 | 1991-04-02 | Sharp Kabushiki Kaisha | Recording and reproducing apparatus |
| JPH03171437A (ja) * | 1989-11-30 | 1991-07-24 | Matsushita Electric Ind Co Ltd | 信号記録方法と最適パワー設定装置 |
| US5418770A (en) * | 1990-06-29 | 1995-05-23 | Hitachi, Ltd. | Method of and apparatus for correcting edge interval of pit in optical recording/read-out apparatus |
| JP2915098B2 (ja) * | 1990-06-29 | 1999-07-05 | 株式会社日立製作所 | ディジタル信号記録再生装置 |
| JP2807362B2 (ja) * | 1991-09-30 | 1998-10-08 | 株式会社東芝 | 情報再生装置 |
| JP3039056B2 (ja) * | 1991-11-25 | 2000-05-08 | ソニー株式会社 | 追記型光ディスク記録装置 |
| JP2920034B2 (ja) * | 1992-12-28 | 1999-07-19 | 株式会社東芝 | ディスク再生装置及び信号処理回路 |
| JP2830776B2 (ja) * | 1995-05-26 | 1998-12-02 | 日本電気株式会社 | 高密度記録向けクロック抽出方式 |
-
1994
- 1994-10-26 JP JP6262763A patent/JP2885650B2/ja not_active Expired - Fee Related
- 1994-11-10 DE DE69420359T patent/DE69420359T2/de not_active Expired - Lifetime
- 1994-11-10 EP EP94117759A patent/EP0653753B1/en not_active Expired - Lifetime
- 1994-11-11 KR KR1019940029562A patent/KR0150493B1/ko not_active IP Right Cessation
-
1995
- 1995-08-07 US US08/512,076 patent/US5526339A/en not_active Ceased
-
1998
- 1998-06-10 US US09/100,779 patent/USRE36933E/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5526339A (en) | 1996-06-11 |
| JPH07182796A (ja) | 1995-07-21 |
| DE69420359D1 (de) | 1999-10-07 |
| KR950015321A (ko) | 1995-06-16 |
| USRE36933E (en) | 2000-10-31 |
| EP0653753A3 (en) | 1995-10-18 |
| KR0150493B1 (ko) | 1998-10-15 |
| EP0653753A2 (en) | 1995-05-17 |
| DE69420359T2 (de) | 2000-01-13 |
| EP0653753B1 (en) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2885650B2 (ja) | ディスク再生装置 | |
| US4495474A (en) | PLL Control circuit for recovery of data from audio disk | |
| US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
| US5982724A (en) | Disk reproducing apparatus having active wide-range PLL device | |
| JP2920034B2 (ja) | ディスク再生装置及び信号処理回路 | |
| US5596558A (en) | Data reproducing apparatus with controlled comparator for reducing connection error of main data with corresponding error correction decoded data | |
| JPH10215175A (ja) | Ｐｌｌ回路及び信号再生装置 | |
| JP3607048B2 (ja) | ディスク再生装置及びデータスライス回路 | |
| KR100208714B1 (ko) | 다종 광디스크 선택적 재생시스템 | |
| JP3492647B2 (ja) | 情報記録方法及びその装置 | |
| JPH0877691A (ja) | ディスク再生装置及び信号処理回路 | |
| KR100422600B1 (ko) | 재생장치및회전서보회로 | |
| JPH06119710A (ja) | ディスク再生装置 | |
| JP3025000B2 (ja) | ディジタルデータ再生装置 | |
| WO2004095454A1 (ja) | 再生装置および方法 | |
| JPH08185666A (ja) | ディスク再生装置及び信号処理回路 | |
| JPS60171680A (ja) | デイジタルオ−デイオデイスク再生装置 | |
| JP2839620B2 (ja) | クロック生成用ｐｌｌ回路 | |
| JPH07134873A (ja) | ディスク再生装置及び信号処理回路 | |
| JP3289287B2 (ja) | ディスク状記録媒体の再生装置及び記録方法 | |
| JPH1125588A (ja) | ディスクモータ制御回路及びこれを用いたディスク再生装置 | |
| JP3248197B2 (ja) | ディスク状記録媒体の記録方法 | |
| JPS6258067B2 (ja) | ||
| JPH04315876A (ja) | データ再生処理装置 | |
| JP2002150696A (ja) | 再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |