JPS5894254A - デイジタル信号伝送装置 - Google Patents
デイジタル信号伝送装置Info
- Publication number
- JPS5894254A JPS5894254A JP56192572A JP19257281A JPS5894254A JP S5894254 A JPS5894254 A JP S5894254A JP 56192572 A JP56192572 A JP 56192572A JP 19257281 A JP19257281 A JP 19257281A JP S5894254 A JPS5894254 A JP S5894254A
- Authority
- JP
- Japan
- Prior art keywords
- block
- output
- data
- block synchronization
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ディジタルビデオ信号を記録再生するディ
ジタルＶＴＲやデータレコーダ等に適用されるディジタ
ル信号伝送装置に関する。
ジタルＶＴＲやデータレコーダ等に適用されるディジタ
ル信号伝送装置に関する。
データを伝送する場合にけ、その複数サンプル毎をｌゾ
ロツクとして、各ブロックにブロック同期信号及びブロ
ック毎のエラー検出コードが付加される。また、所定数
のブロックの集合を単位として、その中で各ブロックが
第何番目のブロックであるかの番号付けが行なわれる。
ロツクとして、各ブロックにブロック同期信号及びブロ
ック毎のエラー検出コードが付加される。また、所定数
のブロックの集合を単位として、その中で各ブロックが
第何番目のブロックであるかの番号付けが行なわれる。
所定数のブロックからなる単位は、ディジタルＶＴＲを
例にとると、１回のヘッドスキャンで記録再生されるデ
ータと対応している。そして、再生されたデータに関し
て、データの頭出しを行なうために、従来では、回転ヘ
ッドの回転位相を磁気的に検出することで得られる検出
パルス又はサーボリファレンス信号を用いてウィンドパ
ルスを形成し、ウィンド幅内にはいるブロック同期信号
をデータの先頭とする方法、又はデータの先頭のブロッ
ク同期信号（以下Ｖプロツレ同期信号と称する）を他の
ブロック同期信号と区別して挿入し、再生時にウィンド
を使わず、再生信号のみからＶブロック同期信号を抽出
する方法を用いている。前者は、回路構成が簡単である
が、ウィンド幅を余り広げられないため、ジッタに対し
て不利である。後者は、ジッタに対して有利であるが回
路構成が複雑になる欠点がある。
例にとると、１回のヘッドスキャンで記録再生されるデ
ータと対応している。そして、再生されたデータに関し
て、データの頭出しを行なうために、従来では、回転ヘ
ッドの回転位相を磁気的に検出することで得られる検出
パルス又はサーボリファレンス信号を用いてウィンドパ
ルスを形成し、ウィンド幅内にはいるブロック同期信号
をデータの先頭とする方法、又はデータの先頭のブロッ
ク同期信号（以下Ｖプロツレ同期信号と称する）を他の
ブロック同期信号と区別して挿入し、再生時にウィンド
を使わず、再生信号のみからＶブロック同期信号を抽出
する方法を用いている。前者は、回路構成が簡単である
が、ウィンド幅を余り広げられないため、ジッタに対し
て不利である。後者は、ジッタに対して有利であるが回
路構成が複雑になる欠点がある。
この発明は、基本的には、他のブロック同期信号と区別
できるＶブロック同期信号を用いるものであるが、簡単
で且つ確実にＶブロック同期信号を再生信号から抽出す
ることができる構成の実現を目的とするものである。
できるＶブロック同期信号を用いるものであるが、簡単
で且つ確実にＶブロック同期信号を再生信号から抽出す
ることができる構成の実現を目的とするものである。
以下、この発明を回転ヘッド形のディジタルＶＴＲｋ適
用した一実施例について説明する。このディジタルＶＴ
Ｒは、／フィールド分のビデオデータを複数個のセグメ
ン）Ｋ分割し、回転ヘッドが磁気テープを７回スキャン
する間に、ｌセグメント分のデータを記鍮する構成とさ
れてお９、このセグメントの最初のブロックに頭出しの
ためのＶブロック同期信号を挿入する。第１図は、この
Ｖブロック同期信号の説明に用いるもので、Ｎサンプル
からなるブロックのうちの第１ブロツクが■ブロック同
期信号とされ、この第１ブロツクの先頭にＭワードのブ
ロック同期信号（ｌワードが２サンプルからなる）を繰
り返し挿入し、第１ブロツクの残りの（Ｎ−ＪＭ）サン
プルとして＋１ｆつステップ的に増加する数列データ（
０，／、２．・・・−・−Ｎ−，２Ｍ−２、Ｎ−、？Ｍ
−／）を挿入する。第２ゾロツク以降は、ｌワードのブ
ロック同期信号とその後に続くデータとからなる構成の
ものとされている。
用した一実施例について説明する。このディジタルＶＴ
Ｒは、／フィールド分のビデオデータを複数個のセグメ
ン）Ｋ分割し、回転ヘッドが磁気テープを７回スキャン
する間に、ｌセグメント分のデータを記鍮する構成とさ
れてお９、このセグメントの最初のブロックに頭出しの
ためのＶブロック同期信号を挿入する。第１図は、この
Ｖブロック同期信号の説明に用いるもので、Ｎサンプル
からなるブロックのうちの第１ブロツクが■ブロック同
期信号とされ、この第１ブロツクの先頭にＭワードのブ
ロック同期信号（ｌワードが２サンプルからなる）を繰
り返し挿入し、第１ブロツクの残りの（Ｎ−ＪＭ）サン
プルとして＋１ｆつステップ的に増加する数列データ（
０，／、２．・・・−・−Ｎ−，２Ｍ−２、Ｎ−、？Ｍ
−／）を挿入する。第２ゾロツク以降は、ｌワードのブ
ロック同期信号とその後に続くデータとからなる構成の
ものとされている。
かかるパターンのＶブロック同期信号を挿入しておくこ
とによって、再生データのみからデータの頭出しを行な
うことができる。つまり、再生データを常に監視するこ
とＫよって連続する数列データを見つけ出し、そのブロ
ックを第１ブロツクと判断し、次のブロック同期信号で
データの頭出しを行なうようＫされる。また、数列デー
タの前にブロック同期信号をＭワード挿入しているのは
、他のブロックと区別すると共に、再生側でブロック同
期信号を抽出し、これＩＣＬ、つてサンプルクロックを
形成する際に、サンプルクロック発生用のＰＬＬ回路を
早く立ち上がらせるためである。
とによって、再生データのみからデータの頭出しを行な
うことができる。つまり、再生データを常に監視するこ
とＫよって連続する数列データを見つけ出し、そのブロ
ックを第１ブロツクと判断し、次のブロック同期信号で
データの頭出しを行なうようＫされる。また、数列デー
タの前にブロック同期信号をＭワード挿入しているのは
、他のブロックと区別すると共に、再生側でブロック同
期信号を抽出し、これＩＣＬ、つてサンプルクロックを
形成する際に、サンプルクロック発生用のＰＬＬ回路を
早く立ち上がらせるためである。
なお、数列データとしては、上述のもの以外に＋２づつ
増加するものとか、所定数ずつ減少するものなどを用い
るようＫしても良い。
増加するものとか、所定数ずつ減少するものなどを用い
るようＫしても良い。
第一図は、上述のＶブロック同期信号の発生回路を示す
もので、１及び５けマルチプレクサ、２は数列データ発
生回路、３はｌビットをＩＯピッ）に変換するブロック
コーディングを行なう変調回路、４ｔｉブロック同期発
生回路、６は並列直列変換回路、７Ｆｉタイミングコン
トローラである。
もので、１及び５けマルチプレクサ、２は数列データ発
生回路、３はｌビットをＩＯピッ）に変換するブロック
コーディングを行なう変調回路、４ｔｉブロック同期発
生回路、６は並列直列変換回路、７Ｆｉタイミングコン
トローラである。
タイミングコンドローラＴによってマルチプレクサ１，
５、数列データ発生回路２、並列直列変換回路６が第３
図のタイムチャートのように制御される。第３図Ａは、
セグメント周期のセグメントパルス、同図Ｂけ、各セグ
メントのデータ期間を示すタイミングパルス、同図Ｃけ
、■ブロック同期信号期間を示すタイミングパルスであ
る。ｌセグメントの最初の部分のみを第３図Ｄ〜同図Ｈ
に拡大して示してお染、第３図りがブロック周期のブロ
ックパルスである。また、第３図ＥＫ示すタイミングパ
ルス及び同図Ｆに示すタイミングパルスによってマルチ
プレクサ１が制御され、第２ブロツク以降にビデオデー
タが挿入される。また、第３図Ｈに示すタイミングパル
スと同期して数列データ発生回路２から数列データが発
生する。更・′、第３図Ｇに示すタイミングパルスによ
ってマ″ｔレクサ５が制御され、第１ブロツクではＭワ
ードのブロック同期信号が挿入され、第２ブロツク以降
では、ｌワードずつのブロック同期、信号が挿入される
。
５、数列データ発生回路２、並列直列変換回路６が第３
図のタイムチャートのように制御される。第３図Ａは、
セグメント周期のセグメントパルス、同図Ｂけ、各セグ
メントのデータ期間を示すタイミングパルス、同図Ｃけ
、■ブロック同期信号期間を示すタイミングパルスであ
る。ｌセグメントの最初の部分のみを第３図Ｄ〜同図Ｈ
に拡大して示してお染、第３図りがブロック周期のブロ
ックパルスである。また、第３図ＥＫ示すタイミングパ
ルス及び同図Ｆに示すタイミングパルスによってマルチ
プレクサ１が制御され、第２ブロツク以降にビデオデー
タが挿入される。また、第３図Ｈに示すタイミングパル
スと同期して数列データ発生回路２から数列データが発
生する。更・′、第３図Ｇに示すタイミングパルスによ
ってマ″ｔレクサ５が制御され、第１ブロツクではＭワ
ードのブロック同期信号が挿入され、第２ブロツク以降
では、ｌワードずつのブロック同期、信号が挿入される
。
上述のタイミングコンシロールによって並列直列変換回
路６からは、第１図に示すように各セグメンＦの先頭の
ブロックとしてＶブロック同期信号が付加された直列デ
ータが現れ、ＶＴＲの回転ヘラＦによって磁気テープに
記録される。そして、再生信号は、再生アンプを介して
第１図において、８で示す入力端子に供給される。
路６からは、第１図に示すように各セグメンＦの先頭の
ブロックとしてＶブロック同期信号が付加された直列デ
ータが現れ、ＶＴＲの回転ヘラＦによって磁気テープに
記録される。そして、再生信号は、再生アンプを介して
第１図において、８で示す入力端子に供給される。
ＰＬＬ回路９によって再生データと同期したビットクロ
ックが形成され、ビット同期回路１０を介して復調回路
１１及びブロック同期分離回路１２に供給される。復調
回路１１によってｌサンプルｔピッ）Ｋｊ！される再生
データがＴＢＣ（時間軸補正回路）に供給されると共に
、直列並列変換回路１３に供給され、ｌビット並列とさ
れ、更に後述のＶブロック同期抽出回路１４に供給され
る。また、ブロック同期分離回路１２においてビットパ
ターンの一致を検出することで分離されたプロツり同期
信号は、同期補正回路１５に供給され、ドロップアウト
により欠如したときの補間などがされ、その出力に補正
後のブロック同期信号が得られる。このブロック同期信
号は、■ブロック同期抽出回路１４及びＰＬＬ回路１６
に供給され、ＰＬＬ１路１６１Ｃよって形成されたサン
プルクロックが復調回路１１、直列並列変換回路１３及
びＶブロック同期抽出回路１４）Ｃ供給され、これらに
おけるサンプル単位のデータ処理のために用いられる。
ックが形成され、ビット同期回路１０を介して復調回路
１１及びブロック同期分離回路１２に供給される。復調
回路１１によってｌサンプルｔピッ）Ｋｊ！される再生
データがＴＢＣ（時間軸補正回路）に供給されると共に
、直列並列変換回路１３に供給され、ｌビット並列とさ
れ、更に後述のＶブロック同期抽出回路１４に供給され
る。また、ブロック同期分離回路１２においてビットパ
ターンの一致を検出することで分離されたプロツり同期
信号は、同期補正回路１５に供給され、ドロップアウト
により欠如したときの補間などがされ、その出力に補正
後のブロック同期信号が得られる。このブロック同期信
号は、■ブロック同期抽出回路１４及びＰＬＬ回路１６
に供給され、ＰＬＬ１路１６１Ｃよって形成されたサン
プルクロックが復調回路１１、直列並列変換回路１３及
びＶブロック同期抽出回路１４）Ｃ供給され、これらに
おけるサンプル単位のデータ処理のために用いられる。
更に１回転ヘッドの回転位相と対応した検出信号ＰＧ
がパルス発生器１７に供給され、ウィンドパルスＷＮＤ
が形成され、このウィンドパルスＷＮＤがＶブロック同
期抽出回路１４・に供給される。そして、■ブロック同
期信号が再生データのｌセグメンシの頭出しに用いられ
、以降に得られるブロック同期信号をカウントすること
によって、ｌセグメンシ中のブロックの番号付けが行な
われる。
がパルス発生器１７に供給され、ウィンドパルスＷＮＤ
が形成され、このウィンドパルスＷＮＤがＶブロック同
期抽出回路１４・に供給される。そして、■ブロック同
期信号が再生データのｌセグメンシの頭出しに用いられ
、以降に得られるブロック同期信号をカウントすること
によって、ｌセグメンシ中のブロックの番号付けが行な
われる。
第３図は、■ブロック同期抽出回路１４及び同期補正回
路１５の具体的構成を示すものであり、第３図は、■ブ
ロック同期抽出回路１４の動作のタイムチャートである
。
路１５の具体的構成を示すものであり、第３図は、■ブ
ロック同期抽出回路１４の動作のタイムチャートである
。
まず、直列並列変換器１３からの並列データが加算器１
８に供給され、＋ｌされた後に１ラツチ１９に供給され
、クロックによってｌサンプル分だけ達観される。この
ラッチ１９の出力と再生データとがコンパレータ２（ｌ
より比較され、両者が一致するときに、＠１２となる比
較出力が発生する。つま抄、加算器１８、ランチ１９及
びコンパレータ２０によって隣接するデータがｌだけ異
なっているかどうかが判定される。この組み合わせがＶ
ブロック同期抽出回路１４０基本単位となる。そして、
数列データでないビデオデータの中に％２サンプルでも
ｌたけ異なるデータがあると、コンパレータ２０の出力
が”１１になるので、コンパレータ２０の出力のみで第
１ゾロツクと判断するのは危険である。そこで、この実
施例で雌、加算器２１、ラッチ２２及びコンパレータ２
３を設け、連続する３サンプルまでが数列データを形成
し【いるかどうかを検出している。つまり、コンパレー
タ２３け、２サンプル離れたデータの値がコだけ異なっ
ているかどうかを判定している。
８に供給され、＋ｌされた後に１ラツチ１９に供給され
、クロックによってｌサンプル分だけ達観される。この
ラッチ１９の出力と再生データとがコンパレータ２（ｌ
より比較され、両者が一致するときに、＠１２となる比
較出力が発生する。つま抄、加算器１８、ランチ１９及
びコンパレータ２０によって隣接するデータがｌだけ異
なっているかどうかが判定される。この組み合わせがＶ
ブロック同期抽出回路１４０基本単位となる。そして、
数列データでないビデオデータの中に％２サンプルでも
ｌたけ異なるデータがあると、コンパレータ２０の出力
が”１１になるので、コンパレータ２０の出力のみで第
１ゾロツクと判断するのは危険である。そこで、この実
施例で雌、加算器２１、ラッチ２２及びコンパレータ２
３を設け、連続する３サンプルまでが数列データを形成
し【いるかどうかを検出している。つまり、コンパレー
タ２３け、２サンプル離れたデータの値がコだけ異なっ
ているかどうかを判定している。
コンパレータ２０及び２３の比較出力がＮＡＮＤｒ−）
２４ｋｍ供給され、ＮＡＮＤ ｐｆ −） ２４め出
力がカウンタ２５のロード信号とされる。このカウンタ
２５には、加算器１８からの並列データがプリセット入
力として供給されると共に１クロツクが供給されている
。したがって、カウンタ２５には、３サンプル以上、デ
ータが正しい順序でｌづつ増加しているときにのみ、デ
ータがロードされ、そうでないときけ、クロックによっ
てカウンタ２５が自走する。このカウンタ２５の並列出
力とディジタルスイッチ２６の出力とがコンパレータ２
７によって比較され、コンパレータ２７からは、両者が
一致するときに＠″ｌ”となる出力が発生する０前述の
ように、第１ブロツクがＮサンプル、第１ブロツクのブ
ロック同期信号がＭワードとされているのと対応して、
ディジタルスイッチ２６によって（Ｎ−ＪＭ ）の数値
が設定される。したがって、コンパレータ２７の出力は
、第コブロックの先頭で７７１になる。
２４ｋｍ供給され、ＮＡＮＤ ｐｆ −） ２４め出
力がカウンタ２５のロード信号とされる。このカウンタ
２５には、加算器１８からの並列データがプリセット入
力として供給されると共に１クロツクが供給されている
。したがって、カウンタ２５には、３サンプル以上、デ
ータが正しい順序でｌづつ増加しているときにのみ、デ
ータがロードされ、そうでないときけ、クロックによっ
てカウンタ２５が自走する。このカウンタ２５の並列出
力とディジタルスイッチ２６の出力とがコンパレータ２
７によって比較され、コンパレータ２７からは、両者が
一致するときに＠″ｌ”となる出力が発生する０前述の
ように、第１ブロツクがＮサンプル、第１ブロツクのブ
ロック同期信号がＭワードとされているのと対応して、
ディジタルスイッチ２６によって（Ｎ−ＪＭ ）の数値
が設定される。したがって、コンパレータ２７の出力は
、第コブロックの先頭で７７１になる。
このカウンタ２５け、Ｄフリップフロップ４１の出力が
１０９でクリア状態とされる。７リツデフロツゾ４１の
クロック入力として、インバータ４２で反転されたＮＡ
ＮＤ ｉｙ”−） ２４の出力が供給され、またそのデ
ータ入力が１１＋ ０ ｌ＠とされ、更にインバータ４
３で反転されたブロック同期信号がそのプリセット入力
として供給されている・このコンパレータ２７の比較出
力がウィンドパルス■Ｄと共にＡＮＤデート２８に供給
され、この出力をＤ７リツゾフロツゾ２９によつ【ラッ
チする。ウィンドパルスＷＮＤは、ビデオデータ中から
擬似パルスを拾うのを防ぐために補助的に用いられる。
１０９でクリア状態とされる。７リツデフロツゾ４１の
クロック入力として、インバータ４２で反転されたＮＡ
ＮＤ ｉｙ”−） ２４の出力が供給され、またそのデ
ータ入力が１１＋ ０ ｌ＠とされ、更にインバータ４
３で反転されたブロック同期信号がそのプリセット入力
として供給されている・このコンパレータ２７の比較出
力がウィンドパルス■Ｄと共にＡＮＤデート２８に供給
され、この出力をＤ７リツゾフロツゾ２９によつ【ラッ
チする。ウィンドパルスＷＮＤは、ビデオデータ中から
擬似パルスを拾うのを防ぐために補助的に用いられる。
Ｄフリップフロップ２９の出力がＮＯＲｒ −ト３０及
びインバータ３１を介してＶブロック同期信号として取
シ出される。また、同期補正回路１５からのブロック同
期信号を計数するカウンタ３１が設けられ、第１ブロツ
クの全てがドロップアウト等で消失したときに、カウン
タ３２の出力によってＶブロック同期信号を補間するよ
うｋなされている。
びインバータ３１を介してＶブロック同期信号として取
シ出される。また、同期補正回路１５からのブロック同
期信号を計数するカウンタ３１が設けられ、第１ブロツ
クの全てがドロップアウト等で消失したときに、カウン
タ３２の出力によってＶブロック同期信号を補間するよ
うｋなされている。
また、同期補正回路１５は、クロックを計数し、ｌブロ
ックのサンプル数と等しいＮ個のクロックを数えたとき
に出力を発生する２個のカウンタ３３及び３４を有して
いる。これらのカウンタ３３及び３４け、ＮＯＲデー）
３５及び３６を介してそれ自身の出力によってローＰさ
れる。ブロック同期分離回路１２からのブロック同期信
号は、カウンタ３３をロードすると共に、カウンタ３３
の出力が供給されるＡＮＤ ｒ −） ３７に供給され
、分離されたブロック同期信号が所定の間隔のものかど
うかがチェックされる。このＡＮＤ ｒ −） ３７の
出力とフリップフロップ２９の出力に得られるＶブロッ
ク同期信号とカウンタ３４の出力とがＮＯＲデー）３６
に供給され、その出力でカウンタ３４がロードされる。
ックのサンプル数と等しいＮ個のクロックを数えたとき
に出力を発生する２個のカウンタ３３及び３４を有して
いる。これらのカウンタ３３及び３４け、ＮＯＲデー）
３５及び３６を介してそれ自身の出力によってローＰさ
れる。ブロック同期分離回路１２からのブロック同期信
号は、カウンタ３３をロードすると共に、カウンタ３３
の出力が供給されるＡＮＤ ｒ −） ３７に供給され
、分離されたブロック同期信号が所定の間隔のものかど
うかがチェックされる。このＡＮＤ ｒ −） ３７の
出力とフリップフロップ２９の出力に得られるＶブロッ
ク同期信号とカウンタ３４の出力とがＮＯＲデー）３６
に供給され、その出力でカウンタ３４がロードされる。
更に、カウンタ３４の出力がデコーダ３８でデコードさ
れ、その出力でＤ形フリップ７０ツブ３９がプリセット
される。このフリップフロップ３９け、ＮｏＲｐｙ’
−） ３ Ｂの出力をインバータ４０で反転したものを
ラッチし、その出力がブロック同期信号として同期補正
回路１５から取り出される。
れ、その出力でＤ形フリップ７０ツブ３９がプリセット
される。このフリップフロップ３９け、ＮｏＲｐｙ’
−） ３ Ｂの出力をインバータ４０で反転したものを
ラッチし、その出力がブロック同期信号として同期補正
回路１５から取り出される。
かかる同期補正回路１５Ｆｉ、再生データにドロップア
ウトが生じたり、擬似パルスがブロック同期分離回路１
２から発生したときでも、正規の間隔のブロック同期信
号を発生させるもので、第５図に示すもの以外の構成を
用いるようｋしても曳い。
ウトが生じたり、擬似パルスがブロック同期分離回路１
２から発生したときでも、正規の間隔のブロック同期信
号を発生させるもので、第５図に示すもの以外の構成を
用いるようｋしても曳い。
さて、上述のＶブロック同期抽出回路１４の動作につい
て第を図を参照して説明すると、第６図人は再生データ
と同期するクロックを示している。
て第を図を参照して説明すると、第６図人は再生データ
と同期するクロックを示している。
第６図は第１ブロツク及び第２ブロツクの最初の部分の
再生データが供給された場合を示してお抄、ブロック同
期分離回路１２からは、第４１ｉｉ！！３Ｂに示すよう
に１第１ブロツクでＭ個、第２ブロツク以降で７個のブ
ロック同期信号が供給される。第ぶ図Ｃけ、直列並列変
換回路１３からの並列データを示し、前述のよ５．うに
Ｍ個のブロック同期信号の後に、Ｏから（Ｎ−、？Ｍ−
／）まで＋７ずつ変化する数列データが位置している。
再生データが供給された場合を示してお抄、ブロック同
期分離回路１２からは、第４１ｉｉ！！３Ｂに示すよう
に１第１ブロツクでＭ個、第２ブロツク以降で７個のブ
ロック同期信号が供給される。第ぶ図Ｃけ、直列並列変
換回路１３からの並列データを示し、前述のよ５．うに
Ｍ個のブロック同期信号の後に、Ｏから（Ｎ−、？Ｍ−
／）まで＋７ずつ変化する数列データが位置している。
図示の例は、斜線図示のようＫ ｃ ｔ Ｄ ｅ Ｅ
（ヘクサデシマル表示）の３サンプルがドロップアラＦ
によってエラーデータとなっている場合を示している。
（ヘクサデシマル表示）の３サンプルがドロップアラＦ
によってエラーデータとなっている場合を示している。
この第６図Ｃに示す再生データが加算器１８に供給され
、これより同図りに示す出力が得られ、ラッチ１９から
は、ｌクロック遅延された同図Ｅに示す出力が現れる。
、これより同図りに示す出力が得られ、ラッチ１９から
は、ｌクロック遅延された同図Ｅに示す出力が現れる。
再生データとラッチ１Ｓの出力がコンパレータ２０に供
給されるので、コンパレータ２０の出力は、第６図Ｆに
示すように、ラッチ１９の出力の数列データの先頭から
（Ｎ−２Ｍ−／）ｔでの区間で且つドロップアウトを含
むｌす／ンゾルの区間を除いて′ｌ”となる。また、加
算器２１及びラッチ２２の出力は、夫々第６図Ｇ及び同
図Ｈに示すものとなり、したがってコンパレータ２３の
出力が同図１に示す本のとなる。
給されるので、コンパレータ２０の出力は、第６図Ｆに
示すように、ラッチ１９の出力の数列データの先頭から
（Ｎ−２Ｍ−／）ｔでの区間で且つドロップアウトを含
むｌす／ンゾルの区間を除いて′ｌ”となる。また、加
算器２１及びラッチ２２の出力は、夫々第６図Ｇ及び同
図Ｈに示すものとなり、したがってコンパレータ２３の
出力が同図１に示す本のとなる。
上述のコンパレータ２０の出力（第６図Ｆ）及びコンパ
レータ２３の出力（第４図工）がＮＡＮＤｒ−） ２４
に供給される。カウンタ２５は、ブロック同期信号（第
を図Ｂ）の立上りで１０＃となるフリップフロップ４１
の出力によってクリア状態とされており、次にＮＡＮＤ
ｐｔ” −） ２４の出力の立下りでカウンタ２５がロ
ーげされると共に１クリア状態となくなり、第２ブロツ
クのブロック同期信号が供給されることでクリア状態と
なる。また、ＮＡＮＤ ｒ−） ２４ノ出力が−６１
−ｇ）間では、加算器１８の出力（第６図Ｄ）がカウン
タ２５にロードされ【おり、ＮＡＮＤ ／ｒ” −）
２４の出力がドロップアウトのために＠ｌ−になると、
ロードされなくな抄、その間は、カウンタ２５が自走す
る。
レータ２３の出力（第４図工）がＮＡＮＤｒ−） ２４
に供給される。カウンタ２５は、ブロック同期信号（第
を図Ｂ）の立上りで１０＃となるフリップフロップ４１
の出力によってクリア状態とされており、次にＮＡＮＤ
ｐｔ” −） ２４の出力の立下りでカウンタ２５がロ
ーげされると共に１クリア状態となくなり、第２ブロツ
クのブロック同期信号が供給されることでクリア状態と
なる。また、ＮＡＮＤ ｒ−） ２４ノ出力が−６１
−ｇ）間では、加算器１８の出力（第６図Ｄ）がカウン
タ２５にロードされ【おり、ＮＡＮＤ ／ｒ” −）
２４の出力がドロップアウトのために＠ｌ−になると、
ロードされなくな抄、その間は、カウンタ２５が自走す
る。
したがって、カウンタ２５の動作は、第６図Ｊに示すも
のとなる。そして、カウンタ２５の出力が（Ｎ−ＪＭ）
Ｋ達すると、コンパレータ２７から第６図Ｋに示すよう
に、′ｌ”となる出力が発生する。これが、第６図りに
示すウィンドパルスＷＮＤの幅内にあることによって、
第を図Ｍに示すＶブロック同期信号が形成され−る。こ
のようにして、第２ブロツクのブロック同期信号と一致
するタインングの■ブロック同期信号を抽出することが
できる。
のとなる。そして、カウンタ２５の出力が（Ｎ−ＪＭ）
Ｋ達すると、コンパレータ２７から第６図Ｋに示すよう
に、′ｌ”となる出力が発生する。これが、第６図りに
示すウィンドパルスＷＮＤの幅内にあることによって、
第を図Ｍに示すＶブロック同期信号が形成され−る。こ
のようにして、第２ブロツクのブロック同期信号と一致
するタインングの■ブロック同期信号を抽出することが
できる。
上述のこの発明は、従来のウィンドをかけるだけの従来
の構成と異なり、時間変動分がかなりあつても確実にＶ
ブロック同期信号を抽出することができ、また、■ブロ
ック同期信号として数列データを用いているので、ドロ
ツプアウシによって誤動作せず、然も、簡単な回路構成
とすることができる。
の構成と異なり、時間変動分がかなりあつても確実にＶ
ブロック同期信号を抽出することができ、また、■ブロ
ック同期信号として数列データを用いているので、ドロ
ツプアウシによって誤動作せず、然も、簡単な回路構成
とすることができる。
第１図はこの発明の一実施例におけるＶブロック同期信
号を示す路線図、第−図及び第３図は■ブロック同期信
号の発生回路及びその動作説明のためのタイムチャート
、第参図はこの発明の一実施例の再生側の構成を示すブ
ロック図、第３図及び第６図はこの発明の一実施例にお
けるＶブロック同期抽出回路及びその動作説明のための
タイムチャートである。 ２・・・・・・・・・・・・数列データ発生回路、１２
・・・−・・・・・・・ブロック同期分離（ハ）路、１
４・・・・・・・・・・・・Ｖブロック同期抽出回路、
１８．２１・・・・・・・・・・・・加算器、２０，２
３゜２Ｔ・・・・・・−・・・・・コンパレータ、２５
，３２，３３゜３４・・・−・−・・・・・カウンタ。 第１図 第４図 第２図 第３図
号を示す路線図、第−図及び第３図は■ブロック同期信
号の発生回路及びその動作説明のためのタイムチャート
、第参図はこの発明の一実施例の再生側の構成を示すブ
ロック図、第３図及び第６図はこの発明の一実施例にお
けるＶブロック同期抽出回路及びその動作説明のための
タイムチャートである。 ２・・・・・・・・・・・・数列データ発生回路、１２
・・・−・・・・・・・ブロック同期分離（ハ）路、１
４・・・・・・・・・・・・Ｖブロック同期抽出回路、
１８．２１・・・・・・・・・・・・加算器、２０，２
３゜２Ｔ・・・・・・−・・・・・コンパレータ、２５
，３２，３３゜３４・・・−・−・・・・・カウンタ。 第１図 第４図 第２図 第３図
Claims (1)
- ディジタル信号を所定長のブロックに分割し、このブロ
ックの夫々に対してブロック同期信号を付加して伝送す
るようにした装置において、上記ディジタル信号の複数
ブロックからなる単位のうちの第１ブロツクに同期信号
として特定の数列ブータラ挿入したことを特徴とするデ
ィジタル信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192572A JPS5894254A (ja) | 1981-11-30 | 1981-11-30 | デイジタル信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192572A JPS5894254A (ja) | 1981-11-30 | 1981-11-30 | デイジタル信号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5894254A true JPS5894254A (ja) | 1983-06-04 |
| JPH0416868B2 JPH0416868B2 (ja) | 1992-03-25 |
Family
ID=16293505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192572A Granted JPS5894254A (ja) | 1981-11-30 | 1981-11-30 | デイジタル信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894254A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113476A (ja) * | 1984-06-28 | 1986-01-21 | Nippon Telegr & Teleph Corp <Ntt> | カセツト式磁気テ−プ装置の同期制御方式 |
| JPS62271577A (ja) * | 1986-05-20 | 1987-11-25 | Sony Corp | 信号伝送装置 |
| US6209117B1 (en) | 1997-11-21 | 2001-03-27 | Samsung Electronics Co., Ltd. | Method for canceling abnormal synchronization signal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55129914A (en) * | 1979-03-29 | 1980-10-08 | Toshiba Corp | Digital recording and reproducing system |
-
1981
- 1981-11-30 JP JP56192572A patent/JPS5894254A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55129914A (en) * | 1979-03-29 | 1980-10-08 | Toshiba Corp | Digital recording and reproducing system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113476A (ja) * | 1984-06-28 | 1986-01-21 | Nippon Telegr & Teleph Corp <Ntt> | カセツト式磁気テ−プ装置の同期制御方式 |
| JPH0544749B2 (ja) * | 1984-06-28 | 1993-07-07 | Nippon Telegraph & Telephone | |
| JPS62271577A (ja) * | 1986-05-20 | 1987-11-25 | Sony Corp | 信号伝送装置 |
| US6209117B1 (en) | 1997-11-21 | 2001-03-27 | Samsung Electronics Co., Ltd. | Method for canceling abnormal synchronization signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0416868B2 (ja) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419699A (en) | Digital on video recording and playback system | |
| CA1187982A (en) | Pcm signal processing circuit | |
| KR100196586B1 (ko) | 디지탈 신호 처리 회로 | |
| EP0146636B1 (en) | Synchronizing circuit | |
| GB2064185A (en) | Tape position indicators | |
| EP0322782B1 (en) | Circuit for detecting a synchronizing signal | |
| US4532557A (en) | Synchronous programmable parallel-to-serial data converter and a programmable longitudinal time code generator utilizing the converter | |
| KR910009464B1 (ko) | 디지탈 신호 재생장치 | |
| JPS6215946B2 (ja) | ||
| US4786985A (en) | Method and apparatus for extracting binary signals included in vertical blanking intervals of video signals | |
| JPS5894254A (ja) | デイジタル信号伝送装置 | |
| US4300171A (en) | Magnetic recording medium direction sensing | |
| EP0254279B1 (en) | Rotary head type recording and/or reproducing apparatus | |
| US5644675A (en) | Method of helical scan magnetic tape recording | |
| NZ195230A (en) | Video disc player:extraction of information signal | |
| JPH04117672A (ja) | ディジタル情報信号のための同期方法および同期回路 | |
| JPS6129582B2 (ja) | ||
| JPH08214033A (ja) | データ処理装置 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JP2792627B2 (ja) | デイジタル信号記録再生装置 | |
| JP2625685B2 (ja) | デイジタル信号復調装置 | |
| JPS6272242A (ja) | デイジタル信号の伝送方法及び装置 | |
| JPH0646485B2 (ja) | デイジタルデ−タ記録再生装置 | |
| KR100239914B1 (ko) | 동기 패턴 추출 방법 및 이를 수행하기 위한 동기 패턴 추출 장치 | |
| JP2736448B2 (ja) | フレーム同期回路 |