JPS6272242A - デイジタル信号の伝送方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、信号部分の始めにそれぞれ１つのスタート信
号を有し先行の信号部分に対する位相関係が不確定もし
くは不確実である分割された上記信号部分の形態でディ
ジタル信号を伝送する方法、例えばＰＣＭ信号を分割さ
れたトラックに記録および再生する場合のディジタル信
号の伝送方法およ・び該方法の実施に用いられる評価回
路に関する。

従来技術 ディジタル信号を分割されたトラックに記録する場合、
例えば、回転ヘッドＲ，−ＤＡＴ　（Ｒｏｔａｒｙ　Ｈ
ｅａｄ　Ｄｉｇｉｔａｌ△ｕｄｉｏ工ａｐｅ　（７）略
称）を用いてディジタル音響信号を記録する場合に、各
始 トラックの初めに、ビットクロックを再生するためにＰ
ＬＬスタート信号（ＰＬＬ　Ｒｕｎ　−ｉｎ信号）を記
録することは既に公知である。Ｒ−ＤＡＴ信号の場合、
スタート信号は単に、クロック再生ＰＬＬ（７；周波数
および位相設定情報を有しているに過ぎない。、標本化
されたＰＣＭ信号の処理に対してさらに必要とされるワ
ード同期およびブロック同期は、各データブロックの出
発位置（始めの位置）に存在する同期信号を用いて行わ
れている。

Ｒ−ＤＡ、Ｔフォーマットにおいては、ＰＬＬスタート
信号（ＰＬＬ　Ｒｕｎ　−ｉｎ信号）としテソレぞれ２
つのデータブロックの期間に伝送される周波数ｆｃｈ／
２が用いられる。ここでｆｃｈは記録されている信号（
８＝　１０コーＦ″）のビットレートである。各ブロッ
クは、３６０ビツトもしくは３６ワードないし１０ビツ
トからなる。

ブロック同期信号は１０ビツトのワードからなる。同期
ワードのビット・クターンはｒｏｌｌｌｌｏｏｏｏｌ　
ＪもしくはｒｌｏｏｏｏｌｌｌｌｏＪである。

このビット信号は残りの信号に現れないように対策が講
ぜられている。特に妨害を受は易いビット・ぐターンが
用いられる場合があることは言う迄もない。この場合、
同期ワードのビット・ξターンに従い、相続く半波の長
さ比は１対４および４対１となる。信号等化（歪み補償
）が不十分である場合には、雑音または時間軸変動によ
る小さい妨害においてさえビット・ξターンにエラーが
発生し、その結果、同期ワードを認識し得ない事態が起
り得る。この欠点は、トラックの開始もしくは出発位置
においてブロック同期が未だ確立されていない場合に特
に由々しくなる。ブロック同期の確立後は、該ブロック
同期は、同期ワードに妨害が有る場合でも、ビットクロ
ックの計数により維持することができる。

デイノタルビデオ記録の場合には、大量の情報が、比較
的短い個々のトラックに割釣れる信号部分の形態で伝送
される。ここで特に問題となるのは、再生に際して、各
信号部分の初めにビットクロック同期、ワード同期およ
びブロック同期を高い信頼性を持って確立し得ることで
あり、然もそのために要求される信号は可能な限り小さ
い伝送時間しか占めないようにすることである。

発明の目的 本発明の課題は、再生に際して、それぞれ信始 骨部分の枦めに、付加的な伝送時間を必要とすることな
しに、ワード同期およびブロック同期の確実性もしくは
信頼性を高めることにある。

発明の構成 上の目的は特許請求の範囲第１項に記載の（：り成によ
り解決される。本発明の有利な実施聾様は特許請求の範
囲第２項以下に記述しである。

本発明は、以下に述べる認識および思想に基づく。

ＰＬＬスタートのための信号は、信頼性上の理由から比
較的長い持続期間を占める。テープに対するヘッドの接
触時点の公差範囲は、この期間内に納まることが合目的
的である。ＰＬＬスターｌ　（ＰＬＬＲｕｎ　−ｉｎ　
）信号は、伝送コードノビソトレートで相続くレベル移
行部（ｆｃｈ／２　）からなる。このレベル移行部が２
，３欠落していてもＰＬＬの同期は殆んど悪影響を受け
ること寸ない。

したがって、レベル移行部を取除くことにより、ワード
同期およびブロック同期に必要とされる情報を、高い妨
害安全性を達成する目的で可能な限り多い繰返し数でＰ
ＬＬスター）（ＰＬＬＲｕｎ　−ｉｎ　）信号に挿入す
ることができるしまた挿入すべきである。この場合、ス
タート領域は時間軸位置もしくはヘソＰの位相により識
別できるので、用いられるビット・ぐターフが残りの伝
送コードに現れないように対策を講する必要はない。さ
らに、例えば、ワード同期に用いられている特定のビッ
ト・ξターンの周期的な出現により識別を行うことがで
きる。

公知の伝送方式においては、ワードおよびブロック同期
は、一体化されたビット・ξターン（同期ワード）が特
定の時点で現れるようにすることにより達成されている
。即ち、ブロックの始１りに関する情報はビット・ξタ
ーンには含まれず、ビット・ξターンの出現時点により
与えられる。この方式には、次のような大きな欠点があ
る。即ち、同期ワードが妨害を受けている場合には、１
つの完全なブロックを利用することなく削除し、然る後
に新たに同期の確立を試みなければならないという欠点
である。これに対して、ＰＬＬ　スタート（ＰＬＬ　Ｒ
ｕｎ　−ｉｎ　）信号に挿入される付加情報によれば、
先ず、遥かにより短い１つのワードクロックの同期が実
現さバーる。然る後に、上記付加情報を形成するビット
・ξターンを評価して、評価される各ワーｌ？；て可す
るブロック開始位置に関する情報を得る。

このようにして、例えば１ブロツクの持続期間より短く
することができる時間中に、多数回のブロック同期過程
の繰返しが可能になる。短い間隔で相続く評価結果を比
較することにより、妨害を受けている場合にも、正しい
結果に対する判定を確実に行うことができる。

各ブロックの始まりにおける公知の同期ワニドも伝送し
得ることは言う迄もない。トラノクのりめで確立された
ワード同期およびブロック同期は、他のトラックの走査
中、一般に、ＰＬＬにより発生されるビットクロックを
計数することにより維持される。

１つのトラックの走査中にブロック同期が妨害を受ける
確率に従い或いは妨害を受けた場合のブロック同期の再
確立の重要性に従い、公知の同期ワードをさらに大きい
間隔で伝送することができるし或いはまた完全に省略す
ることも可能である。

実施例 以下本発明の実施例について詳細に説明する。

第１図は、本発明によるトラックスタート（Ｒｕｎ　−
ｉｎ　）信号を示す。この信号は、２，４゜５、ｌＯお
よび２０ビツトのワード長ならびに任意のブロック長に
適している。尚、第２図および第３図と関連して詳述す
る実施例は、１０ビツトのワード長および３２ワード＝
３２０ビツトのブロック長に関連する実施例である。第
１図に示した信号は、それぞれ２０ビツトの間隔で現れ
る２ビツトの持続幅を有する１０個の負の半波長（ａ）
と、９個の１８ビツトワード。

とを有する。負の半波長（ａ）はワード同期のための情
報を含む。１８ビツトワードは、ブロック同期のだめの
情報（ｂ）を含む。

ブロック同期ワードは、高い冗長度（２１８の可能なビ
ット・ξターンのうち使用されるのは僅か９個のビット
・ξターン）を有する。このためＰＬＬスター　ト（Ｒ
ｕｎ　−ｉｎ　）信号ｆｃｈ／２は極く僅かに変化する
だけであり、ブロック同期情報の評価機能は特に簡単に
なる。トラックスタート（Ｒｕｎ　−ｉｎ　）信号に付
加ビット・ξターンを利用したり或いはワード同期を伸
長することにより、ブロック同期情報の９回以上の繰返
しを実施し得ることは言う迄もない。

スタート（Ｒｕｎ　−ｉｎ　）信号はまた、第１図に示
した信号部分の前に所望の持続幅を有するＰＬＬ　スｐ
−ト（Ｒｕｎ　−ｉｎ　）信号ｆｃｈ／２を伝送するこ
とにより伸長することができる。また、信号の短縮も勿
論可能である。しかしながらこの場合には、第１図の第
２番目の行に示した第１番目のデータブロックの直前に
現れる信号部分だけは少なくとも保存しなければならな
い。

第２図に示したワードおよびブロック同期情報の評価に
用いられる回路は、ＰＬＬスタート後直ちに動作可能状
態になる。尚、このＰＬＬスタートは、第１図に示した
信号部分の開始前に実行しておくことができる。しかし
ながらまた、このＰＬＬスタートは、この信号部分内に
まで拡張することができる。公知のンステムにおいては
、ＰＬＬスタート領域は、通常の動作条件下で、ＰＬＬ
スタート過程の完結と第１のデータブロックの開始時の
同期信号との間に比較的大きい時間予備量として設けら
れた時間区間が無用に存在するように十分大きく選択さ
れている。本発明によるスタート信号においてはこの時
間は、高い信頼度でワード同期およびブロック同期を実
施するのに利用されるのである。

第２図に示した回路においては、先ず、２つのＤフリッ
プフロップおよび２つのゲートを用いて、信号ＩＷおよ
びＩＢが発生される（第３図参照）。２つの低レベルビ
ットが相続くと直ちに工Ｗノξルスが発生する。２つの
高レベルビットが相続くと直ちにＩＢ−ξルスが発生す
る。

信号ＩＷはワード同期のための情報を表わす。

まだ信号Ｉ８はブロック同期のための情報を形成する。

ＰＬＬにより発生されるビットクロックを除数１０で分
割する計数器ｚ１は、信号ＩＷで位相同期される。この
計数器は、ＰＣＭ信号のワードに対し確定された位相で
ワード°周波数ｆＷを発生する。

信号ＩＷはさらに、計数器Ｚ２を予め定められた計数値
ｖ＝ｗ−１７に設定する。ここで値「１７」は、第１図
の信号により予め定められる定数である。第３図に示し
たダイヤグラムは、Ｗ＝３２の各データブロック毎のワ
ード数に関するタイミングダイヤグラムである。

第３図のタイミングダイヤグラムから明らかなように、
計数器ｚ２は、各ＩＷ−ξルス毎に値ｖ＝１５にプリセ
ントされる。同時にゲートを介して、ビットクロックｆ
ｃｈが計数器ｚ２の計数入力に供給される。信号ＩＢに
よりビットクロックの供給は中断される。その時の計数
器２２の出力は、それに対して計数器Ｚ３を、ブロック
同期に関し正しい計数位相を取るように設定する計数値
を表わす。

計数器ｚ３の計数器ｚ２の出力値に対する設定に、パル
スＩＷで行われ、その場合同時に既述の評価サイクルが
再び開始される。

計数器Ｚ３の設定の直前に、比較器は、計数器ｚ３が正
しい計数位相に在るか否かを検査する。計数器ｚ４は直
接的に相続く正しい結果を計数する。予め定められた数
ｎに達すると直ちに、正しいワードおよび位相同期が確
立されたと判定される。この設定過程もしくはゾロセス
は計数器ｚ４により出力される停止信号で終了する。

停止信号は第２図に示した評価回路の入力側阻止状態に
する。持続のＰＣＭ信号部分の初めにおける評価過程も
しくは処理の新たな開始は計数器ｚ４のリセットで行わ
れる。計数器ｚ３の入力端および出力端に異なった計数
値が得られる場合には、計数器ｚ４はその都度リセット
される。

ＰＣＭ信号におけるスタート同期の本発明の原理は極め
て大きな融通性を有する。例えば、任意のワード長およ
びブロック長に容易に適応可能である。スタート信号の
全持続幅は、利用可能なスタート時間および妨害安全性
に関する要件に従い大きい限界範囲内で変えることがで
きる。

既存の伝送装置において、従来用いられているＰＬＬス
ター　ト（Ｒｕｎ　−ｉｎ　）信号ヲ、装置の構成を変
更せずその機能に影響を与えることなく、本発明による
信号と置換することができる。

発・明の効果 最後に、本発明による方法の幾つかの変形例ならびに利
点について述べておく。本発明の課題設定は、ＰＬＬス
ター　ト（ＰＬＬ　Ｒｕｎ　−ｉｎ　）信号を用いる公
知の方法と異なり付加的な伝送時間を必要とすることな
くワードおよびブロック同期に対する信頼性を高めるこ
とにある。本発明によれば、個々のレベル移行部の間隔
を変えることにより、ブロック同期用情報（この情報は
一役にワード同期をも含む）を、クロック同期に悪影響
を与えることなく、ＰＬＬスタート信号に多重に挿入す
ることができる。このためには、 １）スタート信号の長さはできるだけ小さくなければな
らない。

２）スタート信号には直流成分が含まれてはならない。

上の条件ｌは、レベル移行部の間隔が２倍以上に大きく
ならないようにすることにより実現される。また条件２
は拡張される半波の極性が交番するようにすることによ
シ満される。

ブロック同期情報は、拡張された半波間の間隔内に含ま
れる。この間隔は、拡張された半波で起動されるクロッ
ク計数器ｚ２が、次続の拡張された半波の出現で、ブロ
ック同期のための基準時点からの関連の半波の間隔を表
わすように選択するのが合目的的である。この場合、ク
ロック計数器は各拡張された半波毎に計数器結果の評価
後新たに起動することができる。

ワード同期はブロック同期を介して間接的に行われる。

上述の実施例においては、第１の極性の拡張された半波
ａは、ツー１周波数に対応する固定の時間ラスク内にあ
る。即ち、これら半波間の間隔は例えば２ワードまたは
Φワードで姿る。

これら半波はワード計数器Ｚ１の同期に適している。さ
らにこれら半波は基準時点を求めるだめのクロック計数
器ｚ２を起動する。第２の極性を有する拡張された半波
６は、時間的に、その出現に際してクロック計数器ｚ２
の計数状態を基準表示として評価可能なように位置する
。

この基準表示は、例えば、ブロック開始からのワード数
またはワード対の数の計数状態に対応する表示とするこ
とができる。例えば、プロノり同期用計数器Ｚ３がワー
ド対を計数する場合、同期が既に達成されているとすれ
ば、クロック計数器およびブロック同期用ワード対計数
器の計数状態は各半波す毎に一致しなければならない。

同期過程中、ワード計数器はその都度クロック計数器の
状態に設定される。同期が既に達ξｉ父されている場合
には、この過程は余分であるが、しかしながら有害では
ない。予め定められた数の一致後、同期は確保されたも
のと見做され、同期過程は完了する。

第２図に示した回路において、一致の計数は計数器ｚ４
で実行される。所定数の一致が連続／−ケンスで出現す
るか否かを求めるために１インジケータとして、相応数
の段を有するシフトレノスタを利用することができる。

その場合、シフトレジスタの直列入力端には、例えば各
−数毎にｒｌＪが人力され、そうでない場合には「０」
が入力される。／フトレノスタの全ての段が内容「ｌｊ
を有したならば直ちに同期過程を中止することができる
。

スタート信号の持続期間は、後続の信号のデータブロッ
クよりも短くすることができるが、しかしながらまたブ
ロック長の複数倍とすることも可能である。後者の場合
には、本発明によるスタート信号として次のような信号
が可能である。

ａ）スタート信号はブロック周期を有することができる
。このようにすれば、ブロック同期用計数器の位相設定
が可能となる。第１番目のデータブロックの開始に対す
る一義的な基準時点ｔｏは、データ信号およびスタート
信号の基本的に異なる信号パターンから得ることができ
るし、別法としてスタート信号が絶対基準時点ｔ。

のだめの付加的な識別データを有することができる。絶
対基準時点ｔｏを決定するための付加的情報はまた、ヘ
ノ−ホイールの位相から派生することも可能である。

ｂ）スタート信号は、各基準点から出発し、例えば第１
番目のデータブロックの始端に位置する明確な基準時点
ｔｏまでの計数を可能にする。

ブロック周期のスタート信号の一例が第４図に示しであ
る。この場合、伝送コーげにおいては、ブロック長は、
３６０ビツトもしくは公知のＰＬＬスタート信号の１８
０の周期ｆｃｈ／２である。個々のレベル移行部を読取
ることにより交互に拡張された半波ａおよびｂが発生す
る。半波ａの間隔は、１０周期もしくは２０周周期Ｃｈ
／２である。半波すは、ａから出発してｆｃｈ／２周期
を計数する計数器が、ｂで、ブロック開始から１０周期
部分の数に等しい計数状態に達するように設定される。

ブロックは、純ＰＬＬスタート信号を表わす部分Ｏで始
まり、部分１７で終る。１つのブロックの期間中に、１
３回のブロック同期を行なうことができる。

第４図に示したブロックはスタート信号において複数回
繰返えすことができる。この場合、第１番目のブロック
は完全である必要はない。

ａ　Ａルスの間隔はこの実施例では２０ビツトもしくは
４０ビツトである。データ信号におけるワード長は１０
ビツトである。従って、１゜周期部分のための計数器は
容易に、データ信号のためのワード計数器としても利用
することができる。しかしながら、スタート信号におけ
る計数部分の長さはこの値から偏差し得る。３６ビツト
長のスタート信号ブロックは、例えば、ａ−ξルスによ
り、それぞれ２４ピツトの１５個の部分（ｔ２のｆｃｈ
／２周期）に分割することができる。第５図には、多数
のデータブロック期間に亘る本発明によるスタート信号
が示しである。この信号は、各・♀ルスｂから第１番目
のデータワードもしくはブロックの開始時点に対応する
一義的な基準時点ｔＯまでの計数を可能にする（事例ｂ
）。第５図の上側の行には、パルスａによりｒＯＪにセ
ットされ、この状態から第４図の場合とは逆方向に計数
するｆｃｈ／２周期計数器の計数状態が示しである。第
５図の左欄の数値は、基準時間を求めるだめの部分計数
器の計数状態を表わす。この例では、８周期部分が示さ
れている。６３番目の部分の経過後、計数器は「０」に
跳曜し、それにより第１番目のデータワードの始端をマ
ーキングする。ここに示しであるスタート信号は、第５
図に示した方式を拡張することにより上方に任意に伸長
することができる。信号の利用度は、計数器の段数に依
存する。第５図に示した計数表示は６段の計数器に対応
する。

第５図に示した信号の利点は、最小のＰＬＬスタート信
号（ｆｃｈ／２　）が基準時点ｔｏの設定のための付加
的な情報により殆んど変ることはない点にある。その場
合、ａ−ξルスおよびｂパルスのレートは一致し、基準
時点（第１番目のデータワー１）の直前で最大となる。

このようにして、テープ−ヘッド接触の開始ならびに同
期過程に対するＰＬＬの投入における公差は極めて小さ
くすることができる。

スタート信号はＤＣ成分が無いため且つ持続長が短いた
めに、伝送歪みに対して鈍感である。

評価に当って識別すべきビットパターンｒｌｏｏ１」モ
ジくはｒｏｌｌｏＪは、信号ｆｃｈ、／２内ｒ　０１０
１０１・・・」内で妨害信号により容易にエラーとなる
ことはない。この場合、スタート信号が部分な長さを有
していればデータの評価に必要とされる同期は高い信頼
性をもって実現することができる。従来性われていた各
データブロックの始端での同期信号の伝送は、十分な確
度でクロックパルスを計数することにより同期が維持で
きる限りにおいて、省略することができる。このことは
特に、信号部分（記録トラック）が比較的短いかまたは
ＰＬＬのビットスリップの危険が少ない場合に当嵌る。

【図面の簡単な説明】

第１図は本発明によるトラックスタート信号の構成を示
す波形図、第２図は、ワードおよびブロック同期情報の
評価に用いられる回路の構成を略示するブロック回路図
、第３図は第２図に示した回路の動作を説明するだめの
タイミングダイヤグラムを表わす図、そして第４図およ
び第５図は本発明によるスタート（Ｒｕｎ　−ｉｎ　）
信号を示す図である。 ２・・計数器。 Ｆｉｇ、１ 丁Ｗ Ｆｉｇ、２ ＋ｃｈ Ｚ３　　　＋１９１　　　　　　　＋２０１　　　　　
　　　　　ｔ２１＋　　　　　　　　２Ｆｉｇ、３

Claims (1)

1. 【特許請求の範囲】 １、当該信号部分の始めにそれぞれ１つのスタート（Ｒ
   ｕｎ−ｉｎ）信号を有し、先行の信号部分に対する位相
   関係が不確定もしくは不確実である分割された信号部分
   によりディジタル信号を伝送する方法において、前記ス
   タート信号（領域Ａ＋Ｂ）が、ＰＬＬスタート情報に加
   えて、多重の繰返しで、ブロック同期のための信号を含
   んでおり、該ブロック同期情報間の時間間隔が１つのブ
   ロックの持続期間よりも短かいことを特徴とするディジ
   タル信号の伝送方法。 ２、スタート信号がディジタル信号のｎビット（ｎ＝１
   、２、３、…）の間隔で相続くレベル移行部（ｆｃｈ／
   ２）からなり、そして、スタート信号の個々の半波に対
   するレベル移行間隔を変えることにより、ブロック同期
   用の情報を形成するマーカ信号を発生する特許請求の範
   囲第１項記載のディジタル信号の伝送方法。 ３、レベル移行間隔の変更により発生されるマーカパル
   ス（ａ、ｂ）が反対の極性で相続き、そしてこれらパル
   ス間の間隔がブロック同期（第４図）またはスタート信
   号に続くデータ信号（第５図）の評価に当り基準時点（
   ｔ０）からの関連のパルスの間隔を表わす尺度となる特
   許請求の範囲第２項記載のディジタル信号の伝送方法。 ４、１つの極性を有するマーカパルス（ａ）間の間隔が
   一定であるかまたは該間隔が互いに整数比の関係にある
   （第４図、第５図）特許請求の範囲第３項記載のディジ
   タル信号の伝送方法。 ５、間隔（ａ）がデータ信号のワード長に等しいかまた
   はデータ信号のワード長に対して整数比の関係にある（
   第５図）特許請求の範囲第４項記載のディジタル信号の
   伝送方法。 ６、スタート信号が周期的信号であり、該スタート信号
   の周期長が、データ信号のブロック長に等しいかまたは
   データ信号のブロック長に対して整数比の関係にある（
   第４図）特許請求の範囲第１項ないし第５項のいずれか
   に記載のディジタル信号の伝送方法。 ７、スタート信号に続くデータブロックのデータ信号に
   基準時間に関するブロック限界が設定されている場合に
   同期ワードを設けない特許請求の範囲第１項ないし第６
   項のいずれかに記載のディジタル信号の伝送方法。 ８、信号部分の始めにそれぞれ１つのスタート（Ｒｕｎ
   −ｉｎ）信号を有し、先行の信号部分に対する位相関係
   が不確定もしくは不確実である分割された前記信号部分
   の形態でディジタル信号を伝送する方法、例えばＰＣＭ
   信号を分割されたトラックに記録および再生する場合の
   ディジタル信号の伝送方法の実施に当りスタート信号を
   評価する回路において、同じ長さの部分をビットクロッ
   クから発生するための第１の計数器（Ｚ１）を設け、さ
   らに第２の計数器（Ｚ２）を設けてその計数結果を、他
   の極性のマーカパルス（ｂ）の時点で第３の計数器（Ｚ
   ３）に伝送するかまたは該第３の計数器の計数状態と比
   較し、ここで該第３の計数器は第１の計数器によつて発
   生される部分を計数する計数器であり、前記第３の計数
   器の所定の計数状態で、スタート信号に続くデータ信号
   を評価するための基準時間を発生することを特徴とする
   スタート信号の評価回路。 ９、マーカパルス（ｂ）の時点で第２および第３の計数
   器の計数状態の一致が生じた場合、該一致イベントを別
   の計数器（Ｚ４）もしくはシフトレジスタで計数し、予
   め定められた計数値に達した時にスタート同期プロセス
   を終了する特許請求の範囲第８項記載のスタート信号の
   評価回路。 １０、固定した長さを有するデータブロックである場合
   に、基準時点（ｔ０）からのクロック周期を計数するこ
   とによりディジタル信号のデータブロック限界を求める
   ディジタル信号処理回路を備えた特許請求の範囲第８項
   または第９項記載のスタート信号の評価回路。