JPS62177762A - デ−タ復調方式 - Google Patents
デ−タ復調方式Info
- Publication number
- JPS62177762A JPS62177762A JP61020448A JP2044886A JPS62177762A JP S62177762 A JPS62177762 A JP S62177762A JP 61020448 A JP61020448 A JP 61020448A JP 2044886 A JP2044886 A JP 2044886A JP S62177762 A JPS62177762 A JP S62177762A
- Authority
- JP
- Japan
- Prior art keywords
- data
- demodulated
- demodulation
- pattern
- bit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は磁気記録、光記録等におけるデータ復調の改良
に関する。
に関する。
従来、可変語長一定比率データコードの順次符号化方法
の一つとして特開昭50−142131号公報に記載さ
れているように2−7変復調方式が知られている。2−
7変復調方式では第2図に示す如くデータ1ビツトに対
しコード2ビツトを用い復調時にF12ビットのコード
を、1ビツトの元データに変換する為に復調クロックD
MCKを必要とする。
の一つとして特開昭50−142131号公報に記載さ
れているように2−7変復調方式が知られている。2−
7変復調方式では第2図に示す如くデータ1ビツトに対
しコード2ビツトを用い復調時にF12ビットのコード
を、1ビツトの元データに変換する為に復調クロックD
MCKを必要とする。
第3図は2−7変復調方式において採用される従来の復
調回路の一例であり、読取りデータRDDTを読取りク
ロックRDCKで動作するシフトレジスタ1!に導入し
、このシフトレジスタ+1の出力を論理ゲルト回路12
に導き、この出力を復調クロック発生回路13に導入さ
れた1/2周期化された読取りロックRDCKすなわち
復調クロックDMCKによって同期化を行なうことで復
調データS20を得ていた。
調回路の一例であり、読取りデータRDDTを読取りク
ロックRDCKで動作するシフトレジスタ1!に導入し
、このシフトレジスタ+1の出力を論理ゲルト回路12
に導き、この出力を復調クロック発生回路13に導入さ
れた1/2周期化された読取りロックRDCKすなわち
復調クロックDMCKによって同期化を行なうことで復
調データS20を得ていた。
上記の如〈従来回路においては復調クロックD M C
Kをフリップフロップ22とアンドゲート21で読取り
ロックRDCKを!/2周期化することで得ていたので
、例えばノイズ等の原因で復調クロックD Fit C
Kに誤反転を生じた場合、それ以後の復調データS20
が全て誤ってしまうという欠点があった。
Kをフリップフロップ22とアンドゲート21で読取り
ロックRDCKを!/2周期化することで得ていたので
、例えばノイズ等の原因で復調クロックD Fit C
Kに誤反転を生じた場合、それ以後の復調データS20
が全て誤ってしまうという欠点があった。
本発明は上記のような問題を解決すべくなされたもので
あり復調クロックDMCKに誤反転を生じた場合におい
ても復調データの誤りを最少限に留める事を目的とする
。
あり復調クロックDMCKに誤反転を生じた場合におい
ても復調データの誤りを最少限に留める事を目的とする
。
以下本発明に関する詳細及び実施例を図面を用い説明す
る。
る。
第4図は磁気記録、光記録等において採用される記録フ
ォーマットの1例である。第1図は本発明に係る復調方
式を行なうシステム装置のブロック構成図である。記録
媒体上でのトラックは例えば第4図(a)に示す如<r
z個のセクタに分割される0 第1図の駆動装置(DU)I OOはこのセクタを単位
としてデータ書込みを行う。又各セクタは第4図(b)
に示す如(ID、5YNC部等よりなる制御信号記録エ
リアとn2個のブロックからなるユーザーデータ記録エ
リアにより構成され、その各ブロックは第4図(C)に
示す如<ng個のバイトからなっており、該ブロック中
最初もしくは最後に後述する所定のデータビットパター
ン及びコードビットパターンからなる再同期信号を加え
る。
ォーマットの1例である。第1図は本発明に係る復調方
式を行なうシステム装置のブロック構成図である。記録
媒体上でのトラックは例えば第4図(a)に示す如<r
z個のセクタに分割される0 第1図の駆動装置(DU)I OOはこのセクタを単位
としてデータ書込みを行う。又各セクタは第4図(b)
に示す如(ID、5YNC部等よりなる制御信号記録エ
リアとn2個のブロックからなるユーザーデータ記録エ
リアにより構成され、その各ブロックは第4図(C)に
示す如<ng個のバイトからなっており、該ブロック中
最初もしくは最後に後述する所定のデータビットパター
ン及びコードビットパターンからなる再同期信号を加え
る。
ここで上記所定のデータビットパターン及びコードピッ
トパターンについて簡単に説明する。
トパターンについて簡単に説明する。
データビットパターンは変調前のビットパターンであり
、連続したデータ列、例えば第5図(、)のようなデー
タ列である。このビットパターンを2=7変換した場合
、第5図(b)のように2−7変復調方式が可変語長で
あるが為にデータ列の最後又はブロックの区切り部分に
おいて、2−7変換ル・−ルを満足しないビットパター
ンが発生する場合がある。そこで2−7変換ルールを満
足すべく所定のデータビットパターンを加える。
、連続したデータ列、例えば第5図(、)のようなデー
タ列である。このビットパターンを2=7変換した場合
、第5図(b)のように2−7変復調方式が可変語長で
あるが為にデータ列の最後又はブロックの区切り部分に
おいて、2−7変換ル・−ルを満足しないビットパター
ンが発生する場合がある。そこで2−7変換ルールを満
足すべく所定のデータビットパターンを加える。
ここではその1例として、第5図(c)のような所定の
データビットパターンを加える事にする。
データビットパターンを加える事にする。
又所定のコードピットパターンは変調後のビットパター
ンであり、復調時ブロックの先頭部分検出に用いるもの
である。この様な機能的な事情により、信頼性向上の為
2−7変換コードによって生じないパターン、例えば第
6図(a)のようなコードピットパターンが望ましい。
ンであり、復調時ブロックの先頭部分検出に用いるもの
である。この様な機能的な事情により、信頼性向上の為
2−7変換コードによって生じないパターン、例えば第
6図(a)のようなコードピットパターンが望ましい。
ここで、第6図(、)のパターンにおいて(1)の部分
は第5図(C)に示した所定のデータビットパターンの
変調後のパターンと同一であり、このデータ列を変調後
筒6図(a)の中の(2)のパターンを付加する事によ
って2−7変換ルール外のパターンが出来る。尚、第6
図(、)のパターンを復調すると必ず第6図(b)のパ
ターンとなる。
は第5図(C)に示した所定のデータビットパターンの
変調後のパターンと同一であり、このデータ列を変調後
筒6図(a)の中の(2)のパターンを付加する事によ
って2−7変換ルール外のパターンが出来る。尚、第6
図(、)のパターンを復調すると必ず第6図(b)のパ
ターンとなる。
第1図のシステムにおいてデータの記録再生を行う駆動
装置(DU)I 00により読み出されたデータはPL
L回路200で同期化され、PLL回路200からは読
取りデータRDD’r、:読取りクロックRDCKが出
力され、これらのRDDT (!−RDCKはシフトレ
ジスタとパターン判定器よりなるパターン検出回路10
と2−7復調回路23に入力される。上記パターン検出
回路10はRDDTを判別し前述の所定のコードピット
パターン及び5YNCパターンを検出し、検出信号を出
力する。2−7復調回路23に入力されたRDDTはシ
フトレジスタ11により並列化され、ゲート群夏2によ
って組み合わされることで、再び直列データ523に変
換される。又読取りクロックRDCKはそのままRD
CKと否定回路24を介したRDCKに分けられ、それ
ぞれ復調クロック発生回路15.16に入力され、該復
調クロック発生回路15.16によって発生する復調ク
ロックDMCKI、DMCK2はフリップフロップ(F
F)13.14にそれぞれ入力される。
装置(DU)I 00により読み出されたデータはPL
L回路200で同期化され、PLL回路200からは読
取りデータRDD’r、:読取りクロックRDCKが出
力され、これらのRDDT (!−RDCKはシフトレ
ジスタとパターン判定器よりなるパターン検出回路10
と2−7復調回路23に入力される。上記パターン検出
回路10はRDDTを判別し前述の所定のコードピット
パターン及び5YNCパターンを検出し、検出信号を出
力する。2−7復調回路23に入力されたRDDTはシ
フトレジスタ11により並列化され、ゲート群夏2によ
って組み合わされることで、再び直列データ523に変
換される。又読取りクロックRDCKはそのままRD
CKと否定回路24を介したRDCKに分けられ、それ
ぞれ復調クロック発生回路15.16に入力され、該復
調クロック発生回路15.16によって発生する復調ク
ロックDMCKI、DMCK2はフリップフロップ(F
F)13.14にそれぞれ入力される。
このフリップフロップ(FF)+3.+4において前述
の直列データ823を同期化し、変調前のデータへと変
換を行なうが、夫々の7リツプフロツプ(FF)13.
14では位相の異なる復調クロックDMCKI、DMC
K2によって復調されるため、それぞれの出力データは
異なるものであり、片方のみが変調前の元データである
。
の直列データ823を同期化し、変調前のデータへと変
換を行なうが、夫々の7リツプフロツプ(FF)13.
14では位相の異なる復調クロックDMCKI、DMC
K2によって復調されるため、それぞれの出力データは
異なるものであり、片方のみが変調前の元データである
。
そこでフリップフロップ(FF)+3.+4の出力は、
比較器17に入力され、比較器17はパターン検出回路
10によって第6図(a)に示した所定のコードピット
パターンの検出信号を受け、それに基いて第各図(b)
のピットパターンとフリップフロップ(FF)13.1
4の出力を比較しマルチプレクサ(MPX)+ 8に判
定信号を出力する。マルチプレクサ(MPX)+ 8は
該判定信号を受けその都度出力を選択し、シフトレジス
ター9に元データを出力する。
比較器17に入力され、比較器17はパターン検出回路
10によって第6図(a)に示した所定のコードピット
パターンの検出信号を受け、それに基いて第各図(b)
のピットパターンとフリップフロップ(FF)13.1
4の出力を比較しマルチプレクサ(MPX)+ 8に判
定信号を出力する。マルチプレクサ(MPX)+ 8は
該判定信号を受けその都度出力を選択し、シフトレジス
ター9に元データを出力する。
本発明は以上の処理を行なう為、読取りクロックRDC
Kに誤反転を生じても復調データの誤りの波及を最少限
に留めることができる。又第1図に示す如く復調クロッ
ク発生回路15.16を2回路有し、正規の復調クロッ
クDMCKIさ、反転した復調クロックDMCK 2と
を持つことによって、正規の復調クロックDMCKIに
誤反転を生じた場合でも復調クロックDMCK2によっ
て復調すべく、マルチプレクサ(MPX)+ 7により
選択する為、データの誤りはそのブロック内に限定され
後続するブロックでは正常な復調動作を行うこ吉が出来
るものである。
Kに誤反転を生じても復調データの誤りの波及を最少限
に留めることができる。又第1図に示す如く復調クロッ
ク発生回路15.16を2回路有し、正規の復調クロッ
クDMCKIさ、反転した復調クロックDMCK 2と
を持つことによって、正規の復調クロックDMCKIに
誤反転を生じた場合でも復調クロックDMCK2によっ
て復調すべく、マルチプレクサ(MPX)+ 7により
選択する為、データの誤りはそのブロック内に限定され
後続するブロックでは正常な復調動作を行うこ吉が出来
るものである。
以上の説明から明らかなように、本発明では位相の異な
る復調クロックを2種類持つことによって読取りクロッ
クの抜けあるいは湧き出し等により、いずれかのブロッ
クで復調クロックに誤反転が生じた場合でも次のブロッ
クでは正常動作に復帰でき復調データの信頼性を向上出
来る。尚、上記動作を確実にする為にはブロックの先頭
部分検出が重要であり、ここでは2−7変換コードの組
み合せによって生じないパターンすなわちコードデータ
中に生じないパターンを用いることによって、必ずブロ
ックの先頭を検出出来る。尚、第6図(、)のパターン
は5YNC情報(同期情報)のピットパーターンとして
も使用出来る。
る復調クロックを2種類持つことによって読取りクロッ
クの抜けあるいは湧き出し等により、いずれかのブロッ
クで復調クロックに誤反転が生じた場合でも次のブロッ
クでは正常動作に復帰でき復調データの信頼性を向上出
来る。尚、上記動作を確実にする為にはブロックの先頭
部分検出が重要であり、ここでは2−7変換コードの組
み合せによって生じないパターンすなわちコードデータ
中に生じないパターンを用いることによって、必ずブロ
ックの先頭を検出出来る。尚、第6図(、)のパターン
は5YNC情報(同期情報)のピットパーターンとして
も使用出来る。
第1図は本発明に係る復調方式を行なうシステム装置の
ブロック構成図、第2図は2−7変復調方式のコード形
式を示す説明図、第3図は従来の復調回路の回路図、第
4図は記録媒体における記録フォーマットの説明図、第
5図及び第6図はビットパターンの説明図を示す0 図中、10:パターン検出回路 11:シフトレジスタ
12:ゲート 13:フリップフロツブ 14:フリ
ップフロップ 15.16+復調クロック発生回路 !
7:比較器 18:マルチプレクサ !9:シフトレジ
スタ 23・復調回路24、否定回路 代理人 弁理士 杉 山 毅 至(他1名)第1図 第2図
ブロック構成図、第2図は2−7変復調方式のコード形
式を示す説明図、第3図は従来の復調回路の回路図、第
4図は記録媒体における記録フォーマットの説明図、第
5図及び第6図はビットパターンの説明図を示す0 図中、10:パターン検出回路 11:シフトレジスタ
12:ゲート 13:フリップフロツブ 14:フリ
ップフロップ 15.16+復調クロック発生回路 !
7:比較器 18:マルチプレクサ !9:シフトレジ
スタ 23・復調回路24、否定回路 代理人 弁理士 杉 山 毅 至(他1名)第1図 第2図
Claims (1)
- 【特許請求の範囲】 1、記録媒体に複数のブロックに分割して記録したデー
タを再生するための方式であって、 各ブロックの区切り部分のデータビットに所定のデータ
ビットパターンを付加して変調し、変調後所定のコード
ビットパターンを付加して得たコードパターンを記録し
た記録媒体からデータを再生する際に、 互いに位相の異なる復調クロックにより別個にビット列
を復調し、記録時に付加された上記コードビットパター
ンの復調ビットパターンと上記異なる復調クロックによ
り復調したビットパターンとを比較して正誤を判別し、
その結果によって復調された2通りのデータのいずれか
正しい方を選択して出力するようにしたことを特徴とす
るデータ復調方式。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61020448A JP2592054B2 (ja) | 1986-01-31 | 1986-01-31 | データ記録方法 |
DE8787300832T DE3779769T2 (de) | 1986-01-31 | 1987-01-30 | System zur datendemodulation. |
EP91109882A EP0455267B1 (en) | 1986-01-31 | 1987-01-30 | Data demodulation system |
DE3751794T DE3751794T2 (de) | 1986-01-31 | 1987-01-30 | Datendemodulationssystem |
US07/008,964 US4868922A (en) | 1986-01-31 | 1987-01-30 | Data modulation/demodulation system utilizing demodulation clocks that differ in phase |
EP87300832A EP0232144B1 (en) | 1986-01-31 | 1987-01-30 | Data demodulation system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61020448A JP2592054B2 (ja) | 1986-01-31 | 1986-01-31 | データ記録方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62177762A true JPS62177762A (ja) | 1987-08-04 |
JP2592054B2 JP2592054B2 (ja) | 1997-03-19 |
Family
ID=12027342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61020448A Expired - Fee Related JP2592054B2 (ja) | 1986-01-31 | 1986-01-31 | データ記録方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4868922A (ja) |
EP (2) | EP0455267B1 (ja) |
JP (1) | JP2592054B2 (ja) |
DE (2) | DE3751794T2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01286626A (ja) * | 1988-01-18 | 1989-11-17 | Hitachi Ltd | データ符号化方式 |
JP2985192B2 (ja) * | 1989-09-18 | 1999-11-29 | 松下電器産業株式会社 | ビットエラー測定装置 |
JP2746721B2 (ja) * | 1990-03-23 | 1998-05-06 | 松下電器産業株式会社 | ディジタル信号記録再生装置 |
US5257144A (en) * | 1992-03-06 | 1993-10-26 | Grumman Aerospace Corporation | Synchronization and automatic resynchronization of multiple incremental recorders |
JP3428039B2 (ja) * | 1992-06-30 | 2003-07-22 | ソニー株式会社 | 同期信号検出器、同期信号検出方法及び復号化装置 |
JP3395210B2 (ja) * | 1992-06-30 | 2003-04-07 | ソニー株式会社 | 同期信号検出器及び同期信号検出方法 |
KR950002722B1 (ko) * | 1992-09-16 | 1995-03-24 | 주식회사금성사 | 직렬-병렬 데이타 변환장치 |
JP3127655B2 (ja) * | 1993-03-22 | 2001-01-29 | ソニー株式会社 | 変調装置及び復調装置 |
US5379161A (en) * | 1993-06-14 | 1995-01-03 | International Business Machines Corporation | Method and system for synchronization character location and prediction in a data storage system |
US6927271B2 (en) * | 2002-01-10 | 2005-08-09 | Basf Corporation | Hydroxyl and carbamate functional resins |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5687210A (en) * | 1979-12-14 | 1981-07-15 | Matsushita Electric Ind Co Ltd | Digital demodulating circuit |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL135792C (ja) * | 1958-08-29 | 1900-01-01 | ||
US3978327A (en) * | 1972-03-13 | 1976-08-31 | Siemens Aktiengesellschaft | Program-controlled data processor having two simultaneously operating identical system units |
US4011542A (en) * | 1973-05-29 | 1977-03-08 | Trw Inc. | Redundant data transmission system |
DE2508706C2 (de) * | 1974-05-02 | 1984-10-11 | International Business Machines Corp., Armonk, N.Y. | Schaltungsanordnung zur Codierung von Datenbitfolgen |
US3934131A (en) * | 1975-01-06 | 1976-01-20 | The Unites States Of America As Represented By The Secretary Of The Navy | Output controller for initiating delayed or conditional commands via a general purpose computer |
JPS5745750A (en) * | 1980-09-01 | 1982-03-15 | Fanuc Ltd | Transmission switching device having open line detecting function and industrial robot using said device |
US4369516A (en) * | 1980-09-15 | 1983-01-18 | Motorola, Inc. | Self-clocking data transmission system |
JPS5827247A (ja) * | 1981-08-12 | 1983-02-17 | Nec Corp | 論理装置 |
JPS593714A (ja) * | 1982-06-30 | 1984-01-10 | Comput Basic Mach Technol Res Assoc | 磁気記録変調回路 |
WO1985001402A1 (en) * | 1983-09-19 | 1985-03-28 | Storage Technology Partners Ii | Sync pattern encoding system for data sectors written on a storage medium |
JPS6093844A (ja) * | 1983-10-26 | 1985-05-25 | Nippon Signal Co Ltd:The | デ−タ伝送方法 |
JPS60106073A (ja) * | 1983-11-14 | 1985-06-11 | Toshiba Corp | 記録再生装置 |
US4538189A (en) * | 1984-02-06 | 1985-08-27 | Storage Technology Corporation | (1,8) Data encoder/decoder |
-
1986
- 1986-01-31 JP JP61020448A patent/JP2592054B2/ja not_active Expired - Fee Related
-
1987
- 1987-01-30 EP EP91109882A patent/EP0455267B1/en not_active Expired - Lifetime
- 1987-01-30 EP EP87300832A patent/EP0232144B1/en not_active Expired - Lifetime
- 1987-01-30 DE DE3751794T patent/DE3751794T2/de not_active Expired - Lifetime
- 1987-01-30 DE DE8787300832T patent/DE3779769T2/de not_active Expired - Lifetime
- 1987-01-30 US US07/008,964 patent/US4868922A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5687210A (en) * | 1979-12-14 | 1981-07-15 | Matsushita Electric Ind Co Ltd | Digital demodulating circuit |
Also Published As
Publication number | Publication date |
---|---|
DE3751794T2 (de) | 1996-09-26 |
US4868922A (en) | 1989-09-19 |
EP0455267A3 (en) | 1993-03-03 |
EP0455267B1 (en) | 1996-05-01 |
DE3779769T2 (de) | 1992-12-10 |
EP0232144B1 (en) | 1992-06-17 |
DE3779769D1 (de) | 1992-07-23 |
EP0232144A2 (en) | 1987-08-12 |
DE3751794D1 (de) | 1996-06-05 |
JP2592054B2 (ja) | 1997-03-19 |
EP0455267A2 (en) | 1991-11-06 |
EP0232144A3 (en) | 1989-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
US4862443A (en) | Sync signal detection apparatus for accurately synchronizing reproduced data | |
JPH07254231A (ja) | 記録媒体およびその信号記録装置ならびに信号再生装置 | |
JPS6028455B2 (ja) | デジタル情報処理装置 | |
JP3280335B2 (ja) | データ記録媒体及びデータ記録エンコーダ | |
JPH06195893A (ja) | データ記録方法及び装置 | |
JP3141011B2 (ja) | 堅固な再同期を使用するランレングス限定コード化/デコード | |
JPH05159462A (ja) | 情報伝送または記録方法、情報記録再生装置および情報伝送装置 | |
JPS62177762A (ja) | デ−タ復調方式 | |
US4183066A (en) | Technique for recording data on magnetic disks at plural densities | |
JPS58169341A (ja) | 光学的情報記録再生方法 | |
US3656149A (en) | Three frequency data separator | |
US3493962A (en) | Converter for self-clocking digital signals | |
JPS62245573A (ja) | デ−タ記録再生装置 | |
JPS6126975A (ja) | 光デイスク制御装置 | |
JPS6028076A (ja) | デ−タ復調方式 | |
JP2573245B2 (ja) | 復調回路 | |
JP2658741B2 (ja) | 光学的記録再生方法 | |
JPS61258373A (ja) | 誤り検出装置 | |
JP2639378B2 (ja) | 光ディスク媒体 | |
JPH0793904A (ja) | 情報記録装置および情報再生装置および光ディスク | |
JP3276700B2 (ja) | ディスクのデータ記録方法およびディスクのデータ記録再生方法 | |
JPH0991885A (ja) | 同期情報付加方法及び同期情報付加装置、並びに同期情報検出方法及び同期情報検出装置 | |
JP2515962B2 (ja) | 光学的情報記録再生方法 | |
JPH0646485B2 (ja) | デイジタルデ−タ記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |