JPS6028076A - デ−タ復調方式 - Google Patents
デ−タ復調方式Info
- Publication number
- JPS6028076A JPS6028076A JP13580183A JP13580183A JPS6028076A JP S6028076 A JPS6028076 A JP S6028076A JP 13580183 A JP13580183 A JP 13580183A JP 13580183 A JP13580183 A JP 13580183A JP S6028076 A JPS6028076 A JP S6028076A
- Authority
- JP
- Japan
- Prior art keywords
- data
- section
- demodulation
- clock
- demodulation clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はデータ復調方式に関し、特に磁気記録あるいは
光記録において採用される２−７変復調方式の改良に関
する。
光記録において採用される２−７変復調方式の改良に関
する。
記録パターンのピークシフトを低減できる符号化方式の
１つとして、例えば特開昭５０−１４２１３１号公報に
記載されているように、２−７変復調方式％式％ この２−７変復調方式は、第２図に示す変換表によりデ
ータビット列を変復調するものであり、変調時に元デー
タの１ビツトが対応する２ビツトコードに変換される。
１つとして、例えば特開昭５０−１４２１３１号公報に
記載されているように、２−７変復調方式％式％ この２−７変復調方式は、第２図に示す変換表によりデ
ータビット列を変復調するものであり、変調時に元デー
タの１ビツトが対応する２ビツトコードに変換される。
この方式によれば、第３図（Ａ）に示す元データビット
列と、これに対応する同図（Ｂ）に示す変調後のビット
列からも判るように、変調後のビットパターンにおける
ビット１１“と１１“との間に最小でも２個、最大７個
の１０“ビットが挿入されている点に特徴があり、これ
により記録媒体上で′１“ビットの連続が回避され、パ
ターンピークシフト効果が低減される。
列と、これに対応する同図（Ｂ）に示す変調後のビット
列からも判るように、変調後のビットパターンにおける
ビット１１“と１１“との間に最小でも２個、最大７個
の１０“ビットが挿入されている点に特徴があり、これ
により記録媒体上で′１“ビットの連続が回避され、パ
ターンピークシフト効果が低減される。
２−７変換コードでは、１ビツトを表わすのに２デジッ
トＴ−用いているため、復調時には久方データの２デジ
ツトをサンプリングし、これを１ビツトの元データに復
調するための復調クロックが必要となる。
トＴ−用いているため、復調時には久方データの２デジ
ツトをサンプリングし、これを１ビツトの元データに復
調するための復調クロックが必要となる。
第１図は、上記２−７変復調方式において採用される従
来の後間回路１ｏの１例であり、読取りデータ列）ＬＤ
Ｔを読取りロック）ｔＣＬで動作するシフトレジスタ１
１に導入し、シフトレジスタ１１の出力を論理ゲート回
路１２で組み合せ、これをフリップフロツカ８を介して
読取りロックＲＣＬの１／２の周期をもつ復調クロック
Ｓ１３で同期化し、復調データ２０そ得ている。
来の後間回路１ｏの１例であり、読取りデータ列）ＬＤ
Ｔを読取りロック）ｔＣＬで動作するシフトレジスタ１
１に導入し、シフトレジスタ１１の出力を論理ゲート回
路１２で組み合せ、これをフリップフロツカ８を介して
読取りロックＲＣＬの１／２の周期をもつ復調クロック
Ｓ１３で同期化し、復調データ２０そ得ている。
然るに上記従来回路においては、復調クロックＳ １３
−ｐフリップフロップ１４とアンドゲート１５とから構
成される復調クロック回路１３により得ており、例えば
ノイズ等の要因で復調クロック８１３に誤反転を生じた
場合、それ以後の褒詞データ２ｏか全て誤ってしまうき
いう欠点がめった。
−ｐフリップフロップ１４とアンドゲート１５とから構
成される復調クロック回路１３により得ており、例えば
ノイズ等の要因で復調クロック８１３に誤反転を生じた
場合、それ以後の褒詞データ２ｏか全て誤ってしまうき
いう欠点がめった。
本発明は上記問題点を解決すべくなされたものであり、
２−７変復調力式の復調クロックに誤反転が生じた場合
、復調データへの誤りの波及を最小限に留めることを目
的とする。
２−７変復調力式の復調クロックに誤反転が生じた場合
、復調データへの誤りの波及を最小限に留めることを目
的とする。
上記目的を達成するため、本発明の復調方式では、２−
７変調コードにより記録媒体上に連続的に記録される１
群のデータを複数のセクションに分割し、谷セクション
の区切り部分に所定ビットパターンのセクションマーク
を付しておき、復調時に上記セクションマーク検出の都
度、復調クロックを所定の位相に再同期化するようにし
たことを特徴とする。
７変調コードにより記録媒体上に連続的に記録される１
群のデータを複数のセクションに分割し、谷セクション
の区切り部分に所定ビットパターンのセクションマーク
を付しておき、復調時に上記セクションマーク検出の都
度、復調クロックを所定の位相に再同期化するようにし
たことを特徴とする。
以下、本発明の詳細および実施例そ図面を参照して説明
する。
する。
第４図は、２−７変復調力式によるコード変換を適用す
るシステムの１例として、回転する記録媒体上に所定の
フォーマットで元手的にデータを記録再生する元ディス
ク駆動装置（ＯＤＵ）Ｚｏ。
るシステムの１例として、回転する記録媒体上に所定の
フォーマットで元手的にデータを記録再生する元ディス
ク駆動装置（ＯＤＵ）Ｚｏ。
と、光デイスク接続制御装置（０８Ｃ） １１０と、上
記Ｏ８Ｃにデータを入出力Ｔる上位装置１２０とからな
る情報システムを示す。このシステムにおいて、２−７
変復調回路はＯＳ Ｃ１１０内に設けられる。
記Ｏ８Ｃにデータを入出力Ｔる上位装置１２０とからな
る情報システムを示す。このシステムにおいて、２−７
変復調回路はＯＳ Ｃ１１０内に設けられる。
第５図はデータ復調回路部の概略＃ｇ成図であり、ＯＤ
Ｕから信号ｉ ２００を通して読取られたデータはｖＦ
Ｏ（ロ）路３０で同期化され、ＶＦＯ回路からは読取り
データ几ＤＴと読取りクロックｌ（、ＣＬか出力される
。これらのＲＤ’ｌ’とＲ（、’Ｌは、シフトレジスタ
４１とパターン判定回路４２とからなるマーク検出部４
０と、前述した２−７復調回路１０にそれぞれ入力され
る。マーク検出部４０は、銃取りデータのパターンを判
定し、後述する記録フォーマット中の同期（８ＹＮＣ）
パターンとセクションマークを検出し、検出化分８ＹＮ
および８１２Ｃそ出力する。また、復調Ｎ路１０の出力
データ２０はシフトレジスタ５６に入力され、亜列デー
タに便換される。
Ｕから信号ｉ ２００を通して読取られたデータはｖＦ
Ｏ（ロ）路３０で同期化され、ＶＦＯ回路からは読取り
データ几ＤＴと読取りクロックｌ（、ＣＬか出力される
。これらのＲＤ’ｌ’とＲ（、’Ｌは、シフトレジスタ
４１とパターン判定回路４２とからなるマーク検出部４
０と、前述した２−７復調回路１０にそれぞれ入力され
る。マーク検出部４０は、銃取りデータのパターンを判
定し、後述する記録フォーマット中の同期（８ＹＮＣ）
パターンとセクションマークを検出し、検出化分８ＹＮ
および８１２Ｃそ出力する。また、復調Ｎ路１０の出力
データ２０はシフトレジスタ５６に入力され、亜列デー
タに便換される。
ここで、光デイスク上のデータフォーマットについて説
明しておくと、光デイスク上の谷トラックは、例えば第
６図（Ａ）に示す如く、６４個のセクタに分割され、０
ＤＵ１００は上記セクタを単位としてデータの書込み処
理を行なう。各セクタは、第６図（Ｂ）に示す如く、Ｉ
Ｄ部、ＦＬＡＧ部、５ＹＮＣ＠からなる制御情報記録エ
リアと、第１セクシヨンから第３９セクシヨン抜でのユ
ーザデータ記録エリアとから構成され、各セクションは
、第６図（Ｃ）に示す如く、第１ビツトから第１２８ビ
ツトまでの計１６バイトからなつＣいる。この１６バイ
、ト中の最終の１バイトがセクションマークであり、特
定のビットパターン、例えば（ＢＡ）□６が書込まれる
。
明しておくと、光デイスク上の谷トラックは、例えば第
６図（Ａ）に示す如く、６４個のセクタに分割され、０
ＤＵ１００は上記セクタを単位としてデータの書込み処
理を行なう。各セクタは、第６図（Ｂ）に示す如く、Ｉ
Ｄ部、ＦＬＡＧ部、５ＹＮＣ＠からなる制御情報記録エ
リアと、第１セクシヨンから第３９セクシヨン抜でのユ
ーザデータ記録エリアとから構成され、各セクションは
、第６図（Ｃ）に示す如く、第１ビツトから第１２８ビ
ツトまでの計１６バイトからなつＣいる。この１６バイ
、ト中の最終の１バイトがセクションマークであり、特
定のビットパターン、例えば（ＢＡ）□６が書込まれる
。
第５図に戻って、ビットカウンタ５１とバイトカウンタ
５２は、それぞれ上記各セクションにおけるビット数と
バイト数をカウントし、セクションカウンタ５３は各セ
クタ毎のセクション数をカウントＴる。これらのカウン
タ動作は５ＹＮＣ検出信号（ＳＹＮ）によって開始され
、例えば第６図（Ｆ）。
５２は、それぞれ上記各セクションにおけるビット数と
バイト数をカウントし、セクションカウンタ５３は各セ
クタ毎のセクション数をカウントＴる。これらのカウン
タ動作は５ＹＮＣ検出信号（ＳＹＮ）によって開始され
、例えば第６図（Ｆ）。
（Ｇ）に示す如く、ビットカウンタ５１が読取りクロッ
クＲＣＬをカウントし、その計数値が％ ｐ ／／から
′０“に変化する毎にバイトカウンタ５２への桁上げが
行なわれる。これと同様に、バイトカウンタ５２の計数
値が１Ｆ“から′０“に変化する毎にセクションカウン
タ５３の値がカウントアツプされる。セクション検出信
号ＳＢＣは、バイトカウンタ５２の出力ＳＧに基づいて
、パターン判定回路４２が各セクションの最終バイトに
所定のパターンを検出した時に出力され、このイぎ号Ｓ
ＥＣは上述した谷カウンタの区切りを示す信号となる。
クＲＣＬをカウントし、その計数値が％ ｐ ／／から
′０“に変化する毎にバイトカウンタ５２への桁上げが
行なわれる。これと同様に、バイトカウンタ５２の計数
値が１Ｆ“から′０“に変化する毎にセクションカウン
タ５３の値がカウントアツプされる。セクション検出信
号ＳＢＣは、バイトカウンタ５２の出力ＳＧに基づいて
、パターン判定回路４２が各セクションの最終バイトに
所定のパターンを検出した時に出力され、このイぎ号Ｓ
ＥＣは上述した谷カウンタの区切りを示す信号となる。
９５図のタイミング信号発生回路５５は、上記各カウン
タの出力に基づいて直並列変換用のシフトレジスタ５６
にタイミング信号を発生する。
タの出力に基づいて直並列変換用のシフトレジスタ５６
にタイミング信号を発生する。
記録媒体からのデータ読取りが正常に行なわれＶＦＯｎ
路３０から読取りクロ゛ンクＲＣＬが正常周期で発生し
ている間は、セクションマーク検出時点において、ビッ
トカウンタ５１とノくイトカウンタ５２の姐数値は′０
“であり、セクションカウンク５３は当該セクションを
示す、カウント値に更新された直後の状態にある。
路３０から読取りクロ゛ンクＲＣＬが正常周期で発生し
ている間は、セクションマーク検出時点において、ビッ
トカウンタ５１とノくイトカウンタ５２の姐数値は′０
“であり、セクションカウンク５３は当該セクションを
示す、カウント値に更新された直後の状態にある。
しかしながら、ドロップアウト等によりデータが破壊さ
れ、■ＦＯ回路３０において貌取りクロ′ンクｌｔ Ｃ
Ｌのデータへの引込みができなくなると、ＲＣＬの周波
数はＶＦ’０回路の特性で決才る自走周波数となり、デ
ータ間隔と読取りクロ゛ンクＲＣＬの間隔が合わなくな
る。
れ、■ＦＯ回路３０において貌取りクロ′ンクｌｔ Ｃ
Ｌのデータへの引込みができなくなると、ＲＣＬの周波
数はＶＦ’０回路の特性で決才る自走周波数となり、デ
ータ間隔と読取りクロ゛ンクＲＣＬの間隔が合わなくな
る。
第７図はその１例を示した図であり、図（Ａ）はＸ印部
分に欠陥をもつ読取りデータ、（Ｂ）は上記データＭ、
取り時に出力される読取りクロ・ンク、（Ｃ）はセクシ
ョンマーク検出信号ＳＥＣ，（Ｄ）は上記データ読取り
時のビットカウンタ５１の内容、（Ｅ）はバイトカウン
タ５２の内容、（Ｆ）はこの場合の後脚クロック８１３
０波形図を示す。
分に欠陥をもつ読取りデータ、（Ｂ）は上記データＭ、
取り時に出力される読取りクロ・ンク、（Ｃ）はセクシ
ョンマーク検出信号ＳＥＣ，（Ｄ）は上記データ読取り
時のビットカウンタ５１の内容、（Ｅ）はバイトカウン
タ５２の内容、（Ｆ）はこの場合の後脚クロック８１３
０波形図を示す。
本発明ではこのように読取りデータに欠陥が存在した場
合の復調データへのエラーの波及を最小限にとどめるた
め、第５図に示Ｔグロく、復調クロック回路１３にセク
ションマーク検出信号ＳＥＣを適用し、′０１調クロッ
ク８１３０位相決だがシンク信号８ＹＨのみならずセク
ションマーク検出信号ＳＥＣによっても行なわれるよう
にする。
合の復調データへのエラーの波及を最小限にとどめるた
め、第５図に示Ｔグロく、復調クロック回路１３にセク
ションマーク検出信号ＳＥＣを適用し、′０１調クロッ
ク８１３０位相決だがシンク信号８ＹＨのみならずセク
ションマーク検出信号ＳＥＣによっても行なわれるよう
にする。
第８図は上記回路１３の具体的な囲路構成図であり、セ
クションマーク検出信号ＳＥＣにより後段のフリップフ
ロップ１４Ｂ（ｉ’−リセットしている。このように信
号８ＥＣにより各セクション毎に復調クロックの再同期
化を図ると、東７図（Ａ）の如く第１セクシヨンに欠陥
データが存在した場合でも同図（Ｇ）に示す如く復調ク
ロックを第２セクシヨンの始点で正常復帰できるため、
連続データの一部に欠陥か生じた場合でも、その影智は
欠陥部分を含む１つのセクション内に限定でき、後続す
る他のセクションでは正常なデータ復調動作を行なわせ
ることができる。
クションマーク検出信号ＳＥＣにより後段のフリップフ
ロップ１４Ｂ（ｉ’−リセットしている。このように信
号８ＥＣにより各セクション毎に復調クロックの再同期
化を図ると、東７図（Ａ）の如く第１セクシヨンに欠陥
データが存在した場合でも同図（Ｇ）に示す如く復調ク
ロックを第２セクシヨンの始点で正常復帰できるため、
連続データの一部に欠陥か生じた場合でも、その影智は
欠陥部分を含む１つのセクション内に限定でき、後続す
る他のセクションでは正常なデータ復調動作を行なわせ
ることができる。
〔発明の効果〕
以上の説明から明らかなｐ口＜ 、不発明ではセクショ
ンマーク検出信号により復調クロ゛ンクの位相を再決定
するようにしたため、読取りクロ゛ンクの抜け、あるい
は湧き出し等によりＩ／Ａずれかの一しクションで復調
クロックの誤反転が発生した場合゛ｅも、これを次のセ
クションで正常状態に復帰でき、復調データの信頼性を
向上させることができる。
ンマーク検出信号により復調クロ゛ンクの位相を再決定
するようにしたため、読取りクロ゛ンクの抜け、あるい
は湧き出し等によりＩ／Ａずれかの一しクションで復調
クロックの誤反転が発生した場合゛ｅも、これを次のセ
クションで正常状態に復帰でき、復調データの信頼性を
向上させることができる。
第１図は２−７変ｖｉ調方式による従来の復調回路の１
例を示す回路図、第２図は２−７変復調曇こおける変調
前後のピットノ寸ターンσ〕関係を示す１第３図（Ａ）
、 （Ｂ）はそれぞれ２−７変調前後の具体的なビッ
トパターンの１例を示す図、第４図Ｃま本発明を適用す
るシステム構成の１例を示すプロ゛ツク図、泉５図は上
記システムにおいて１吏用されるデータ復調回路部の１
実施例を示すプロ゛ツク１、第６図（Ａ）〜（Ｇ）は上
ｄ己システムにおける四己録データのフォーマット、主
要な信号およびカウンタの値の関係を説明するための図
、第７図（Ａ） −（Ｇ）は読取りデータの一部に欠陥
があった場合の回路動作を説明するための図、第８図は
復調クロ゛ンク発生回路の１実施例を示す回路図である
。 図において、１０は復調回路、１１はシフトレジスタ、
１２はＡＮＤＮ−ゲート群３は復調クロック発生回路、
ＳＹＮは同期パターン検出信号、ＳＥＣはセクションマ
ーク検出信号、ＲＤＴは読取りデータを示す。 芽 ／肥 ／／） 第２日 第３囚 茅 ４図
例を示す回路図、第２図は２−７変復調曇こおける変調
前後のピットノ寸ターンσ〕関係を示す１第３図（Ａ）
、 （Ｂ）はそれぞれ２−７変調前後の具体的なビッ
トパターンの１例を示す図、第４図Ｃま本発明を適用す
るシステム構成の１例を示すプロ゛ツク図、泉５図は上
記システムにおいて１吏用されるデータ復調回路部の１
実施例を示すプロ゛ツク１、第６図（Ａ）〜（Ｇ）は上
ｄ己システムにおける四己録データのフォーマット、主
要な信号およびカウンタの値の関係を説明するための図
、第７図（Ａ） −（Ｇ）は読取りデータの一部に欠陥
があった場合の回路動作を説明するための図、第８図は
復調クロ゛ンク発生回路の１実施例を示す回路図である
。 図において、１０は復調回路、１１はシフトレジスタ、
１２はＡＮＤＮ−ゲート群３は復調クロック発生回路、
ＳＹＮは同期パターン検出信号、ＳＥＣはセクションマ
ーク検出信号、ＲＤＴは読取りデータを示す。 芽 ／肥 ／／） 第２日 第３囚 茅 ４図
Claims (1)
- （リ ２−７変調コードにより記録媒体上に連続的に記
録される１群のデータを複数のセクションに分割し、各
セクションの区切り部分に所定ビットパターンのセクシ
ョンマーク’Ｅ３しておき、復調時に上記セクションマ
ーク検出の都度、′Ｏ１調クロックを所定の位相に再同
期化すること８４ｖ徴とするデータ復調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13580183A JPS6028076A (ja) | 1983-07-27 | 1983-07-27 | デ−タ復調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13580183A JPS6028076A (ja) | 1983-07-27 | 1983-07-27 | デ−タ復調方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6028076A true JPS6028076A (ja) | 1985-02-13 |
Family
ID=15160133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13580183A Pending JPS6028076A (ja) | 1983-07-27 | 1983-07-27 | デ−タ復調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028076A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292170A (ja) * | 1985-10-18 | 1987-04-27 | Hitachi Ltd | デ−タ記録再生装置 |
| JPH02301074A (ja) * | 1989-04-27 | 1990-12-13 | Internatl Business Mach Corp <Ibm> | 信号転送装置 |
-
1983
- 1983-07-27 JP JP13580183A patent/JPS6028076A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292170A (ja) * | 1985-10-18 | 1987-04-27 | Hitachi Ltd | デ−タ記録再生装置 |
| JPH02301074A (ja) * | 1989-04-27 | 1990-12-13 | Internatl Business Mach Corp <Ibm> | 信号転送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786810B2 (ja) | 光ディスクおよびその信号記録装置ならびに信号再生装置 | |
| US4933786A (en) | Fault tolerant index patterns and decoding means | |
| US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
| JPH06195893A (ja) | データ記録方法及び装置 | |
| JPH0648582B2 (ja) | 光学的情報記録再生方法 | |
| JP2592054B2 (ja) | データ記録方法 | |
| JPS6028076A (ja) | デ−タ復調方式 | |
| JPS6129455A (ja) | デ−タワ−ドの同期方法 | |
| JP3210323B2 (ja) | Ｒｅｓｙｎｃ検出回路 | |
| JPS6126975A (ja) | 光デイスク制御装置 | |
| JPS6272242A (ja) | デイジタル信号の伝送方法及び装置 | |
| JP2573245B2 (ja) | 復調回路 | |
| JP2912096B2 (ja) | ２値信号再生方式 | |
| JPH0343814B2 (ja) | ||
| JP3271073B2 (ja) | 磁気再生装置 | |
| JPH0146938B2 (ja) | ||
| JP2639378B2 (ja) | 光ディスク媒体 | |
| JP3321884B2 (ja) | 同期ブロック検出方法および同期ブロック検出装置 | |
| JPH0646485B2 (ja) | デイジタルデ−タ記録再生装置 | |
| JPS58121113A (ja) | 記録再生装置 | |
| JPS628369A (ja) | デ−タ読取方式 | |
| JPH0642303B2 (ja) | デ−タ記録再生装置 | |
| JPS5830651B2 (ja) | デ−タ検出方式 | |
| JPS63281276A (ja) | 磁気ディスクの記録方式 | |
| JPS63293767A (ja) | デ−タ変復調方法 |